技術(shù)編號：9378068
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。隨著技術(shù)的不斷發(fā)展，集成電路的柵氧化層的厚度也由20-30nm降至Inm以下。柵氧化層不斷向薄膜方向發(fā)展，而電源電壓卻不宜降低。在較高的電場強度下，勢必使柵氧化層的性能成為一個突出的問題。柵氧抗電性能不好將引起MOS器件電參數(shù)不穩(wěn)定，如閾值電壓漂移，跨導下降、漏電流增加等，進一步可引起柵氧的擊穿，導致器件的失效，使整個集成電路陷入癱瘓狀態(tài)。因此，柵氧化膜的擊穿，包括與時間有關(guān)的擊穿(TDDB)和零時擊穿(TZDB)，多年來一直是超大規(guī)模集成電路可靠性研究領(lǐng)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。