技術編號：9599171
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本申請涉及半導體集成電路的，具體而言，涉及一種。背景技術在半導體芯片的制作過程中，通常需要使用等離子體工藝以形成所需器件，例如采用等離子體增強化學氣相沉積(PECVD)工藝沉積介質(zhì)層或金屬層等，又例如采用等離子體刻蝕工藝對襯底或介質(zhì)層等進行刻蝕。然而，在等離子體工藝的過程中會產(chǎn)生等離子電荷。如果積累了等離子電荷的導體直接連接到器件的柵極上，就會在柵極和襯底之間的柵氧化層上形成柵極漏電流。當積累的電荷超過一定數(shù)量時，這種柵極漏電流會損傷柵氧化層，從而使器件甚...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。