專利名稱：靜電放電保護(hù)電路和靜電放電保護(hù)方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及半導(dǎo)體集成電路(IC)，特別涉及IC中的靜電放電(ESD)保護(hù)電路和靜電放電保護(hù)方法。
背景技術(shù)：
隨著半導(dǎo)體器件的幾何尺寸不斷減小，它們變得很容易被靜電損壞。因此，對IC芯片的ESD保護(hù)變得越來越重要。圖1示出了現(xiàn)有技術(shù)中常見的一種ESD保護(hù)電路100。在圖1中，具有較大寬長比的NMOS晶體管110連接在電源(Vrc)和地(Vss)之間，作為靜電放電通道，用于釋放瞬時的ESD電流并對芯片中工作電路的電壓進(jìn)行箝位。串聯(lián)的電阻器120和電容器130構(gòu)成RC鑒頻電路，用于檢測電源和地之間的ESD事件的發(fā)生。級聯(lián)的三個反相器140、150和160構(gòu)成反相器鏈，其轉(zhuǎn)換電阻器120和電容器130之間的節(jié)點NI的電壓，以驅(qū)動NMOS晶體管110的柵極。當(dāng)發(fā)生ESD事件(出現(xiàn)ESD脈沖)時，由于ESD脈沖的上升時間很短(例如，IOns左右)，其高頻特性使得RC鑒頻電路被激活，節(jié)點NI的電壓為低，通過反相器鏈?zhǔn)沟镁w管110的柵極電壓為高，從而晶體管110導(dǎo)通，釋放ESD電流。在芯片正常運(yùn)行期間，RC鑒頻電路不被激活，節(jié)點NI的電壓為高，通過反相器鏈?zhǔn)沟镁w管110的柵極電壓為低，從而晶體管110關(guān)斷。同樣，當(dāng)芯片加電時，由于電壓上升較慢，RC鑒頻電路不被激活，從而使得晶體管110關(guān)斷。這樣，圖1的電路100可以實現(xiàn)對芯片的ESD保護(hù)。在實際中實現(xiàn)圖1的電路時，為了保證晶體管110的壽命和安全，晶體管110的安全工作電壓Vsw應(yīng)當(dāng)大于或等于芯片的電源電壓V。。。這里，晶體管的安全工作電壓Vsw指的是，晶體管能夠長期穩(wěn)定工作所承受的最大電壓。這是晶體管自身的屬性。換言之，當(dāng)施加在晶體管的柵極、源極、漏極中任意二者之間的電壓超過該晶體管的安全工作電壓時，該晶體管將無法長期穩(wěn)定地工作。例如，作為I/o器件的晶體管的Vsw可以是1. 8V、3. 3V、5V等等。然而，當(dāng)電源電壓V。。較大(例如，Vcc = 5V)時，滿足相應(yīng)的Vsw要求的晶體管110(例如，Vsff為5V的晶體管)的電流性能往往較差，即，晶體管的單位面積的溝道能夠提供的電流較小。這時，為了提供足夠的ESD電流，晶體管110必須具有很大的面積，導(dǎo)致芯片面積太大，這是不希望的。

發(fā)明內(nèi)容
為此，發(fā)明人提供了一種新的ESD保護(hù)的技術(shù)方案，以節(jié)省芯片面積，同時仍能提供足夠的ESD電流，從而解決現(xiàn)有技術(shù)中的上述問題。根據(jù)本發(fā)明的第一方面，提供了一種靜電放電(ESD)保護(hù)電路，包括靜電放電單元，包括第一晶體管和第二晶體管，第一晶體管和第二晶體管串聯(lián)連接在第一電位和第二電位之間以形成靜電放電通道，其中，第一電位低于第二電位，第一晶體管和第二晶體管均為NMOS晶體管，第一晶體管的源極連接到第一電位，第二晶體管的漏極連接到第二電位；ESD事件檢測單元；第一驅(qū)動單元，連接在ESD事件檢測單元的輸出端和第一晶體管的柵極之間，在ESD事件期間，第一驅(qū)動單元使第一晶體管導(dǎo)通，而在未發(fā)生ESD事件的期間，第一驅(qū)動單元使第一晶體管關(guān)斷；第二驅(qū)動單元，連接在ESD事件檢測單元的輸出端和第二晶體管的柵極之間，在ESD事件期間，第二驅(qū)動單元使第二晶體管導(dǎo)通，而在未發(fā)生ESD事件的期間，第二驅(qū)動單元使第二晶體管關(guān)斷。可選地，第一晶體管和第二晶體管的安全工作電壓都小于第二電位與第一電位的電壓差?？蛇x地，當(dāng)?shù)诙w管關(guān)斷時，第二電位與第二晶體管的柵極電壓之差小于或等于第二晶體管的安全工作電壓。可選地，第二驅(qū)動單元包括壓控開關(guān)單元，連接在第二電位和第二晶體管的柵極之間，其控制端連接到ESD事件檢測單元的輸出端，其中該壓控開關(guān)單元在ESD事件期間導(dǎo)通，而在未發(fā)生ESD事件的期間關(guān)斷；第一分壓單元，第一分壓單元的第一端連接到第二晶體管的柵極，第二端連接到第一電位；以及第二分壓單元，第二分壓單元的第一端連接到第 二電位，第二端連接到第二晶體管的柵極?？蛇x地，在未發(fā)生ESD事件的期間，第一分壓單元具有第一等效電阻，第二分壓單元具有第二等效電阻，第一等效電阻和第二等效電阻被選擇為使得在未發(fā)生ESD事件的期間，第二電位與第二晶體管的柵極電壓之差小于或等于第二晶體管的安全工作電壓?？蛇x地，第一等效電阻與第二等效電阻之和大于5ΜΩ?？蛇x地，第一驅(qū)動單元為單個反相器或級聯(lián)的奇數(shù)個反相器。可選地，所述壓控開關(guān)單元為PMOS晶體管，其柵極連接到ESD事件檢測單元的輸出端，源極連接到第二電位，漏極連接到第二晶體管的柵極?？蛇x地，第一分壓單元由一個或多個串聯(lián)的NMOS晶體管構(gòu)成，每個NMOS晶體管的柵極均連接到ESD事件檢測單元的輸出端?？蛇x地，第二分壓單元包括第三晶體管，其中，第三晶體管為PMOS晶體管，其柵極連接到第一電位，源極連接到第二電位，漏極連接到第二晶體管的柵極?？蛇x地，第二分壓單元還包括第一電阻單元，第一電阻單元連接在第三晶體管的柵極和第一電位之間。可選地，第一電阻單元是柵極接高電壓的NMOS晶體管?？蛇x地，ESD事件檢測單元包括串聯(lián)的濾波電阻器和濾波電容器，所述濾波電阻器的一端與所述濾波電容器的一端相連作為所述ESD事件檢測單元的輸出端，而所述濾波電阻器和所述濾波電容器的另一端分別與第二電位和第一電位連接。可選地，所述ESD保護(hù)電路還包括由至少一個反相器構(gòu)成的第三驅(qū)動單元，該第三驅(qū)動單元的輸入端連接到所述ESD事件檢測單元的輸出端，該第三驅(qū)動單元的輸出端連接到第一驅(qū)動單元的輸入端和第二驅(qū)動單元的輸入端。根據(jù)本發(fā)明的第二方面，提供一種靜電放電(ESD)保護(hù)方法，其中，由串聯(lián)連接在第一電位和第二電位之間的第一晶體管和第二晶體管形成靜電放電通道，第一電位低于第二電位，第一晶體管和第二晶體管均為NMOS晶體管，第一晶體管的源極連接到第一電位，第二晶體管的漏極連接到第二電位，所述方法包括檢測ESD事件，并輸出控制信號；以及基于所述控制信號，在ESD事件期間，使第一晶體管和第二晶體管導(dǎo)通，而在未發(fā)生ESD事件的期間，使第一晶體管和第二晶體管關(guān)斷。
可選地，第一晶體管和第二晶體管的安全工作電壓都小于第二電位與第一電位的電壓差?？蛇x地，第一晶體管和第二晶體管分別由不同的驅(qū)動電路來控制。可選地，利用連接在第二電位和第二晶體管的柵極之間的壓控開關(guān)單元來控制第二晶體管的導(dǎo)通和關(guān)斷?？蛇x地，所述ESD保護(hù)方法還包括在未發(fā)生ESD事件的期間控制第二晶體管的柵極電壓，以使得第二電位與第二晶體管的柵極電壓之差小于或等于第二晶體管的安全工作電壓?？蛇x地，在未發(fā)生ESD事件的期間控制第二晶體管的柵極電壓的步驟包括設(shè)置第一分壓單元和第二分壓單元，其中第一分壓單元的第一端連接到第二晶體管的柵極，第二端連接到第一電位，第二分壓單元的第一端連接到第二電位，第二端連接到第二晶體管 的柵極；以及選擇第一分壓單元和第二分壓單元在未發(fā)生ESD事件的期間的等效電阻，以使得在未發(fā)生ESD事件的期間，第二電位與第二晶體管的柵極電壓之差小于或等于第二晶體管的安全工作電壓。可選地，第一分壓單元和第二分壓單元的等效電阻之和大于5ΜΩ?？蛇x地，檢測ESD事件，并輸出控制信號的步驟包括設(shè)置串聯(lián)的濾波電阻器和濾波電容器，所述濾波電阻器的一端與所述濾波電容器的一端相連作為公共端，而所述濾波電阻器和所述濾波電容器的的另一端分別與第二電位和第一電位連接；以及將所述公共端的電壓設(shè)置為控制信號。本發(fā)明的一個優(yōu)點在于，利用本發(fā)明的ESD保護(hù)電路和保護(hù)方法，能夠節(jié)省芯片面積，同時仍能提供足夠的ESD電流。通過以下參照附圖對本發(fā)明的示例性實施例的詳細(xì)描述，本發(fā)明的其它特征及其優(yōu)點將會變得清楚。


構(gòu)成說明書的一部分的附圖描述了本發(fā)明的實施例，并且連同描述一起用于解釋本發(fā)明的原理。參照附圖，根據(jù)下面的詳細(xì)描述，可以更加清楚地理解本發(fā)明，其中圖1示出現(xiàn)有技術(shù)中的一種ESD保護(hù)電路。圖2是根據(jù)本發(fā)明的一個實施例的ESD保護(hù)電路的示意性框圖。圖3是根據(jù)本發(fā)明的一個實施例的ESD保護(hù)電路的示意性框圖。圖4是根據(jù)本發(fā)明的一個實施例的ESD保護(hù)電路的具體示例的電路圖。
具體實施例方式現(xiàn)在將參照附圖來詳細(xì)描述本發(fā)明的各種示例性實施例。應(yīng)注意到除非另外具體說明，否則在這些實施例中闡述的部件和步驟的相對布置、數(shù)字表達(dá)式和數(shù)值不限制本發(fā)明的范圍。同時，應(yīng)當(dāng)明白，為了便于描述，附圖中所示出的各個部分的尺寸并不是按照實際的比例關(guān)系繪制的。
以下對至少一個示例性實施例的描述實際上僅僅是說明性的，決不作為對本發(fā)明及其應(yīng)用或使用的任何限制。對于相關(guān)領(lǐng)域普通技術(shù)人員已知的技術(shù)、方法和設(shè)備可能不作詳細(xì)討論，但在適當(dāng)情況下，所述技術(shù)、方法和設(shè)備應(yīng)當(dāng)被視為說明書的一部分。在這里示出和討論的所有示例中，任何具體值應(yīng)被解釋為僅僅是示例性的，而不是作為限制。因此，示例性實施例的其它示例可以具有不同的值。應(yīng)注意到相似的標(biāo)號和字母在下面的附圖中表示類似項，因此，一旦某一項在一個附圖中被定義，則在隨后的附圖中不需要對其進(jìn)行進(jìn)一步討論。圖2示出根據(jù)本發(fā)明的一個實施例的ESD保護(hù)電路200的示意性框圖。ESD保護(hù)電路200可以包括靜電放電單元230、ESD事件檢測單元240、第一驅(qū)動單元250和第二驅(qū)動單元260。靜電放電單元230可以包括第一晶體管210和第二晶體管220。優(yōu)選地，它們都是NMOS晶體管。第一和第二晶體管210和220串聯(lián)連接在第一電位Vl和第二電位V2之間以形成靜電放電通道。具體而言，第一晶體管210的源極連接到VI，第一晶體管210的漏極連接到第二晶體管220的源極，而第二晶體管220的漏極連接到V2。第一電位Vl和第二電位V2為芯片供電，其中Vl低于V2。優(yōu)選地，第一電位Vl為地(Vss)，第二電位V2為電源電壓(Vcc)。然而，Vl和V2也可以是其它任何適當(dāng)?shù)碾妷?。ESD事件檢測單元240用于檢測ESD事件的發(fā)生，以輸出相應(yīng)的信號給第一驅(qū)動單元250和第二驅(qū)動單元260。具體地，當(dāng)發(fā)生ESD事件和未發(fā)生ESD事件時，ESD事件檢測單元240可以分別輸出不同的電壓。ESD事件檢測單元240可以采用如圖1所示的RC鑒頻電路的形式，或者也可以采用別的任何適當(dāng)?shù)男问?。例如，ESD事件檢測單元240可以是由串聯(lián)的兩個電阻器構(gòu)成的分壓器，從兩個電阻器的公共端點輸出的電壓取決于Vl與V2之間的電壓差。由于ESD脈沖的電壓高于芯片正常運(yùn)行時的電源電壓，通過調(diào)節(jié)兩個電阻器的阻值，可以使得當(dāng)發(fā)生ESD事件和未發(fā)生ESD事件時，該公共端點分別輸出不同的電壓以控制210和220的導(dǎo)通和關(guān)斷。第一驅(qū)動單元250連接在ESD事件檢測單元240的輸出端和第一晶體管210的柵極之間，以便根據(jù)ESD事件檢測單元240輸出的信號來控制第一晶體管210的導(dǎo)通和關(guān)斷。在ESD事件期間，第一驅(qū)動單元250使第一晶體管210導(dǎo)通，而在未發(fā)生ESD事件的期間，第一驅(qū)動單元250使第一晶體管210關(guān)斷。優(yōu)選地，第一驅(qū)動單元250可以是單個反相器或級聯(lián)的多個反相器。第二驅(qū)動單元260連接在ESD事件檢測單元240的輸出端和第二晶體管220的柵極之間，以便根據(jù)ESD事件檢測單元240輸出的信號來控制第二晶體管220的導(dǎo)通和關(guān)斷。在ESD事件期間，第二驅(qū)動單元260使第二晶體管220導(dǎo)通，而在未發(fā)生ESD事件的期間，第二驅(qū)動單元260使第二晶體管220關(guān)斷?？蛇x地，在ESD事件檢測單元240之后可以設(shè)置第三驅(qū)動單元(未示出)，用于對ESD事件檢測單元240輸出的信號進(jìn)行處理(例如，放大、反相，等等)，使其更適合被輸入到第一和第二驅(qū)動單元250和260中。如在背景技術(shù)中提到的，圖1中的ESD保護(hù)電路在V。。較大的情況下會導(dǎo)致晶體管110的面積太大，這是不希望出現(xiàn)的情況。而圖2中的ESD保護(hù)電路采用兩個NMOS晶體管串聯(lián)來形成靜電放電通道，其每個晶體管210或220承受的電壓較小，因而可以采用安全工作電壓Vsw較低的晶體管來實現(xiàn)。更具體地，第一晶體管210和第二晶體管220的安全工作電壓Vsw均可以小于第二電位V2與第一電位Vl的電壓差。例如，當(dāng)Vcc = 5V，Vss = O時，可以用兩個Vsw = 3. 3V的晶體管串聯(lián)在Vcc和Vss之間以形成靜電放電通道。這樣的晶體管通常可以具有較薄的柵極氧化層。從而，雖然其安全工作電壓較低，但是通常具有更好的電流性能。換言之，晶體管210和220可以用小得多的面積提供足夠的ESD電流，從而能夠大大節(jié)省芯片面積。進(jìn)一步地，在圖2示出的ESD保護(hù)電路中，第二驅(qū)動單元260可以優(yōu)選被配置為使得當(dāng)?shù)诙w管220處于關(guān)斷狀態(tài)時，第二電位V2與第二晶體管220的柵極電壓之差小于或等于第二晶體管220的安全工作電壓。即，使得第二晶體管220的漏極與柵極的電壓差小于或等于其安全工作電壓，從而確保第二晶體管220能夠長期穩(wěn)定地工作。第二驅(qū)動單元260通過控制其輸出的電壓來實現(xiàn)這一目標(biāo)。圖3是根據(jù)本發(fā)明的一個實施例的ESD保護(hù)電路300的示意性框圖，其中示出了第二驅(qū)動單元260的一種示例性結(jié)構(gòu)。為了簡要，圖3中與圖2相同的部分不再詳細(xì)描述。在圖3中，第二驅(qū)動單元260可以包括壓控開關(guān)單元310、第一分壓單元320和第二分壓單元330。壓控開關(guān)單元310連接在V2和第二晶體管220的柵極之間，并且其控制端Gl連接到ESD事件檢測單元240的輸出端，從而根據(jù)ESD事件檢測單元240輸出的信號來控制其通斷。更具體地，壓控開關(guān)單元310在ESD事件期間導(dǎo)通，而在未發(fā)生ESD事件的期間關(guān)斷。第一分壓單元320的第一端連接到第二晶體管220的柵極，第二端連接到VI。第二分壓單元330的第一端連接到V2，第二端也連接到第二晶體管220的柵極。下面參考圖3描述該實施例中的ESD保護(hù)電路的工作。當(dāng)發(fā)生ESD事件時，第一驅(qū)動單元250輸出高電壓，使得第一晶體管210導(dǎo)通。同時，壓控開關(guān)單元310導(dǎo)通，使得第二分壓單元330被短路。這時，節(jié)點N3的電壓為高，使得第二晶體管220導(dǎo)通。由此，導(dǎo)通的第一和第二晶體管210和220提供ESD電流，從而起到保護(hù)芯片的作用。在芯片加電時或正常運(yùn)行期間，如果未發(fā)生ESD事件，第一驅(qū)動單元250輸出低電壓，使得第一晶體管210關(guān)斷。同時，壓控開關(guān)單元310也關(guān)斷。這時，第一分壓單元320和第二分壓單元330串聯(lián)在Vl和V2之間以實現(xiàn)分壓的功能。假設(shè)第一和第二分壓單元320和330分別具有第一等效電阻Rl和第二等效電阻R2，則優(yōu)選地，可以選擇Rl與R2之比以使得V2與節(jié)點N3處的電壓之差小于或等于第二晶體管220的安全工作電壓，從而確保第二晶體管220在關(guān)斷狀態(tài)下的安全。Rl和R2的大小可以根據(jù)需要進(jìn)行選擇，它們的值將影響節(jié)點N3處的電壓以及流經(jīng)第一和第二分壓單元320和330的電流。優(yōu)選地，可以選擇Rl與R2之和以使得在芯片正常運(yùn)行期間流經(jīng)第一和第二分壓單元320和330的電流小于
Iμ Α,從而降低功耗。例如，在V2與Vl的電壓差為5V的情況下，當(dāng)Rl與R2之和大于5ΜΩ時，流經(jīng)分壓單元320和330的電流將小于I μ A。 下面參照圖4進(jìn)行描述。圖4是根據(jù)本發(fā)明的一個實施例的ESD保護(hù)電路的具體示例400的電路圖。
如圖4所示，串聯(lián)的濾波電阻器410和濾波電容器420構(gòu)成了 ESD事件檢測單元，其對應(yīng)于圖2和圖3中的ESD事件檢測單元240。濾波電阻器410的一端與濾波電容器420的一端相連作為ESD事件檢測單元的輸出端NI，而濾波電阻器410和濾波電容器420的另一端分別與第二電位V2和第一電位Vl連接。可選地，電路400可以具有反相器430和440，它們對應(yīng)于在上面參照圖2進(jìn)行描述時提到的第三驅(qū)動單元。其中，ESD事件檢測單元的輸出端NI連接到反相器430的輸入端，反相器430的輸出端又連接到反相器440的輸入端。需要注意的是，這里示出的結(jié)構(gòu)僅僅是示例而非限制，實際上，第三驅(qū)動單元不限于反相器鏈，其中反相器的數(shù)目也不限于兩個，而是可以取決于ESD事件檢測單元的輸出而加以選擇。例如，對于圖4示出的配置，第三驅(qū)動單元中的反相器數(shù)目可以是任意偶數(shù)；而如果將濾波電阻器410和濾波電容器420的位置調(diào)換，則第三驅(qū)動單元中的反相器數(shù)目可以是任意奇數(shù)。反相器440的輸出端N2連接到反相器450的輸入端，并且還連接到PMOS晶體管 460的柵極，以及串聯(lián)的一個或多個NMOS晶體管470的柵極。在V2和節(jié)點N3之間連接有第三晶體管480，其柵極可選地通過電阻單元490而連接到VI，從而始終處于低電位。優(yōu)選地，電阻單元490可以是柵極接高電壓的NMOS晶體管。這里，反相器450對應(yīng)于圖2和圖3中的第一驅(qū)動單元250，PMOS晶體管460對應(yīng)于圖3中的壓控開關(guān)單元310，一個或多個NMOS晶體管470對應(yīng)于圖3中的第一分壓單元320，而第三晶體管480和可選的電阻單元490對應(yīng)于圖3中的第二分壓單元330。優(yōu)選地，每個NMOS晶體管470和第三晶體管480的溝道寬長比(W/L)可被選擇為足夠小以具有大的等效電阻，從而減小在芯片正常運(yùn)行期間流經(jīng)它們的電流(例如，小于I μ A)。與圖2和圖3相同，第一和第二晶體管210和220串聯(lián)在Vl和V2之間，其中Vl為低電位，V2為高電位。反相器450的輸出端連接到第一晶體管210的柵極，而節(jié)點Ν3連接到第二晶體管220的柵極。接下來結(jié)合圖4描述該ESD保護(hù)電路的工作。為了方便描述，假設(shè)Vl = Vss = 0V,而 V2 = Vcc = 5V。當(dāng)發(fā)生ESD事件時，高頻的ESD脈沖使得節(jié)點NI的電壓為低，經(jīng)過反相器430和440,節(jié)點Ν2的電壓為低，從而反相器450輸出的電壓為高。因此，第一晶體管210導(dǎo)通。同時，由于節(jié)點Ν2的電壓為低，PMOS晶體管460導(dǎo)通，各NMOS晶體管470均關(guān)斷，使得節(jié)點Ν3的電壓為高。因此，第二晶體管220具有足夠的驅(qū)動電壓，從而導(dǎo)通。通過適當(dāng)選擇PMOS晶體管460的尺寸，可以調(diào)整第二晶體管220的開啟速度。通常，PMOS晶體管460的尺寸可以被選擇為與反相器450中的PMOS晶體管相當(dāng)。導(dǎo)通的第一和第二晶體管210和220提供足夠的靜電放電電流，從而起到保護(hù)芯片的作用。在芯片加電時或正常運(yùn)行期間，當(dāng)未發(fā)生ESD事件時，節(jié)點NI的電壓為高，經(jīng)過反相器430和440,節(jié)點Ν2的電壓為高,從而反相器450輸出的電壓為低。因此，第一晶體管210關(guān)斷。同時，由于節(jié)點Ν2的電壓為高，PMOS晶體管460關(guān)斷，各NMOS晶體管470均導(dǎo)通，第三晶體管480由于柵極接地也是導(dǎo)通的。從而，第三晶體管480和各NMOS晶體管470串聯(lián)在Vrc(5V)與Vss(OV)之間進(jìn)行分壓。選擇第三晶體管480和各NMOS晶體管470的寬長比，使得節(jié)點Ν2的電壓在3. 3V左右。這時，第一晶體管210與第二晶體管220之間的點Ν4的電壓會上升到2. 5V左右，第一和第二晶體管210和220都被關(guān)斷，并且，二者都足夠安全。注意，該例子中給出的電壓值僅僅是示例，實際中可以根據(jù)需要選擇器件的參數(shù)以獲得任何所期望的結(jié)果。由上面參照圖2-4的描述可以看出，通過采用兩個串聯(lián)的具有較低安全工作電壓的晶體管210和220來代替圖1中的晶體管110，可以用小得多的面積提供足夠的ESD電流，從而能夠大大節(jié)省芯片面積。進(jìn)一步地，通過適當(dāng)設(shè)計箝位晶體管的驅(qū)動電路，可以使得它們在發(fā)生ESD事件和未發(fā)生ESD事件期間均處于安全的偏置電壓下，從而能夠長期穩(wěn)定地工作。另外，參照圖2-4的描述，可以提供一種ESD保護(hù)方法。為了實現(xiàn)該方法，如圖2所示，由串聯(lián)連接在第一電位Vl和第二電位V2之間的第一晶體管210和第二晶體管220形成靜電放電通道，其中Vl低于V2。如圖2所示的，第一晶體管210和第二晶體管220均為NMOS晶體管，并且第一晶體管210的源極連接到VI，第二晶體管220的漏極連接到V2。該方法可以包括檢測ESD事件，并輸出控制信號；基于該控制信號，在ESD事件期間，使第一晶體管210和第二晶體管220導(dǎo)通，而在未發(fā)生ESD事件的期間，使第一晶體管210和第二晶體管220關(guān)斷。該ESD保護(hù)方法的可選的進(jìn)一步的細(xì)節(jié)可以從上面參考圖2-4對ESD保護(hù)電路的工作的描述而得知，這里不再贅述。至此，已經(jīng)詳細(xì)描述了根據(jù)本發(fā)明的ESD保護(hù)電路以及相應(yīng)的ESD保護(hù)方法。為了避免遮蔽本發(fā)明的構(gòu)思，沒有描述本領(lǐng)域所公知的一些細(xì)節(jié)。本領(lǐng)域技術(shù)人員根據(jù)上面的描述，完全可以明白如何實施這里公開的技術(shù)方案。雖然已經(jīng)通過示例對本發(fā)明的一些特定實施例進(jìn)行了詳細(xì)說明，但是本領(lǐng)域的技術(shù)人員應(yīng)該理解，以上示例僅是為了進(jìn)行說明，而不是為了限制本發(fā)明的范圍。本領(lǐng)域的技術(shù)人員應(yīng)該理解，可在不脫離本發(fā)明的范圍和精神的情況下，對以上實施例進(jìn)行修改。本發(fā)明的范圍由所附權(quán)利要求來限定。
權(quán)利要求
1.一種靜電放電(ESD)保護(hù)電路，包括靜電放電單元，包括第一晶體管和第二晶體管，第一晶體管和第二晶體管串聯(lián)連接在第一電位和第二電位之間以形成靜電放電通道，其中，第一電位低于第二電位，第一晶體管和第二晶體管均為NMOS晶體管，第一晶體管的源極連接到第一電位，第二晶體管的漏極連接到第二電位；ESD事件檢測單元；第一驅(qū)動單元，連接在ESD事件檢測單元的輸出端和第一晶體管的柵極之間，在ESD事件期間，第一驅(qū)動單元使第一晶體管導(dǎo)通，而在未發(fā)生ESD事件的期間，第一驅(qū)動單元使第一晶體管關(guān)斷；第二驅(qū)動單元，連接在ESD事件檢測單元的輸出端和第二晶體管的柵極之間，在ESD事件期間，第二驅(qū)動單元使第二晶體管導(dǎo)通，而在未發(fā)生ESD事件的期間，第二驅(qū)動單元使第_■晶體管關(guān)斷。
2.如權(quán)利要求1所述的ESD保護(hù)電路，其中，第一晶體管和第二晶體管的安全工作電壓都小于第二電位與第一電位的電壓差。
3.如權(quán)利要求1所述的ESD保護(hù)電路，其中，當(dāng)?shù)诙w管關(guān)斷時，第二電位與第二晶體管的柵極電壓之差小于或等于第二晶體管的安全工作電壓。
4.如權(quán)利要求1所述的ESD保護(hù)電路，其中，第二驅(qū)動單元包括壓控開關(guān)單元，連接在第二電位和第二晶體管的柵極之間，其控制端連接到ESD事件檢測單元的輸出端，其中該壓控開關(guān)單元在ESD事件期間導(dǎo)通，而在未發(fā)生ESD事件的期間關(guān)斷；第一分壓單元，第一分壓單元的第一端連接到第二晶體管的柵極，第二端連接到第一電位；以及第二分壓單元，第二分壓單元的第一端連接到第二電位，第二端連接到第二晶體管的柵極。
5.如權(quán)利要求4所述的ESD保護(hù)電路，其中，在未發(fā)生ESD事件的期間，第一分壓單元具有第一等效電阻，第二分壓單元具有第二等效電阻，第一等效電阻和第二等效電阻被選擇為使得在未發(fā)生ESD事件的期間，第二電位與第二晶體管的柵極電壓之差小于或等于第二晶體管的安全工作電壓。
6.如權(quán)利要求5所述的ESD保護(hù)電路，其中，第一等效電阻與第二等效電阻之和大于5ΜΩ。
7.如權(quán)利要求1-6中任一項所述的ESD保護(hù)電路，其中，第一驅(qū)動單元為單個反相器或級聯(lián)的奇數(shù)個反相器。
8.如權(quán)利要求4-6中任一項所述的ESD保護(hù)電路，其中，所述壓控開關(guān)單元為PMOS晶體管，其柵極連接到ESD事件檢測單元的輸出端，源極連接到第二電位，漏極連接到第二晶體管的柵極。
9.如權(quán)利要求4-6中任一項所述的ESD保護(hù)電路，其中，第一分壓單元由一個或多個串聯(lián)的NMOS晶體管構(gòu)成，每個NMOS晶體管的柵極均連接到ESD事件檢測單元的輸出端。
10.如權(quán)利要求4-6中任一項所述的ESD保護(hù)電路，其中，第二分壓單元包括第三晶體管，其中，第三晶體管為PMOS晶體管，其柵極連接到第一電位，源極連接到第二電位，漏極連接到第二晶體管的柵極。
11.如權(quán)利要求10所述的ESD保護(hù)電路，其中，第二分壓單元還包括第一電阻單元，第一電阻單元連接在第三晶體管的柵極和第一電位之間。
12.如權(quán)利要求11所述的ESD保護(hù)電路，其中，第一電阻單元是柵極接高電壓的NMOS晶體管。
13.如權(quán)利要求1-6中任一項所述的ESD保護(hù)電路，其中，ESD事件檢測單元包括串聯(lián)的濾波電阻器和濾波電容器，所述濾波電阻器的一端與所述濾波電容器的一端相連作為所述ESD事件檢測單元的輸出端，而所述濾波電阻器和所述濾波電容器的另一端分別與第二電位和第一電位連接。
14.如權(quán)利要求1-6中任一項所述的ESD保護(hù)電路，還包括由至少一個反相器構(gòu)成的第三驅(qū)動單元，該第三驅(qū)動單元的輸入端連接到所述ESD事件檢測單元的輸出端，該第三驅(qū)動單元的輸出端連接到第一驅(qū)動單元的輸入端和第二驅(qū)動單元的輸入端。
15.一種靜電放電(ESD)保護(hù)方法，其中，由串聯(lián)連接在第一電位和第二電位之間的第一晶體管和第二晶體管形成靜電放電通道，第一電位低于第二電位，第一晶體管和第二晶體管均為NMOS晶體管,第一晶體管的源極連接到第一電位,第二晶體管的漏極連接到第二電位，所述方法包括檢測ESD事件，并輸出控制信號；以及基于所述控制信號，在ESD事件期間，使第一晶體管和第二晶體管導(dǎo)通，而在未發(fā)生ESD事件的期間，使第一晶體管和第二晶體管關(guān)斷。
16.如權(quán)利要求15所述的ESD保護(hù)方法，其中，第一晶體管和第二晶體管的安全工作電壓都小于第二電位與第一電位的電壓差。
17.如權(quán)利要求15所述的ESD保護(hù)方法，其中，第一晶體管和第二晶體管分別由不同的驅(qū)動電路來控制。
18.如權(quán)利要求15所述的ESD保護(hù)方法，其中，利用連接在第二電位和第二晶體管的柵極之間的壓控開關(guān)單元來控制第二晶體管的導(dǎo)通和關(guān)斷。
19.如權(quán)利要求15所述的ESD保護(hù)方法，還包括在未發(fā)生ESD事件的期間控制第二晶體管的柵極電壓，以使得第二電位與第二晶體管的柵極電壓之差小于或等于第二晶體管的安全工作電壓。
20.如權(quán)利要求19所述的ESD保護(hù)方法，在未發(fā)生ESD事件的期間控制第二晶體管的柵極電壓的步驟包括設(shè)置第一分壓單元和第二分壓單元，其中第一分壓單元的第一端連接到第二晶體管的柵極，第二端連接到第一電位，第二分壓單元的第一端連接到第二電位，第二端連接到第二晶體管的柵極；以及選擇第一分壓單元和第二分壓單元在未發(fā)生ESD事件的期間的等效電阻，以使得在未發(fā)生ESD事件的期間，第二電位與第二晶體管的柵極電壓之差小于或等于第二晶體管的安全工作電壓。
21.如權(quán)利要求20所述的ESD保護(hù)方法，其中，第一分壓單元和第二分壓單元的等效電阻之和大于5ΜΩ。
22.如權(quán)利要求15所述的ESD保護(hù)方法，其中，檢測ESD事件，并輸出控制信號的步驟包括設(shè)置串聯(lián)的濾波電阻器和濾波電容器，所述濾波電阻器的一端與所述濾波電容器的一端相連作為公共端，而所述濾波電阻器和所述濾波電容器的另一端分別與第二電位和第一電位連接；以及將所述公共端的電壓設(shè)置為控制信號。
全文摘要
本發(fā)明涉及靜電放電(ESD)保護(hù)電路和ESD保護(hù)方法。ESD保護(hù)電路包括由依次串聯(lián)在地電位和電源電位之間的第一和第二NMOS晶體管構(gòu)成的靜電放電通道；ESD事件檢測單元；連接在ESD事件檢測單元的輸出端和第一晶體管的柵極之間的第一驅(qū)動單元；和連接在ESD事件檢測單元的輸出端和第二晶體管的柵極之間的第二驅(qū)動單元。第一和第二驅(qū)動單元在ESD事件期間分別使第一和第二晶體管導(dǎo)通，而在未發(fā)生ESD事件的期間分別使第一和第二晶體管關(guān)斷。根據(jù)本發(fā)明的ESD保護(hù)電路可以采用安全工作電壓較小的兩個串聯(lián)的晶體管來代替安全工作電壓較大的單個晶體管作為靜電放電通道，由于安全工作電壓較小的晶體管具有更好的電流性能，從而能夠大大節(jié)約芯片面積。
文檔編號H02H9/00GK103022996SQ20111028132
公開日2013年4月3日 申請日期2011年9月21日 優(yōu)先權(quán)日2011年9月21日
發(fā)明者朱愷, 程惠娟, 陳捷, 郭之光, 李宏偉 申請人:中芯國際集成電路制造(北京)有限公司