，并通過另一個(gè)電阻與該硅半導(dǎo)體探測(cè)單元所在列對(duì)應(yīng)的列信號(hào)輸出端連接。
[0070]所述裝置還包括行信號(hào)比較單元和列信號(hào)比較單元，所述行信號(hào)輸出和所述行信號(hào)比較單元對(duì)應(yīng)連接，所述列信號(hào)輸出端與所述列信號(hào)比較單元對(duì)應(yīng)連接。
[0071]其中，所述行信號(hào)比較單元用于將與該行信號(hào)比較單元對(duì)應(yīng)的一行硅半導(dǎo)體探測(cè)單元輸出的電壓之和與門限電壓進(jìn)行比較，得到行比較結(jié)果；
[0072]所述列信號(hào)比較單元用于將與該列信號(hào)比較單元對(duì)應(yīng)的一列硅半導(dǎo)體探測(cè)單元輸出的電壓之和與所述門限電壓進(jìn)行比較，得到列比較結(jié)果；
[0073]所述裝置還包括晶體位置識(shí)別單元，所述晶體位置識(shí)別單元的兩端分別與所述行信號(hào)比較單元和所述列信號(hào)比較單元連接，用于根據(jù)每個(gè)所述行信號(hào)比較單元輸出的行比較結(jié)果和每個(gè)列信號(hào)比較單元輸出的列比較結(jié)果識(shí)別被光子擊中的晶體的位置。
[0074]下面以8X8的硅半導(dǎo)體探測(cè)單元陣列為例介紹所述核探測(cè)器晶體位置識(shí)別裝置的工作原理。參見圖5，在該圖中，假設(shè)硅半導(dǎo)體探測(cè)單元Sll與行信號(hào)比較單元101之間經(jīng)由一個(gè)電阻連接；所述硅半導(dǎo)體探測(cè)單元Sll與列信號(hào)比較單元201經(jīng)由另一個(gè)電阻連接。其他硅半導(dǎo)體探測(cè)單元與其對(duì)應(yīng)的行信號(hào)比較單元和列信號(hào)比較單元的連接方式與所述娃半導(dǎo)體探測(cè)單元Sll的連接方式相同。
[0075]當(dāng)所述硅半導(dǎo)體探測(cè)單元Sll對(duì)應(yīng)的晶體被光子擊中，所述硅半導(dǎo)體探測(cè)單元Sll會(huì)將所述晶體產(chǎn)生的可見光轉(zhuǎn)換為電信號(hào)，由于電阻的存在，所述硅半導(dǎo)體探測(cè)器單元Sll與所述行信號(hào)比較單元101之間產(chǎn)生電位差，因此所述硅半導(dǎo)體探測(cè)單元Sll會(huì)將產(chǎn)生的電信號(hào)傳送至所述行信號(hào)比較單元101。同時(shí)，所述硅半導(dǎo)體探測(cè)器單元Sll會(huì)與對(duì)應(yīng)的列信號(hào)比較單元201之間產(chǎn)生電位差，因此也會(huì)將其轉(zhuǎn)換的電信號(hào)傳送至所述列信號(hào)比較單元201。
[0076]由于所述行信號(hào)比較單元101與所述硅半導(dǎo)體探測(cè)單元Sll、S12、S13、S14、S15、S16、S17、S18通過一條總線Xl連接起來(lái)，因此所述行信號(hào)比較單元101接收到的是該條總線Xl上的疊加的電信號(hào)。所述行信號(hào)比較單元101根據(jù)所述疊加的電信號(hào)可以得到這一行8個(gè)硅半導(dǎo)體探測(cè)單元輸出的電壓之和。由于在實(shí)際應(yīng)用中，在所述一行硅半導(dǎo)體探測(cè)單元對(duì)應(yīng)的晶體均沒有被光子擊中的情況下，所述總線上也會(huì)有微弱的電流通過，因此所述行信號(hào)比較單元101也會(huì)接收到電信號(hào)。為了能夠得到被光子擊中的晶體的位置，本實(shí)施例通過行信號(hào)比較單元101將所述一行硅半導(dǎo)體探測(cè)單元輸出的電壓之和與門限電壓進(jìn)行比較，即所述行信號(hào)比較單元101將其接收到的總線Xl上的電信號(hào)對(duì)應(yīng)的電壓值與所述門限電壓進(jìn)行比較，得到行比較結(jié)果。本發(fā)明不對(duì)所述行信號(hào)比較單元101在硬件上的實(shí)現(xiàn)進(jìn)行限定。例如，在一種可能的實(shí)現(xiàn)方式中，可以采用處理器進(jìn)行比較計(jì)算。在另外一種可能的實(shí)現(xiàn)方式中，還可以采用比較器進(jìn)行比較，即將所述疊加的電信號(hào)與門限電壓信號(hào)作為所述比較器的輸入，若所述一行硅半導(dǎo)體探測(cè)單元輸出的電壓之和大于或等于所述門限電壓，則輸出高電平；若所述一行硅半導(dǎo)體探測(cè)單元輸出的電壓之和小于所述門限電壓，則輸出低電平或者不輸出任何電平。另外，所述裝置還可以包括放大器，參見圖6(a)，所述放大器用于放大所述總線Xl上的電信號(hào)，然后將放大后的電信號(hào)輸入至所述比較器中進(jìn)行比較。
[0077]其他行信號(hào)比較單元的工作原理與所述行信號(hào)比較單元101的工作原理相同。
[0078]同理，由于所述列信號(hào)比較單元201與所述硅半導(dǎo)體探測(cè)單元S11、S21、S31、S41、S51、S61、S71、S81通過一條總線yl連接起來(lái)，因此所述列信號(hào)比較單元201接收到的是該條總線yl上的疊加的電信號(hào)。所述列信號(hào)比較單元201根據(jù)所述疊加的電信號(hào)可以得到這一列8個(gè)硅半導(dǎo)體探測(cè)單元輸出的電壓之和。由于在實(shí)際應(yīng)用中，在所述一列硅半導(dǎo)體探測(cè)單元201對(duì)應(yīng)的晶體均沒有被光子擊中的情況下，所述總線上也會(huì)有微弱的電流通過，因此所述列信號(hào)比較單元201也會(huì)接收到電信號(hào)。為了能夠得到被光子擊中的晶體的位置，本實(shí)施例通過列信號(hào)比較單元201將所述一列硅半導(dǎo)體探測(cè)單元輸出的電壓之和與所述門限電壓進(jìn)行比較，即所述列信號(hào)比較單元201將其接收到的總線yl上的電信號(hào)對(duì)應(yīng)的電壓值與所述門限電壓進(jìn)行比較，得到列比較結(jié)果。本發(fā)明不對(duì)所述列信號(hào)比較單元201在硬件上的實(shí)現(xiàn)進(jìn)行限定。例如，在一種可能的實(shí)現(xiàn)方式中，可以采用處理器進(jìn)行比較計(jì)算。在另外一種可能的實(shí)現(xiàn)方式中，還可以采用比較器進(jìn)行比較，即若所述一列硅半導(dǎo)體探測(cè)單元輸出的電壓之和大于或等于所述門限電壓，則輸出高電平；若所述一列硅半導(dǎo)體探測(cè)單元輸出的電壓之和小于所述門限電壓，則輸出低電平或者不輸出任何電平。另外，所述裝置還可以包括放大器，參見圖6 (b)，所述放大器用于放大所述總線yl上的電信號(hào)，然后將放大后的電信號(hào)輸入至所述比較器中進(jìn)行比較。
[0079]其他列信號(hào)比較單元的工作原理與所述列信號(hào)比較單元201的工作原理相同。
[0080]所述行信號(hào)比較單元101-108和所述列信號(hào)比較單元201-208均分別與晶體位置識(shí)別單元301連接。所述晶體位置識(shí)別單元108讀取到所述行信號(hào)比較單元101-108分別發(fā)送的行比較結(jié)果，和所述列信號(hào)比較單元201-208分別發(fā)送的列比較結(jié)果后，根據(jù)8個(gè)行比較結(jié)果和8個(gè)列比較結(jié)果識(shí)別被光子擊中的晶體的位置。本發(fā)明不對(duì)如何識(shí)別進(jìn)行限定，例如，假設(shè)各個(gè)行信號(hào)比較單元和各個(gè)列信號(hào)比較單元輸出的值為電平值，即當(dāng)一行(或列)硅半導(dǎo)體探測(cè)單元輸出的電壓之和大于或等于所述門限電壓，則輸出高電平；當(dāng)一行(或列)硅半導(dǎo)體探測(cè)單元輸出的電壓之和小于所述門限電壓，則輸出低電平或者不輸出任何電平。若行比較結(jié)果和列比較結(jié)果均為高電平，則將該行比較結(jié)果對(duì)應(yīng)的一行硅半導(dǎo)體探測(cè)單元和所述列比較結(jié)果對(duì)應(yīng)的一列硅半導(dǎo)體探測(cè)單元的交點(diǎn)識(shí)別為被光子擊中的晶體的位置。例如，所述行信號(hào)比較單元105輸出的行比較結(jié)果為高電平，所述列信號(hào)比較單元203輸出的列信號(hào)比較單元輸出的比較結(jié)果也為高電平，那么所述行信號(hào)比較單元105對(duì)應(yīng)的一行硅半導(dǎo)體探測(cè)單元和所述列信號(hào)比較單元203對(duì)應(yīng)的一列硅半導(dǎo)體探測(cè)單元的交點(diǎn)為硅半導(dǎo)體探測(cè)單元S53，因此所述硅半導(dǎo)體探測(cè)單元S53所在的位置即為對(duì)應(yīng)晶體所在的位置。
[0081]本發(fā)明不對(duì)所述晶體位置識(shí)別單元301在硬件上的實(shí)現(xiàn)進(jìn)行限定，例如可以是處理器，也可以是現(xiàn)場(chǎng)可編程門陣列(FPGA)等。
[0082]另外，在本發(fā)明中，所述硅半導(dǎo)體探測(cè)單元可以是任意基于硅半導(dǎo)體的光電探測(cè)器件，例如硅光電倍增管SiPM等，本發(fā)明不做具體限定。本發(fā)明也不對(duì)所述硅半導(dǎo)體探測(cè)單元對(duì)應(yīng)的晶體的種類進(jìn)行限定，例如可以是BGO、LYSO、LSO等。
[0083]在第二種核探測(cè)器晶體位置識(shí)別裝置中，所述硅半導(dǎo)體探測(cè)單元陣列的每行硅半導(dǎo)體探測(cè)單元均分別對(duì)應(yīng)一個(gè)行信號(hào)比較單元，所述硅半導(dǎo)體探測(cè)單元陣列的每列硅半導(dǎo)體探測(cè)單元均分別對(duì)應(yīng)一個(gè)列信號(hào)比較單元，所述行信號(hào)比較單元用于將與該行信號(hào)比較單元對(duì)應(yīng)的一行硅半導(dǎo)體探測(cè)單元輸出的電壓之和與門限電壓進(jìn)行比較，得到行比較結(jié)果，所述列信號(hào)比較單元用于將與該列信號(hào)比較單元對(duì)應(yīng)的一列硅半導(dǎo)體探測(cè)單元輸出的電壓之和與所述門限電壓進(jìn)行比較，得到列比較結(jié)果。所述晶體位置識(shí)別單元分別與所述行信號(hào)比較單元和所述列信號(hào)比較單元連接，用于根據(jù)每個(gè)所述行信號(hào)比較單元輸出的行比較結(jié)果和每個(gè)列信號(hào)比較單元輸出的列比較結(jié)果識(shí)別被光子擊中的晶體的位置。例如，對(duì)于8X8的硅半導(dǎo)體探測(cè)單元陣列，只需要8個(gè)行信號(hào)比較單元和8個(gè)列信號(hào)比較單元，外加一個(gè)晶體位置識(shí)別單元就可以實(shí)現(xiàn)對(duì)晶體位置的識(shí)別，相對(duì)于現(xiàn)有技術(shù)減少了硬件的數(shù)量和成本，也縮小了系統(tǒng)規(guī)模。
[0084]裝置實(shí)施例二
[0085]進(jìn)行符合事件的判斷需要對(duì)有效事件的時(shí)間進(jìn)行標(biāo)定，現(xiàn)有技術(shù)對(duì)有效事件的標(biāo)定，所述半導(dǎo)體探測(cè)單元陣列的每個(gè)半導(dǎo)體探測(cè)單元都各自分別連接一個(gè)時(shí)間標(biāo)定單元，若識(shí)別出有效事件，則讀取所述有效事件對(duì)應(yīng)的時(shí)間標(biāo)定單元標(biāo)定的時(shí)間。由于每個(gè)半導(dǎo)體探測(cè)單元都各自分別連接一個(gè)時(shí)間標(biāo)定單元，例如TDC (Time to Digital Convert，時(shí)間數(shù)字轉(zhuǎn)換器)，一般的時(shí)間標(biāo)定單元都價(jià)格昂貴，過多的時(shí)間標(biāo)定單元導(dǎo)致成本急劇上升。為了解決該技術(shù)問題，參見圖7，該圖為本發(fā)明提供的有效事件識(shí)別裝置實(shí)施例二的結(jié)構(gòu)框圖。
[0086]在所述裝置實(shí)施例一的基礎(chǔ)上，本實(shí)施例提供的有效事件識(shí)別裝置還包括:或邏輯單元16和時(shí)間標(biāo)定單元17，所述或邏輯單元的輸入端16與至少兩個(gè)所述半導(dǎo)體探測(cè)單元陣列的信號(hào)輸出端連接，所述或邏輯單元16，用于將所述半導(dǎo)體探測(cè)單元陣列的至少兩個(gè)信號(hào)輸出端輸出的電信號(hào)執(zhí)行“或”操作。由于執(zhí)行“或”操作后，原來(lái)至少兩個(gè)信號(hào)變?yōu)橐粋€(gè)信號(hào)輸出，因此減少了時(shí)間標(biāo)定單元的數(shù)量，降低了成本。
[0087]如裝置實(shí)施例一中所述，所述半導(dǎo)體探測(cè)單元陣列的每個(gè)半導(dǎo)體探測(cè)單元可以都分別具有一個(gè)信號(hào)輸出端，也可以是所述半導(dǎo)體探測(cè)單元陣列的每行半導(dǎo)體探測(cè)單元均分別具有一個(gè)行信號(hào)輸出端，和/或每列半導(dǎo)體探測(cè)單元均分別具有一個(gè)列信號(hào)輸出端。一般情況下，在同一個(gè)時(shí)刻，一個(gè)晶體陣列只會(huì)被一個(gè)光子擊中，因此，在所有半導(dǎo)體探測(cè)單元陣列的信號(hào)輸出端中，只有一個(gè)信號(hào)輸出端能夠輸出信號(hào)。例如，圖7中，若被光子擊中的晶體對(duì)應(yīng)的信號(hào)輸出端為P1，所述信號(hào)輸出端Pl輸出的電信號(hào)輸入至對(duì)應(yīng)的或邏輯單元16，信號(hào)輸出端P2與所述信號(hào)輸出端Pl與同一個(gè)或邏輯單元1