專利名稱：利用時(shí)鐘嵌入多電平信號(hào)的顯示器、定時(shí)控制器以及列驅(qū)動(dòng)器集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示器、定時(shí)控制器以及列驅(qū)動(dòng)器ic (集成電路)，更 具體地涉及一種利用時(shí)鐘嵌入多電平信號(hào)的顯示器、定時(shí)控制器以及列驅(qū)動(dòng)器IC。
背景技術(shù)：
近來(lái)，除了諸如筆記本計(jì)算機(jī)和個(gè)人便攜式通信裝置的便攜式電子 裝置的普及率增長(zhǎng)以外，數(shù)字電器和個(gè)人計(jì)算機(jī)的市場(chǎng)規(guī)模也在不斷增 大。作為這種裝置與用戶之間的最終連接介質(zhì)的顯示裝置需要具有較輕的重量和較低的功耗。因此，通常使用諸如LCD (液晶顯示器)、PDP (等 離子顯示板)以及OLED (有機(jī)電致發(fā)光顯示器)的FPD (平板顯示板) 來(lái)代替常規(guī)CRT (陰極射線管)。如上所述，對(duì)于一般的FPD系統(tǒng)來(lái)說(shuō)，需要定時(shí)控制器和用于驅(qū)動(dòng) 面板的驅(qū)動(dòng)器IC (掃描驅(qū)動(dòng)器集成電路和列驅(qū)動(dòng)器集成電路)來(lái)驅(qū)動(dòng)用 于顯示的面板。然而，沿著在定時(shí)控制器與用于驅(qū)動(dòng)面板的驅(qū)動(dòng)器IC之 間發(fā)送數(shù)據(jù)信號(hào)的線路生成了大量由電磁波和射頻波在電子裝置中引起 的問題波干擾一所謂的EMI (電磁干擾)或RFI (射頻干擾)(下文中統(tǒng) 稱為"EMI")。而且，對(duì)于當(dāng)前的FPD系統(tǒng)來(lái)說(shuō)，不斷地追求大屏幕和高分辨率， 特別是對(duì)于高分辨率面板來(lái)說(shuō)，因?yàn)榱芯€路的數(shù)量為幾百到兩千，所以 針對(duì)用于驅(qū)動(dòng)這些線路中的每一條的列驅(qū)動(dòng)器集成電路的輸入需要一種 高速數(shù)據(jù)發(fā)送技術(shù)。如上所述，因?yàn)榻鼇?lái)加強(qiáng)了EMI標(biāo)準(zhǔn)，并且更加需要用于高速發(fā)送 信號(hào)的技術(shù)，所以在結(jié)果是連接定時(shí)控制器和面板的板內(nèi)(intm-panel)顯示器中公共地使用諸如RSDS (小幅度擺動(dòng)差動(dòng)信號(hào))或迷你LVDS的小信號(hào)差動(dòng)信號(hào)方法。圖1是例示了常規(guī)RSDS (小幅度擺動(dòng)差動(dòng)信號(hào))的實(shí)施方式的示 意圖，而圖2是例示了常規(guī)迷你LVDS (低電壓差動(dòng)信號(hào))的實(shí)施方式的 示意圖。RSDS和迷你LVDS都包括一條或更多條數(shù)據(jù)信號(hào)線，以滿足使 用與數(shù)據(jù)同步的獨(dú)立時(shí)鐘信號(hào)所需的帶寬。因?yàn)閮H使用了一個(gè)時(shí)鐘信號(hào)， 所以必須將時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)設(shè)置成與面板內(nèi)的列驅(qū)動(dòng)器集成電路20 和21的數(shù)量相匹配。即，如圖1和2所示，RSDS和迷你LVDS都采用 了多分支(multi-drop)方法。然而，RSDS和迷你LVDS所采用的多分支方法的缺點(diǎn)在于，最大 運(yùn)行速度因時(shí)鐘信號(hào)的大負(fù)荷以及EMI的增大還有信號(hào)質(zhì)量的劣化(如， 因線路分離點(diǎn)處的阻抗失配而造成的信號(hào)失真)而受限。近來(lái)，由美國(guó)國(guó)家半導(dǎo)體公司宣布的采用點(diǎn)對(duì)點(diǎn)方法的板內(nèi)接口是 PPDS (點(diǎn)對(duì)點(diǎn)差動(dòng)信號(hào))。根據(jù)圖3所示的這種方法，向每一個(gè)列驅(qū)動(dòng) 器集成電路22發(fā)送時(shí)鐘信號(hào)，以解決當(dāng)時(shí)鐘信號(hào)由列驅(qū)動(dòng)器集成電路22 共享時(shí)所出現(xiàn)的問題。而且，該方法的特征在于，在定時(shí)控制器與單個(gè) 列驅(qū)動(dòng)器集成電路22之間設(shè)置有獨(dú)立的數(shù)據(jù)線，而常規(guī)上是將多條數(shù)據(jù) 線連接至多個(gè)列驅(qū)動(dòng)器集成電路。即，由于對(duì)如圖3所示的PPDS采用 了串行方法，所以從PPDS定時(shí)控制器12向單個(gè)列驅(qū)動(dòng)器集成電路22 設(shè)置了單一的獨(dú)立數(shù)據(jù)線。因此，與RSDS和迷你LVDS所采用的常規(guī)多分支方法相比，降低 了阻抗失配，從而降低了 EMI并且通過減少信號(hào)線的總數(shù)而實(shí)現(xiàn)了較低 的制造成本。然而，需要與常規(guī)RSDS相比更高速的時(shí)鐘信號(hào)，并且將單獨(dú)的時(shí) 鐘線路分別連接至所有列驅(qū)動(dòng)器集成電路，從而出現(xiàn)開銷。而且，當(dāng)用 于對(duì)數(shù)據(jù)進(jìn)行采樣的時(shí)鐘信號(hào)與數(shù)據(jù)信號(hào)之間存在偏離(skew)時(shí)，數(shù) 據(jù)采樣處理期間可能會(huì)出錯(cuò)。為了防止這種情況，用于補(bǔ)償該偏離的單 獨(dú)電路是必要的。因此，PPDS存在與常規(guī)RSDS和迷你LVDS的應(yīng)當(dāng)解 決的問題不同的問題。另外，如圖4所示，近來(lái)已經(jīng)提出了一種其中列驅(qū)動(dòng)器集成電路23 以鏈的形式接收時(shí)鐘信號(hào)的構(gòu)成。這種構(gòu)成的優(yōu)點(diǎn)在于可以降低因時(shí)鐘 線路的多分支而造成的阻抗失配以及導(dǎo)致的EMI。然而，這種構(gòu)成的問題在于，因列驅(qū)動(dòng)器集成電路23之間出現(xiàn)的時(shí)鐘延遲而造成不能進(jìn)行數(shù)據(jù)采樣。如上所述，板內(nèi)接口的最新趨勢(shì)集中在減少信號(hào)線路的數(shù)量和EMI 分量。另外，與信號(hào)線路數(shù)量的減少相比，增大了面板的運(yùn)行速度和分 辨率，從而需要一種可以解決諸如偏離和高速信號(hào)發(fā)送處理期間出現(xiàn)的 相對(duì)抖動(dòng)的問題的新穎板內(nèi)接口 。發(fā)明內(nèi)容本發(fā)明的目的是提供一種顯著減少了信號(hào)線路的數(shù)量，還降低了 EMI并且可以利用恢復(fù)出的時(shí)鐘進(jìn)行準(zhǔn)確采樣的顯示器、定時(shí)控制器以 及列驅(qū)動(dòng)器集成電路。本發(fā)明的第一方面提供了一種定時(shí)控制器，該定時(shí)控制器包括接收單元，用于接收?qǐng)D像數(shù)據(jù)；緩沖存儲(chǔ)器，用于臨時(shí)地存儲(chǔ)并輸出接收 到的圖像數(shù)據(jù)；定時(shí)控制器電路，用于生成發(fā)送(transmission)時(shí)鐘信 號(hào)；以及發(fā)送器，用于接收所述發(fā)送時(shí)鐘信號(hào)和包括所述緩沖存儲(chǔ)器輸 出的圖像數(shù)據(jù)在內(nèi)的發(fā)送數(shù)據(jù)信號(hào)，并且用于發(fā)送發(fā)送信號(hào)，在該發(fā)送 信號(hào)中，所述發(fā)送時(shí)鐘信號(hào)以與所述發(fā)送數(shù)據(jù)信號(hào)不同的信號(hào)幅度 (magnitude)嵌入在所述發(fā)送數(shù)據(jù)信號(hào)之間。本發(fā)明的第二方面提供了一種列驅(qū)動(dòng)器集成電路，該列驅(qū)動(dòng)器集成電路包括接收單元，用于利用接收到的信號(hào)的幅度從該接收到的信號(hào)中分離出時(shí)鐘信號(hào)，并且用于利用分離出的時(shí)鐘信號(hào)從所述接收到的信號(hào)中采樣接收到的數(shù)據(jù)信號(hào)，以輸出所述接收到的數(shù)據(jù)信號(hào)；移位寄存 器，用于順序地移位并輸出起始脈沖；數(shù)據(jù)鎖存器，用于根據(jù)從所述移 位寄存器輸出的信號(hào)順序地存儲(chǔ)和并行地輸出包含在接收到的中的圖像 數(shù)據(jù)；以及DAC，用于將來(lái)自所述數(shù)據(jù)鎖存器的所述圖像數(shù)據(jù)轉(zhuǎn)換成模 擬信號(hào)并輸出該模擬信號(hào)。本發(fā)明的第三方面提供了一種顯示器，該顯示器包括定時(shí)控制器、 多個(gè)列驅(qū)動(dòng)器集成電路、至少一個(gè)行驅(qū)動(dòng)器集成電路以及顯示板，其中， 所述定時(shí)控制器包括第一接收單元，用于接收?qǐng)D像數(shù)據(jù)；緩沖存儲(chǔ)器， 用于臨時(shí)存儲(chǔ)并輸出接收到的圖像數(shù)據(jù)；定時(shí)控制器電路，用于生成發(fā)送時(shí)鐘信號(hào)；以及發(fā)送器，用于接收包括所述緩沖存儲(chǔ)器輸出的圖像數(shù)據(jù)在內(nèi)的發(fā)送數(shù)據(jù)信號(hào)和所述發(fā)送時(shí)鐘信號(hào)，并且用于發(fā)送發(fā)送信號(hào)， 在該發(fā)送信號(hào)中，所述發(fā)送時(shí)鐘信號(hào)以與所述多個(gè)列驅(qū)動(dòng)器集成電路不 同的信號(hào)幅度嵌入在所述發(fā)送數(shù)據(jù)信號(hào)之間，并且其中，所述多個(gè)列驅(qū)動(dòng)器集成電路中的每一個(gè)都包括第二接收單元，用于利用從所述定時(shí) 控制器接收到的信號(hào)的幅度分離出嵌入在接收到的數(shù)據(jù)信號(hào)之間的時(shí)鐘 信號(hào)，并且用于利用分離出的時(shí)鐘信號(hào)對(duì)接收到的數(shù)據(jù)信號(hào)進(jìn)行采樣； 移位寄存器，用于順序地移位并輸出起始脈沖；數(shù)據(jù)鎖存器，用于根據(jù) 從所述移位寄存器輸出的信號(hào)順序地存儲(chǔ)和并行地輸出包含在接收到的 數(shù)據(jù)信號(hào)中的圖像數(shù)據(jù)；以及DAC,用于將來(lái)自所述數(shù)據(jù)鎖存器的圖像 數(shù)據(jù)轉(zhuǎn)換成模擬信號(hào)并輸出該模擬信號(hào)。如上所述，根據(jù)所述顯示器、所述定時(shí)控制器以及所述列驅(qū)動(dòng)器集 成電路，顯著減少了信號(hào)線路的數(shù)量，還降低了EMI并且可以利用恢復(fù) 出的時(shí)鐘來(lái)進(jìn)行準(zhǔn)確采樣。另外，所述顯示器、所述定時(shí)控制器以及所述列驅(qū)動(dòng)器集成電路減 少了起始脈沖的信號(hào)線路。


圖1是例示了常規(guī)RSDS (小幅度擺動(dòng)差動(dòng)信號(hào))的實(shí)施方式的示 意圖。圖2是例示了常規(guī)迷你LVDS (低電壓差動(dòng)信號(hào))的實(shí)施方式的示 意圖。圖3是例示了常規(guī)PPDS (點(diǎn)到點(diǎn)差動(dòng)信號(hào))的實(shí)施方式的示意圖。 圖4是例示了在串行RSDS中接收來(lái)自相鄰列驅(qū)動(dòng)器集成電路的串 行時(shí)鐘信號(hào)的方法的示意圖，其中列驅(qū)動(dòng)器集成電路被構(gòu)造成具有鏈結(jié)構(gòu)。圖5例示了根據(jù)本發(fā)明第一實(shí)施方式的時(shí)鐘嵌入板內(nèi)顯示器的結(jié)構(gòu)。圖6是為便于理解而僅例示了圖5的定時(shí)控制器與列驅(qū)動(dòng)器集成電 路之間的時(shí)鐘和數(shù)據(jù)的發(fā)送結(jié)構(gòu)的圖。圖7到10例示了可用于圖5的定時(shí)控制器與列驅(qū)動(dòng)器集成電路之間的接口的多電平信號(hào)的例子。圖11例示了根據(jù)本發(fā)明第二實(shí)施方式的時(shí)鐘嵌入板內(nèi)顯示器的結(jié)構(gòu)。圖12是為便于理解而僅例示了圖11的定時(shí)控制器與列驅(qū)動(dòng)器集成 電路之間的時(shí)鐘和數(shù)據(jù)的發(fā)送結(jié)構(gòu)的圖。圖13例示了可用于圖5或圖11的顯示器的定時(shí)控制器的例子。 圖14例示了可用于圖5或圖11的顯示器的列驅(qū)動(dòng)器集成電路的例子。圖15例示了可用于圖5或圖11的顯示器的定時(shí)控制器的另一例子。 圖16例示了可用于圖5或圖11的顯示器的列驅(qū)動(dòng)器集成電路的另 一例子。10: RSDS定時(shí)控制器11:迷你LVDS定時(shí)控制器12、 13: PPDS定時(shí)控制器14、 15:用于時(shí)鐘嵌入多電平信號(hào)方法的定時(shí)控制器20: RSDS列驅(qū)動(dòng)器IC21:迷你LVDS列驅(qū)動(dòng)器IC22、 23: PPDS列驅(qū)動(dòng)器IC24、 25:用于時(shí)鐘嵌入多電平信號(hào)方法的列驅(qū)動(dòng)器集成電路30:行驅(qū)動(dòng)IC 40:顯示板51、 71:定時(shí)控制器的接收單元52、 72;緩沖存儲(chǔ)器53、73:定時(shí)控制器電路54、74:發(fā)送器55、75:解復(fù)用器56、76:串行轉(zhuǎn)換器57、77:驅(qū)動(dòng)單元61、81:列驅(qū)動(dòng)器IC的接收單元62、82:移位寄存器63、83:數(shù)據(jù)鎖存器64、84:DAC65、85:基準(zhǔn)電壓生成器66、86:多電平檢測(cè)器67、87:時(shí)鐘恢復(fù)電路68、88:采樣器69、89:數(shù)據(jù)對(duì)準(zhǔn)(aligning)單元具體實(shí)施方式

下面將參照附圖對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。說(shuō)明書和權(quán)利要求書中使 用的術(shù)語(yǔ)和單詞的解釋不應(yīng)被限制成普通或字面含義。該解釋應(yīng)當(dāng)基于以下原則來(lái)滿足本發(fā)明的含義和概念本發(fā)明人可以定義這些術(shù)語(yǔ)的概 念從而最好地描述本發(fā)明。因此，雖然參照本發(fā)明的優(yōu)選實(shí)施方式對(duì)本 發(fā)明進(jìn)行了具體表示和描述，但本領(lǐng)域技術(shù)人員應(yīng)當(dāng)明白，在不脫離所 附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以在形式和細(xì)節(jié) 方面實(shí)現(xiàn)對(duì)本發(fā)明的各種改變。根據(jù)本發(fā)明，應(yīng)用常規(guī)多電平信號(hào)方法從而提供其中在數(shù)據(jù)信號(hào)之 間嵌入時(shí)鐘信號(hào)信息而無(wú)需并代替分離的時(shí)鐘信號(hào)線路的新穎編碼方 法，由此，解決了常規(guī)技術(shù)的問題，如因數(shù)據(jù)線路和時(shí)鐘線路的多分支而造成的阻抗匹配以及導(dǎo)致的EMI。另外，根據(jù)本發(fā)明，可以利用多電平檢測(cè)方法從嵌入在數(shù)據(jù)信號(hào)線 路中的時(shí)鐘信號(hào)中輕易地提取出時(shí)鐘信號(hào)分量，并且該時(shí)鐘信號(hào)分量?jī)H是對(duì)實(shí)際數(shù)據(jù)進(jìn)行釆樣所需的頻率的十分之一。因此，因?yàn)轭l率較小， 所以其在減少整個(gè)系統(tǒng)的EMI中扮演了主要角色，并且可以防止在數(shù)據(jù) 信號(hào)和時(shí)鐘信號(hào)分離情況下生成的相對(duì)抖動(dòng)或偏離問題，以高速地進(jìn)行 穩(wěn)定運(yùn)行。
圖5例示了根據(jù)本發(fā)明第一實(shí)施方式的時(shí)鐘嵌入板內(nèi)顯示器的結(jié) 構(gòu)，而圖6是為便于理解而僅例示了圖5的定時(shí)控制器與列驅(qū)動(dòng)器集成 電路之間的時(shí)鐘和數(shù)據(jù)的發(fā)送結(jié)構(gòu)的圖。參照?qǐng)D5和6，顯示器包括定時(shí) 控制器14、多個(gè)列驅(qū)動(dòng)器集成電路24、多個(gè)行驅(qū)動(dòng)器集成電路30以及 顯示板40。用于顯示板40的驅(qū)動(dòng)裝置包括定時(shí)控制器14、多個(gè)列驅(qū)動(dòng) 器集成電路24以及多個(gè)行驅(qū)動(dòng)器集成電路30。
顯示板40充當(dāng)根據(jù)掃描信號(hào)和數(shù)據(jù)信號(hào)來(lái)顯示圖像的部件，并且可 以從諸如LCD板、PDP板以及OELD板的多種顯示板中選擇。所述多個(gè) 行驅(qū)動(dòng)器集成電路30向顯示板40施加掃描信號(hào)Sl到Sn，而所述多個(gè)列 驅(qū)動(dòng)器集成電路24向顯示板40施加數(shù)據(jù)信號(hào)Dl到Dn。定時(shí)控制器14 向所述多個(gè)列驅(qū)動(dòng)器集成電路24發(fā)送DATA，并向所述多個(gè)列驅(qū)動(dòng)器集 成電路24和所述多個(gè)行驅(qū)動(dòng)器集成電路30施加時(shí)鐘CLK和CLK—R以 及起始脈沖SP和SP—R。從定時(shí)控制器14向所述多個(gè)列驅(qū)動(dòng)器集成電路 24發(fā)送的DATA可以僅包括要在顯示板40上顯示的圖像數(shù)據(jù)，或者該圖 像數(shù)據(jù)和控制信號(hào)。
與常規(guī)技術(shù)相反，根據(jù)本發(fā)明的第一實(shí)施方式，僅使用一對(duì)差動(dòng)對(duì) 來(lái)將時(shí)鐘CLK和數(shù)據(jù)信號(hào)DATA從定時(shí)控制器14發(fā)送至列驅(qū)動(dòng)器集成 電路24。將時(shí)鐘信號(hào)CLK以在作為發(fā)送端的定時(shí)控制器處具有不同信號(hào) 幅度的方式嵌入在數(shù)據(jù)信號(hào)DATA之間，并將其發(fā)送。在作為接收端的 列驅(qū)動(dòng)器集成電路24處利用接收到的信號(hào)的幅度從數(shù)據(jù)信號(hào)DATA中辨 別出時(shí)鐘信號(hào)CLK。
圖7例示了可用于圖5的定時(shí)控制器與列驅(qū)動(dòng)器集成電路之間的接 口的多電平信號(hào)的例子。參照?qǐng)D5到7，定時(shí)控制器14將數(shù)據(jù)轉(zhuǎn)換成電 壓比預(yù)定基準(zhǔn)電壓要小的信號(hào)，將時(shí)鐘轉(zhuǎn)換成電壓比該預(yù)定基準(zhǔn)電壓要 大的信號(hào)，并且將轉(zhuǎn)換后的時(shí)鐘信號(hào)嵌入在轉(zhuǎn)換后的數(shù)據(jù)信號(hào)之間進(jìn)行復(fù)用然后發(fā)送。另外，可以通過本領(lǐng)域公知的差動(dòng)信號(hào)處理在作為接收
端的列驅(qū)動(dòng)器集成電路24處獲得數(shù)據(jù)信號(hào)的值，并且利用Vrefh和Vrefl 來(lái)辨別出時(shí)鐘信號(hào)。即，如果兩個(gè)輸入信號(hào)之差的絕對(duì)值IVin,p - Vin，nl 小于基準(zhǔn)信號(hào)的幅度IVrefh - Vrefli，則將這兩個(gè)輸入信號(hào)作為數(shù)據(jù)信號(hào)進(jìn) 行處理。因此，如果Vin，p大于Vin,n，則將數(shù)據(jù)值設(shè)為1，而如果Vin,p 小于Vin,n，則將數(shù)據(jù)值設(shè)為0。如果兩個(gè)輸入信號(hào)之差的絕對(duì)值大于基 準(zhǔn)信號(hào)的幅度(IVin,p-Vin,n|>|Vrefh-Vrefl|)，則將這兩個(gè)輸入信號(hào)識(shí)別 為時(shí)鐘。
如圖所示，因?yàn)閷?shí)際嵌入的時(shí)鐘的頻率低于數(shù)據(jù)的發(fā)送速度，所以 接收端利用PLL (未示出)生成了速度與該數(shù)據(jù)的速度相同的時(shí)鐘信號(hào)， 并且利用其對(duì)數(shù)據(jù)進(jìn)行采樣。在該系統(tǒng)的EMI方面，最重要的因素是時(shí) 鐘信號(hào)，并且我們已知EMI的幅度與時(shí)鐘信號(hào)的幅度和頻率成比例。因 此，根據(jù)本發(fā)明，可以將時(shí)鐘的頻率降低為常規(guī)PPDS系統(tǒng)的1/10或1/20， 由此顯著地降低EMI。
另外，當(dāng)從圖中所示的數(shù)據(jù)和時(shí)鐘信號(hào)構(gòu)成中恢復(fù)時(shí)鐘時(shí)，時(shí)鐘是 按照與數(shù)據(jù)自然同步的狀態(tài)恢復(fù)的。因此，當(dāng)利用恢復(fù)出的時(shí)鐘進(jìn)行采 樣時(shí)，其優(yōu)點(diǎn)在于，與常規(guī)LVDS、迷你LVDS以及PPDS相比，可以更 準(zhǔn)確地進(jìn)行數(shù)據(jù)采樣。
而且，如圖所示，雖然實(shí)際上可以表示的信號(hào)組合數(shù)為四個(gè)，但希 望的信號(hào)為兩個(gè)數(shù)據(jù)信號(hào)和一個(gè)時(shí)鐘信號(hào)。因此，如果兩個(gè)輸入信號(hào)之 差的絕對(duì)值IVin,p - Vin,n沐于基準(zhǔn)信號(hào)的幅度IVrefh - Vrefl|，則無(wú)條件地 生成時(shí)鐘信號(hào)，同時(shí)可以利用這兩個(gè)信號(hào)的符號(hào)同時(shí)發(fā)送分離的控制信 號(hào)或圖像數(shù)據(jù)。如果符號(hào)為正，則識(shí)別出應(yīng)用了l，而如果符號(hào)為負(fù)，則 識(shí)別出應(yīng)用了 0。
圖8例示了可用于圖5的定時(shí)控制器與列驅(qū)動(dòng)器集成電路之間的接 口的多電平信號(hào)的另一例子。
參照?qǐng)D5、 6和8，定時(shí)控制器14將數(shù)據(jù)轉(zhuǎn)換成電壓比預(yù)定基準(zhǔn)電 壓要大的信號(hào)，將時(shí)鐘轉(zhuǎn)換成電壓比預(yù)定基準(zhǔn)電壓要小的信號(hào)，并且將 轉(zhuǎn)換后的時(shí)鐘信號(hào)嵌入在轉(zhuǎn)換后的數(shù)據(jù)信號(hào)之間進(jìn)行復(fù)用然后發(fā)送。另外，作為接收端的列驅(qū)動(dòng)器集成電路24在接收到的信號(hào)的電壓大于基準(zhǔn) 電壓時(shí)將接收到的信號(hào)恢復(fù)成數(shù)據(jù)，而在接收到的信號(hào)的電壓小于基準(zhǔn) 電壓時(shí)將其恢復(fù)成時(shí)鐘。
如圖所示，因?yàn)榕c數(shù)據(jù)不同，時(shí)鐘信號(hào)沒有諸如1或0的概念，所 以對(duì)于多電平信號(hào)而言三個(gè)電平就足夠了。即，如果兩個(gè)輸入信號(hào)之差
的絕對(duì)值IVin,p - Vin,nl大于基準(zhǔn)信號(hào)的幅度IVrefh - Vrefl|，則將這兩個(gè)輸 入信號(hào)識(shí)別為數(shù)據(jù)信號(hào)，并根據(jù)數(shù)據(jù)信號(hào)的符號(hào)將數(shù)據(jù)識(shí)別為1或0。與 此相反，如果兩個(gè)輸入信號(hào)之差的絕對(duì)值IVin,p - Vhi,nl小于基準(zhǔn)信號(hào)的幅 度IVrefh-Vrefli，則將這兩個(gè)輸入信號(hào)識(shí)別為時(shí)鐘信號(hào)。因此，與圖7的 因需要四個(gè)多電平而需要3AVx(AVx指噪聲容限)電壓操作的方法相反， 圖8的方法可以運(yùn)行在2AVx的低電壓下，因?yàn)閷?duì)于圖8的方法而言三個(gè) 電平就足夠了。
圖9例示了可用于圖5的定時(shí)控制器與列驅(qū)動(dòng)器集成電路之間的接 口的多電平信號(hào)的又一例子。
對(duì)于圖7和8所示的例子來(lái)說(shuō)，盡管時(shí)鐘信號(hào)是與數(shù)據(jù)一起發(fā)送的， 但由于不存在針對(duì)每一個(gè)數(shù)據(jù)的時(shí)鐘信號(hào)，因而在接收端處需要由DLL、 PLL等組成的時(shí)鐘恢復(fù)電路。大型LCD的列驅(qū)動(dòng)器集成電路不受因DLL 等造成的面積和電流的增大的影響。然而，對(duì)于小型LCD的列驅(qū)動(dòng)器集 成電路來(lái)說(shuō)，這些可能會(huì)導(dǎo)致問題。而且，當(dāng)數(shù)據(jù)的發(fā)送速度不是非常 高時(shí)，通過與每個(gè)數(shù)據(jù)一起發(fā)送時(shí)鐘而將時(shí)鐘恢復(fù)電路設(shè)置得簡(jiǎn)單是有 利的。
圖9所示的方法就是要解決這些問題。盡管圖9所示的方法在多電 平方面與圖7和8類似，但其不同之處在于，時(shí)鐘信號(hào)是在與數(shù)據(jù)時(shí)段 的一半相對(duì)應(yīng)的時(shí)段內(nèi)發(fā)送的。如果兩個(gè)輸入信號(hào)之差的絕對(duì)值iVin,p -Vin，nl大于基準(zhǔn)信號(hào)的幅度IVrefh - Vrefll，則將這兩個(gè)輸入信號(hào)識(shí)別為數(shù) 據(jù)信號(hào)，并根據(jù)數(shù)據(jù)信號(hào)的符號(hào)將數(shù)據(jù)識(shí)別為l或0。與此相反，如果兩 個(gè)輸入信號(hào)之差的絕對(duì)值IVin,p - Vin,nl小于基準(zhǔn)信號(hào)的幅度IVrefh -Vrefll，則將這兩個(gè)輸入信號(hào)無(wú)條件地識(shí)別為時(shí)鐘信號(hào)。
如在恢復(fù)出的數(shù)據(jù)和時(shí)鐘信號(hào)中所示，時(shí)鐘信號(hào)位于每一個(gè)數(shù)據(jù)轉(zhuǎn)換(transition)時(shí)段的中間。時(shí)鐘恢復(fù)電路的目的是將時(shí)鐘設(shè)置于采樣的 最理想位置處，即，數(shù)據(jù)轉(zhuǎn)換時(shí)段的中間，而且顯見的是，本發(fā)明的信 號(hào)構(gòu)成滿足這種要求。即，將數(shù)據(jù)信號(hào)的時(shí)段二等分，同時(shí)將時(shí)鐘信號(hào) 的長(zhǎng)度設(shè)置成與數(shù)據(jù)的長(zhǎng)度相同，從而在接收端針對(duì)每個(gè)數(shù)據(jù)來(lái)恢復(fù)時(shí) 鐘信號(hào)。通過這種處理，可以通過簡(jiǎn)單的采樣電路來(lái)恢復(fù)接收到的數(shù)據(jù) 信號(hào)。
根據(jù)圖9所示的結(jié)構(gòu)，接收到的數(shù)據(jù)的符號(hào)僅當(dāng)接收到的數(shù)據(jù)超出 閾值時(shí)才發(fā)生變化。即，僅當(dāng)兩個(gè)輸入信號(hào)之差的絕對(duì)值IVin，p - Vin,nl 大于基準(zhǔn)信號(hào)的幅度IVrefh-Vrefll時(shí)，值才根據(jù)數(shù)據(jù)的符號(hào)發(fā)生變化。
與此相反，可以將兩種構(gòu)成用于時(shí)鐘。第一種，與數(shù)據(jù)類似，在極 性僅當(dāng)兩個(gè)輸入信號(hào)之差的絕對(duì)值IVin，p - Vin,nl小于基準(zhǔn)信號(hào)的幅度 IVrefh-Vrefll時(shí)才發(fā)生變化的情況下，可以同時(shí)在時(shí)鐘信號(hào)的上升沿和下 降沿對(duì)數(shù)據(jù)進(jìn)行采樣。第二種，與上述情況相反，當(dāng)兩個(gè)輸入信號(hào)之差 的絕對(duì)值IVin,p - Vin，nl大于基準(zhǔn)信號(hào)的幅度iVrefh - Vrefll的情況和兩個(gè)輸 入信號(hào)之差的絕對(duì)值IVin,p - Vin，nl小于基準(zhǔn)信號(hào)的幅度IVrefh - Vrefll的情 況被視為時(shí)鐘的轉(zhuǎn)換時(shí)段時(shí)，如圖9所示在時(shí)鐘信號(hào)的上升沿對(duì)數(shù)據(jù)進(jìn) 行采樣。
盡管參照?qǐng)D9將說(shuō)明集中于時(shí)鐘信號(hào)比數(shù)據(jù)信號(hào)小的情況，但是將 時(shí)鐘信號(hào)嵌入每一個(gè)數(shù)據(jù)信號(hào)中也適用于時(shí)鐘信號(hào)的幅度大于數(shù)據(jù)信號(hào) 的幅度的情況，本領(lǐng)域技術(shù)人員可以很容易地理解到這一點(diǎn)。因此，省 略了與此相關(guān)的詳細(xì)說(shuō)明。
圖IO例示了可用于圖5的定時(shí)控制器與列驅(qū)動(dòng)器集成電路之間的接 口的多電平信號(hào)的又一例子。
參照?qǐng)DIO，時(shí)鐘信號(hào)的極性跟隨前一數(shù)據(jù)的極性。即，數(shù)據(jù)n-l和 時(shí)鐘的極性相同，并且添加了時(shí)鐘的末尾(tail)比特，從而額外生成與 前一數(shù)據(jù)信號(hào)(數(shù)據(jù)n-l)相同的虛數(shù)據(jù)的信號(hào)。
可以通過該虛數(shù)據(jù)獲得足夠的上升時(shí)間和下降時(shí)間。添加虛數(shù)據(jù)是 為了防止在圖7的情況下時(shí)鐘根據(jù)前一數(shù)據(jù)的形式而加速或延遲。因此， 在這種情況下，因?yàn)橛捎跀?shù)據(jù)的轉(zhuǎn)換與被識(shí)別為時(shí)鐘信號(hào)的轉(zhuǎn)換之間的壓擺率(slewrate)而生成抖動(dòng)的可能性喪失，所以其優(yōu)點(diǎn)在于，在高速 發(fā)送下確保了穩(wěn)定運(yùn)行。艮口，雖然在圖7的情況下用于生成時(shí)鐘信號(hào)的零交叉(zero-crossing) 的位置取決于前一數(shù)據(jù)的值，但其優(yōu)點(diǎn)在于，在圖10的情況下沒有生成 零模式相關(guān)的抖動(dòng)。本發(fā)明的方式圖11例示了根據(jù)本發(fā)明第二實(shí)施方式的時(shí)鐘嵌入板內(nèi)顯示器的結(jié) 構(gòu)，而圖12是為便于理解而僅例示了圖11的定時(shí)控制器與列驅(qū)動(dòng)器集 成電路之間的時(shí)鐘和數(shù)據(jù)的發(fā)送結(jié)構(gòu)的圖。比較第一實(shí)施方式和第二實(shí)施方式，第二實(shí)施方式釆用了點(diǎn)到雙 (point-to-couple)方案，而第一實(shí)施方式采用了點(diǎn)到點(diǎn)方案。因?yàn)槌?第二實(shí)施方式采用點(diǎn)到雙方案以外，第二實(shí)施方式與第一實(shí)施方式都相 同，所以可以將參照?qǐng)D7到IO所描述的可用于定時(shí)控制器與列驅(qū)動(dòng)器集 成電路之間的接口的多電平信號(hào)方法應(yīng)用至第二實(shí)施方式。然而，雖然 在第一實(shí)施方式的情況下將一個(gè)差動(dòng)對(duì)連接至一個(gè)列驅(qū)動(dòng)器集成電路， 但在第二實(shí)施方式的情況下將一個(gè)差動(dòng)對(duì)連接至兩個(gè)列驅(qū)動(dòng)器集成電路 25。因此，在第二實(shí)施方式的情況下通過該差動(dòng)對(duì)發(fā)送的數(shù)據(jù)量增加至 第一實(shí)施方式的情況下的兩倍。圖5和11中采用虛線來(lái)表示從定時(shí)控制器14和15發(fā)送至列驅(qū)動(dòng)器 集成電路24和25的起始脈沖SP的信號(hào)線路的原因在于，在某些情況下 并未使用該起始脈沖SP的信號(hào)線路。具體來(lái)說(shuō)，在通過該差動(dòng)對(duì)僅發(fā)送 時(shí)鐘信號(hào)CLK和圖像數(shù)據(jù)時(shí)才需要起始脈沖SP的信號(hào)線路，同時(shí)在通 過該差動(dòng)對(duì)來(lái)發(fā)送時(shí)鐘信號(hào)CLK、圖像數(shù)據(jù)以及包括該起始脈沖SP的控 制信號(hào)時(shí)需要起始脈沖SP的信號(hào)線路。在這種情況下，控制信號(hào)在發(fā)送 時(shí)可以包括在數(shù)據(jù)信號(hào)DATA中。另外，如果時(shí)鐘信號(hào)的幅度大于數(shù)據(jù) 信號(hào)的幅度，則可以利用時(shí)鐘信號(hào)的極性來(lái)發(fā)送控制信號(hào)。例如，在與 預(yù)定行線路相對(duì)應(yīng)的數(shù)據(jù)信號(hào)當(dāng)中，位于初次發(fā)送至列驅(qū)動(dòng)器集成電路 的數(shù)據(jù)之前的時(shí)鐘信號(hào)可以具有與1相對(duì)應(yīng)的極性，而其它時(shí)鐘信號(hào)可以具有與o相對(duì)應(yīng)的極性。圖13例示了可用于圖5或圖11的顯示器的定時(shí)控制器的例子。豐艮 據(jù)該例，對(duì)通過與差動(dòng)對(duì)分開的信號(hào)線路來(lái)發(fā)送起始脈沖的情況進(jìn)行說(shuō)明。參照?qǐng)D13，定時(shí)控制器包括接收單元51、緩沖存儲(chǔ)器52、定時(shí)控制 器電路53以及發(fā)送器54。接收單元51將輸入到定時(shí)控制器中的所接收的控制信號(hào)和圖像數(shù) 據(jù)信號(hào)轉(zhuǎn)換成TTL (晶體管-晶體管邏輯)信號(hào)。所接收的控制信號(hào)例如 可以是起始脈沖。輸入到定時(shí)控制器中的所接收的信號(hào)不限于如圖所示 的LVDS型信號(hào)，而可以是TMDS (最小化傳輸差動(dòng)信號(hào))型或其它類 型的信號(hào)。TTL信號(hào)是指轉(zhuǎn)換成數(shù)字的信號(hào)，而且與具有0.35 V較小幅 度的LVDS相反，具有較大的電壓幅度。緩沖存儲(chǔ)器52臨時(shí)地存儲(chǔ)并輸出被轉(zhuǎn)換成TTL信號(hào)的圖像數(shù)據(jù)。 定時(shí)控制器電路53接收被轉(zhuǎn)換成TTL信號(hào)的控制信號(hào)，并生成發(fā) 送至行驅(qū)動(dòng)器集成電路的起始脈沖SP—R和時(shí)鐘信號(hào)CLK_R。定時(shí)控制 器電路53還生成要發(fā)送至列驅(qū)動(dòng)器集成電路的起始信號(hào)SP，和要在發(fā)送 器54中使用的時(shí)鐘。發(fā)送器54接收從緩沖存儲(chǔ)器52輸出的圖像數(shù)據(jù)和從定時(shí)控制器電 路53輸出的時(shí)鐘信號(hào)，并輸出要發(fā)送至每個(gè)列驅(qū)動(dòng)器集成電路的時(shí)鐘信 號(hào)CLK和數(shù)據(jù)信號(hào)DATA。通過所述差動(dòng)對(duì)針對(duì)每個(gè)列驅(qū)動(dòng)器集成電路 來(lái)發(fā)送時(shí)鐘信號(hào)CLK和數(shù)據(jù)信號(hào)DATA，并且將時(shí)鐘信號(hào)CLK以不同于 數(shù)據(jù)信號(hào)DATA的信號(hào)幅度嵌入在數(shù)據(jù)信號(hào)DATA之間。發(fā)送器54可以 將時(shí)鐘信號(hào)嵌入到每個(gè)發(fā)送數(shù)據(jù)信號(hào)中，或者可以將發(fā)送時(shí)鐘信號(hào)嵌入 到每N個(gè)發(fā)送數(shù)據(jù)信號(hào)中(其中，N為大于1的整數(shù))。另外，發(fā)送器 54可以通過將時(shí)鐘信號(hào)的幅度設(shè)置得大于數(shù)據(jù)信號(hào)的幅度來(lái)進(jìn)行發(fā)送， 或者通過將時(shí)鐘信號(hào)的幅度設(shè)置得小于數(shù)據(jù)信號(hào)的幅度來(lái)進(jìn)行發(fā)送。如 果將時(shí)鐘信號(hào)的幅度設(shè)置成大于數(shù)據(jù)信號(hào)的幅度，則發(fā)送器54可以將嵌 入的時(shí)鐘信號(hào)的極性設(shè)置成與緊鄰該嵌入的時(shí)鐘信號(hào)之前的數(shù)據(jù)信號(hào)的 極性相同，并且緊鄰該嵌入的時(shí)鐘信號(hào)之后插入極性與緊鄰該嵌入的時(shí) 鐘信號(hào)之前的數(shù)據(jù)信號(hào)相同的虛信號(hào)，以防止高速發(fā)送期間的抖動(dòng)。另 夕卜，如果將時(shí)鐘信號(hào)的幅度設(shè)置成大于數(shù)據(jù)信號(hào)的幅度，則可以利用時(shí)鐘信號(hào)的極性來(lái)發(fā)送數(shù)據(jù)信號(hào)。發(fā)送器54包括解復(fù)用器55、串行轉(zhuǎn)換器56以及驅(qū)動(dòng)單元57。解復(fù)用器55通過將從緩沖存儲(chǔ)器52輸出到串行轉(zhuǎn)換器56的圖像數(shù) 據(jù)分離成針對(duì)每個(gè)列驅(qū)動(dòng)器集成電路的數(shù)據(jù)，來(lái)發(fā)送該圖像數(shù)據(jù)。如果 將多個(gè)列驅(qū)動(dòng)器集成電路連接至單一差動(dòng)對(duì)，則解復(fù)用器55通過將圖像 數(shù)據(jù)分離成針對(duì)每個(gè)列驅(qū)動(dòng)器集成電路的數(shù)據(jù)來(lái)將該圖像數(shù)據(jù)發(fā)送至串 行轉(zhuǎn)換器56。如果如圖11所示將兩個(gè)列驅(qū)動(dòng)器集成電路連接至單一差動(dòng) 對(duì)，則解復(fù)用器55將與這兩個(gè)列驅(qū)動(dòng)器集成電路相對(duì)應(yīng)的圖像數(shù)據(jù)發(fā)送 至單一串行轉(zhuǎn)換器56。串行轉(zhuǎn)換器56向驅(qū)動(dòng)單元57順序地輸出時(shí)鐘比特和從解復(fù)用器55 輸出的圖像數(shù)據(jù)。例如，如果使用了圖IO所示的時(shí)鐘末尾，則串行轉(zhuǎn)換 器56輸出DATAn-1、極性與DATAn-l相同的時(shí)鐘比特、極性與DATAn-l 相同的時(shí)鐘末尾比特(虛比特)，以及DATA0。如果針對(duì)與單一像素相對(duì)應(yīng)的每個(gè)圖像數(shù)據(jù)嵌入了單一時(shí)鐘信號(hào)， 每個(gè)RGB的深度都為8比特，并且如圖IO所示使用了時(shí)鐘末尾，則每 時(shí)鐘將從串行轉(zhuǎn)換器56輸出的包括時(shí)鐘比特、時(shí)鐘末尾以及24比特圖 像數(shù)據(jù)的數(shù)據(jù)(總計(jì)26比特)發(fā)送至驅(qū)動(dòng)單元57。另外，如果未使用時(shí) 鐘末尾比特，則可以針對(duì)每個(gè)時(shí)鐘將包括時(shí)鐘比特和24比特圖像數(shù)據(jù)的 信號(hào)(總計(jì)25比特)發(fā)送至驅(qū)動(dòng)單元57，而如果利用時(shí)鐘信號(hào)的極性來(lái) 發(fā)送數(shù)據(jù)信號(hào)，則因?yàn)椴恍枰蛛x的時(shí)鐘比特，所以可以針對(duì)每個(gè)時(shí)鐘 將24比特的信號(hào)發(fā)送至驅(qū)動(dòng)單元57。另外，串行轉(zhuǎn)換器56可以將時(shí)鐘 比特設(shè)置在每個(gè)數(shù)據(jù)比特之間，使得如圖9所示針對(duì)每個(gè)數(shù)據(jù)來(lái)發(fā)送時(shí) 鐘。驅(qū)動(dòng)單元57將從串行轉(zhuǎn)換器56順序輸出的信號(hào)轉(zhuǎn)換成要輸出的其 中時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)具有不同信號(hào)幅度的差動(dòng)信號(hào)。如上所述，如果 接收到了包括時(shí)鐘比特、時(shí)鐘末尾以及24比特圖像數(shù)據(jù)的信號(hào)(總計(jì)26 比特)的信號(hào)，則將時(shí)鐘比特的信號(hào)轉(zhuǎn)換成具有與時(shí)鐘末尾和圖像數(shù)據(jù) 不同的幅度，而如果接收到了包括時(shí)鐘比特和24比特圖像數(shù)據(jù)的信號(hào)(總 計(jì)25比特)的信號(hào)，則將時(shí)鐘比特的信號(hào)轉(zhuǎn)換成具有與圖像數(shù)據(jù)不同的幅度。另外，如上所述，如果接收到了不包括分離的時(shí)鐘比特的24比特 的信號(hào)，則將與時(shí)鐘相對(duì)應(yīng)的位置處的數(shù)據(jù)信號(hào)轉(zhuǎn)換成具有與其它圖像數(shù)據(jù)信號(hào)不同的幅度。驅(qū)動(dòng)單元57可以將時(shí)鐘信號(hào)轉(zhuǎn)換成具有大于數(shù)據(jù)信號(hào)的幅度，或者可以將時(shí)鐘信號(hào)轉(zhuǎn)換成具有小于數(shù)據(jù)信號(hào)的幅度。圖14例示了可用于圖5或圖11的顯示器的列驅(qū)動(dòng)器集成電路的例子。根據(jù)該例，對(duì)通過與差動(dòng)對(duì)分離的信號(hào)線路來(lái)發(fā)送起始脈沖的情況進(jìn)行說(shuō)明。參照?qǐng)D14，列驅(qū)動(dòng)器集成電路包括接收單元61、移位寄存器 62、數(shù)據(jù)鎖存器63以及DAC (數(shù)模轉(zhuǎn)換器)64。接收單元61從通過單一差動(dòng)對(duì)發(fā)送來(lái)的信號(hào)中恢復(fù)出數(shù)據(jù)信號(hào) DATA和時(shí)鐘信號(hào)CLK。因?yàn)闀r(shí)鐘信號(hào)CLK是通過以不同幅度嵌入在數(shù) 據(jù)信號(hào)DATA之間來(lái)發(fā)送的，所以利用信號(hào)的幅度來(lái)確定所發(fā)送的信號(hào) 是時(shí)鐘信號(hào)CLK還是數(shù)據(jù)信號(hào)DATA。此后，接收單元61利用恢復(fù)出的 時(shí)鐘信號(hào)CLK對(duì)接收到的數(shù)據(jù)信號(hào)DATA進(jìn)行采樣。如果定時(shí)控制器是 針對(duì)要發(fā)送的每個(gè)數(shù)據(jù)信號(hào)DATA來(lái)嵌入時(shí)鐘信號(hào)CLK，則可以將時(shí)鐘 信號(hào)CLK照原樣用于對(duì)數(shù)據(jù)信號(hào)的采樣，而不需要改變時(shí)鐘信號(hào)CLK 的頻率。然而，如果定時(shí)控制器是針對(duì)要發(fā)送的多個(gè)數(shù)據(jù)信號(hào)DATA來(lái) 嵌入時(shí)鐘信號(hào)CLK，則應(yīng)當(dāng)利用PLL或DLL根據(jù)時(shí)鐘信號(hào)CLK來(lái)生成 一信號(hào)，然后利用該信號(hào)來(lái)進(jìn)行采樣。接收單元61包括基準(zhǔn)電壓生成器 65、多電平檢測(cè)器66以及采樣器68。另外，接收單元61還可以包括時(shí) 鐘恢復(fù)電路67和數(shù)據(jù)對(duì)準(zhǔn)單元69?；鶞?zhǔn)電壓生成器65生成并輸出差動(dòng)基準(zhǔn)信號(hào)Vrefh和Vrefl。多電平 檢測(cè)器66通過將接收到的信號(hào)的幅度與基準(zhǔn)電壓Vrefh和Vrefl進(jìn)行比 較，來(lái)從接收到的信號(hào)中分離出時(shí)鐘信號(hào)CLK和數(shù)據(jù)信號(hào)DATA。對(duì)于定時(shí)控制器比要發(fā)送的數(shù)據(jù)信號(hào)要小的幅度來(lái)嵌入時(shí)鐘信號(hào)的情況，如 果接收到的差動(dòng)電壓的絕對(duì)值IVin，p - Vin,nl大于基準(zhǔn)電壓的差I(lǐng)Vrefh -Vrefll，則將接收到的信號(hào)識(shí)別為數(shù)據(jù)，而如果接收到的差動(dòng)電壓的絕對(duì) 值IVin,p - Vin,nl小于基準(zhǔn)電壓的差I(lǐng)Vrefh - Vrefl|，則將接收到的信號(hào)識(shí)別 為時(shí)鐘。對(duì)于定時(shí)控制器以比要發(fā)送的數(shù)據(jù)信號(hào)要大的幅度來(lái)嵌入時(shí)鐘 信號(hào)的情況，如果接收到的差動(dòng)電壓的絕對(duì)值IVin，p-Vin，nl小于基準(zhǔn)電壓的差I(lǐng)Vrefti-Vrefll，則將接收到的信號(hào)識(shí)別為數(shù)據(jù)，而如果接收到的差動(dòng) 電壓的絕對(duì)值iVin,p - Vin,nl大于基準(zhǔn)電壓的差I(lǐng)Vrefh - Vrefl|，則將接收到 的信號(hào)識(shí)別為時(shí)鐘。時(shí)鐘恢復(fù)電路67根據(jù)接收到的時(shí)鐘信號(hào)CLK來(lái)生成用于對(duì)數(shù)據(jù)信 號(hào)進(jìn)行釆樣的時(shí)鐘Rclk。時(shí)鐘恢復(fù)電路67例如可以是PLL (鎖相環(huán))或 DLL (延遲鎖定環(huán))，并且根據(jù)接收到的低頻時(shí)鐘信號(hào)CLK來(lái)生成用于 對(duì)數(shù)據(jù)信號(hào)進(jìn)行采樣的高頻時(shí)鐘Rclk。如果接收到的時(shí)鐘符號(hào)CLK的頻 率與數(shù)據(jù)信號(hào)的頻率相同，則接收單元61不需要包括時(shí)鐘恢復(fù)電路67， 在這種情況下，將從多電平檢測(cè)器66輸出的時(shí)鐘信號(hào)CLK直接輸入至 采樣器68。采樣器68利用用于采樣的時(shí)鐘Rclk對(duì)要輸出的數(shù)據(jù)Rdata進(jìn)行采 樣。另外，采樣器68可以將采樣到的數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)。如果R、 G、 B中的每一個(gè)都為8比特的深度，則可以輸出24比特的并行數(shù)據(jù)。如果該并行數(shù)據(jù)未與時(shí)間對(duì)準(zhǔn)則需要數(shù)據(jù)對(duì)準(zhǔn)單元69，使得并行數(shù) 據(jù)發(fā)生變化的時(shí)刻并發(fā)。移位寄存器62順序地移位所接收的起始脈沖SP，以便輸出。數(shù)據(jù)鎖存器63根據(jù)來(lái)自移位寄存器62的信號(hào)，順序地存儲(chǔ)要從接 收單元輸出的圖像數(shù)據(jù)，然后并行輸出該圖像數(shù)據(jù)。例如，數(shù)據(jù)鎖存器 63順序地存儲(chǔ)與單一行線路的一部分相對(duì)應(yīng)的數(shù)據(jù)，然后并行輸出該數(shù) 據(jù)。DAC 64將數(shù)據(jù)鎖存器輸出的數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)。 上述移位寄存器62、數(shù)據(jù)鎖存器63以及DAC 64的構(gòu)成與使用常規(guī) RSDS的情況類似。然而，采用常規(guī)RSDS的列驅(qū)動(dòng)器集成電路的工作頻 率為像素頻率f，而根據(jù)本發(fā)明的列驅(qū)動(dòng)器集成電路的工作頻率f/N更低 (其中，N為列驅(qū)動(dòng)器集成電路的數(shù)量)。這樣就便于應(yīng)用周期DAC。 圖15例示了可用于圖5或圖11的顯示器的定時(shí)控制器的另一例子。 該例示范了通過差動(dòng)對(duì)來(lái)發(fā)送起始脈沖的情況。圖15的定時(shí)控制器除了 是通過差動(dòng)對(duì)來(lái)發(fā)送起始脈沖以外，其余都與圖13相似。因此，說(shuō)明將 集中于差別。參照?qǐng)D15，定時(shí)控制器包括接收單元71、緩沖存儲(chǔ)器72、定時(shí)控制器電路73以及發(fā)送器74。定時(shí)控制器電路73接收被轉(zhuǎn)換成TTL信號(hào) 的接收控制信號(hào)，以生成發(fā)送至行驅(qū)動(dòng)器集成電路的起始脈沖SP—R和時(shí) 鐘信號(hào)CLK—R。定時(shí)控制器電路73還生成與發(fā)送至列驅(qū)動(dòng)器集成電路 的起始信號(hào)SP和時(shí)鐘信號(hào)CLK相對(duì)應(yīng)的信號(hào)。發(fā)送器74接收從緩沖存儲(chǔ)器72輸出的圖像數(shù)據(jù)和從定時(shí)控制器電 路73輸出的起始脈沖SP和時(shí)鐘信號(hào)CLK，并輸出包括起始脈沖SP、時(shí) 鐘信號(hào)CLK以及數(shù)據(jù)信號(hào)DATA的控制信號(hào)。針對(duì)每個(gè)列驅(qū)動(dòng)器集成電 路通過單一差動(dòng)對(duì)來(lái)發(fā)送該控制信號(hào)、時(shí)鐘信號(hào)CLK以及數(shù)據(jù)信號(hào) DATA。將時(shí)鐘信號(hào)CLK以不同的信號(hào)幅度嵌入在數(shù)據(jù)信號(hào)DATA之間， 并利用該時(shí)鐘信號(hào)CLK的極性，或者作為數(shù)據(jù)信號(hào)DAT的一部分來(lái)發(fā) 送該控制信號(hào)。發(fā)送器74包括解復(fù)用器75、串行轉(zhuǎn)換器76以及驅(qū)動(dòng)單元77。串行 轉(zhuǎn)換器76順序地向驅(qū)動(dòng)單元57輸出時(shí)鐘比特、從解復(fù)用器75輸出的圖 像數(shù)據(jù)，以及包括起始脈沖的控制信號(hào)。例如，如果使用了與圖10所示 的時(shí)鐘末尾類似的時(shí)鐘末尾，則串行轉(zhuǎn)換器76輸出圖像DATAn-l、極性 與圖像DATAn-l相同的時(shí)鐘比特、極性與圖像DATAn-l相同的時(shí)鐘末尾 比特(虛比特)，以及圖像DATAO。如果針對(duì)與單一像素相對(duì)應(yīng)的每個(gè) 圖像數(shù)據(jù)而嵌入單一時(shí)鐘信號(hào)，每個(gè)RGB的深度都為8比特，并且如圖 10所示使用了時(shí)鐘末尾，則每時(shí)鐘將從串行轉(zhuǎn)換器76輸出的包括時(shí)鐘比 特、時(shí)鐘末尾、控制比特以及24比特圖像數(shù)據(jù)的數(shù)據(jù)(總計(jì)27比特) 發(fā)送至驅(qū)動(dòng)單元77。另外，如果未使用時(shí)鐘末尾比特，則可以針對(duì)每個(gè) 時(shí)鐘將包括時(shí)鐘比特、控制比特以及24比特圖像數(shù)據(jù)的信號(hào)(總計(jì)26 比特)發(fā)送至驅(qū)動(dòng)單元77，而如果利用時(shí)鐘信號(hào)的極性來(lái)發(fā)送控制信號(hào)， 則可以針對(duì)每個(gè)時(shí)鐘將25比特的信號(hào)發(fā)送至驅(qū)動(dòng)單元77。如上所述，如果接收到了包括時(shí)鐘比特、時(shí)鐘末尾、控制比特以及 24比特圖像數(shù)據(jù)的信號(hào)(總計(jì)27比特)，則將時(shí)鐘比特的信號(hào)轉(zhuǎn)換成與 時(shí)鐘末尾、控制比特以及圖像數(shù)據(jù)的幅度不同，而如果接收到了包括時(shí) 鐘比特、控制比特以及24比特圖像數(shù)據(jù)的信號(hào)(總計(jì)26比特)，則將時(shí)鐘比特的信號(hào)轉(zhuǎn)換成與控制比特和圖像數(shù)據(jù)的幅度不同。另外，如上所 述，如果利用時(shí)鐘比特的極性來(lái)發(fā)送控制比特，則將控制比特轉(zhuǎn)換成與 圖像數(shù)據(jù)的幅度不同。圖16例示了可用于圖5或圖11的顯示器的列驅(qū)動(dòng)器集成電路的另 一例子。該例示范了通過差動(dòng)對(duì)來(lái)發(fā)送起始脈沖的情況。圖16的列驅(qū)動(dòng) 器集成電路除了是通過差動(dòng)對(duì)來(lái)發(fā)送起始脈沖以外，其余都與圖14的定 時(shí)控制器相似。因此，說(shuō)明將集中于差別。參照?qǐng)D16，列驅(qū)動(dòng)器集成電路包括接收單元81、移位寄存器82、 數(shù)據(jù)鎖存器83以及DAC (數(shù)模轉(zhuǎn)換器)84。接收單元81從通過單一差 動(dòng)對(duì)發(fā)送來(lái)的信號(hào)中恢復(fù)出數(shù)據(jù)信號(hào)DATA和時(shí)鐘信號(hào)CLK。因?yàn)檫€通 過單一差動(dòng)對(duì)發(fā)送了包括起始脈沖的控制信號(hào)，所以接收單元81根據(jù)時(shí)鐘信號(hào)CLK的極性來(lái)獲得并輸出控制信號(hào)，或者恢復(fù)并輸出作為數(shù)據(jù)信 號(hào)DATA的一部分而發(fā)送的控制信號(hào)。接收單元81包括基準(zhǔn)電壓生成器85、多電平檢測(cè)器86以及采樣器 88。另外，接收單元81還可以包括時(shí)鐘恢復(fù)電路87和數(shù)據(jù)對(duì)準(zhǔn)單元89。 采樣器88利用用于采樣的時(shí)鐘Rclk對(duì)要輸出的數(shù)據(jù)信號(hào)Rdata和控制信 號(hào)進(jìn)行采樣。如上所述，可以根據(jù)時(shí)鐘信號(hào)的極性或數(shù)據(jù)信號(hào)的部分來(lái) 獲得控制信號(hào)。將獲得的控制信號(hào)發(fā)送至移位寄存器82。因?yàn)閳D15和16所示的定時(shí)控制器和列驅(qū)動(dòng)器集成電路是通過差動(dòng) 對(duì)來(lái)發(fā)送諸如起始脈沖的控制信號(hào)以及圖像數(shù)據(jù)和時(shí)鐘信號(hào)的，所以與 圖13和14所示的定時(shí)控制器和列驅(qū)動(dòng)器集成電路相比，可以不使用用 于起始脈沖的信號(hào)線路。因此，可以簡(jiǎn)化顯示器的布線。工業(yè)適用性根據(jù)上述說(shuō)明，本發(fā)明的顯示板包括本發(fā)明可以使用的各種顯示板， 如TFT-LCD (TFT液晶顯示器)、STN-LCD、 Ch-LCD、 FLCD (鐵電液 晶顯示器)、PDP (等離子顯示板)、OELD (有機(jī)電致發(fā)光顯示器)以及 FED。雖然本發(fā)明的說(shuō)明集中于將單一差動(dòng)對(duì)連接在定時(shí)控制器與列驅(qū)動(dòng) 器集成電路之間的構(gòu)成，但本發(fā)明的范圍并不排除將兩個(gè)或更多個(gè)差動(dòng)對(duì)連接在定時(shí)控制器與列驅(qū)動(dòng)器集成電路之間的構(gòu)成。雖然己經(jīng)參照本發(fā)明的優(yōu)選實(shí)施方式和附圖對(duì)本發(fā)明進(jìn)行了具體示 出和描述，但本領(lǐng)域技術(shù)人員應(yīng)當(dāng)明白，在不脫離所附權(quán)利要求限定的 本發(fā)明的精神和范圍的情況下，可以在形式和細(xì)節(jié)方面實(shí)現(xiàn)對(duì)本發(fā)明的 各種改變。
權(quán)利要求
1、一種定時(shí)控制器，該定時(shí)控制器包括接收單元，用于接收?qǐng)D像數(shù)據(jù)；緩沖存儲(chǔ)器，用于臨時(shí)地存儲(chǔ)并輸出接收到的圖像數(shù)據(jù)；定時(shí)控制器電路，用于生成發(fā)送時(shí)鐘信號(hào)；以及發(fā)送器，用于接收所述發(fā)送時(shí)鐘信號(hào)和包括所述緩沖存儲(chǔ)器輸出的圖像數(shù)據(jù)在內(nèi)的發(fā)送數(shù)據(jù)信號(hào)，并且用于發(fā)送一發(fā)送信號(hào)，在該發(fā)送信號(hào)中，所述發(fā)送時(shí)鐘信號(hào)以與所述發(fā)送數(shù)據(jù)信號(hào)不同的信號(hào)幅度嵌入在所述發(fā)送數(shù)據(jù)信號(hào)之間。
2、 根據(jù)權(quán)利要求1所述的定時(shí)控制器，其中，所述定時(shí)控制器電路 輸出要發(fā)送至列驅(qū)動(dòng)器集成電路的起始脈沖。
3、 根據(jù)權(quán)利要求1所述的定時(shí)控制器，其中，所述發(fā)送器使用所述 發(fā)送信號(hào)來(lái)發(fā)送控制信號(hào)。
4、 根據(jù)權(quán)利要求3所述的定時(shí)控制器，其中，所述控制信號(hào)包括起始脈沖。
5、 根據(jù)權(quán)利要求3所述的定時(shí)控制器，其中，所述發(fā)送器利用所嵌 入的發(fā)送時(shí)鐘信號(hào)的極性來(lái)發(fā)送所述控制信號(hào)。
6、 根據(jù)權(quán)利要求3所述的定時(shí)控制器，其中，所述發(fā)送器發(fā)送包括 在所述發(fā)送數(shù)據(jù)信號(hào)的一部分中的所述控制信號(hào)。
7、 根據(jù)權(quán)利要求1所述的定時(shí)控制器，其中，所述發(fā)送器將所述發(fā) 送時(shí)鐘信號(hào)嵌入到每個(gè)發(fā)送數(shù)據(jù)信號(hào)中。
8、 根據(jù)權(quán)利要求1所述的定時(shí)控制器，其中，所述發(fā)送器將所述發(fā) 送時(shí)鐘信號(hào)嵌入到每N個(gè)發(fā)送數(shù)據(jù)信號(hào)中，其中，N為大于l的整數(shù)。
9、 根據(jù)權(quán)利要求1所述的定時(shí)控制器，其中，所述發(fā)送器將所述發(fā) 送數(shù)據(jù)信號(hào)的幅度設(shè)置得小于預(yù)定幅度，而將所嵌入的發(fā)送時(shí)鐘信號(hào)的 幅度設(shè)置得大于該預(yù)定幅度。
10、 根據(jù)權(quán)利要求9所述的定時(shí)控制器，其中，所述發(fā)送器將所嵌入的發(fā)送時(shí)鐘信號(hào)的極性設(shè)置得與緊鄰所嵌入的發(fā)送時(shí)鐘信號(hào)之前的發(fā)送數(shù)據(jù)信號(hào)的極性相同。
11、 根據(jù)權(quán)利要求10所述的定時(shí)控制器，其中，所述發(fā)送器緊鄰所 嵌入的發(fā)送時(shí)鐘信號(hào)之后插入一個(gè)虛比特，該虛比特的極性與緊鄰所嵌 入的發(fā)送時(shí)鐘信號(hào)之前的發(fā)送數(shù)據(jù)信號(hào)的極性相同。
12、 根據(jù)權(quán)利要求1所述的定時(shí)控制器，其中，所述發(fā)送器將所述 發(fā)送數(shù)據(jù)信號(hào)的幅度設(shè)置得大于預(yù)定幅度，而將所嵌入的發(fā)送時(shí)鐘信號(hào) 的幅度設(shè)置得小于該預(yù)定幅度。
13、 根據(jù)權(quán)利要求1所述的定時(shí)控制器，其中，所述發(fā)送器包括解 復(fù)用器、多個(gè)串行轉(zhuǎn)換器以及多個(gè)驅(qū)動(dòng)單元，所述解復(fù)用器通過根據(jù)所述多個(gè)串行轉(zhuǎn)換器將所述發(fā)送數(shù)據(jù)信號(hào)分 為相應(yīng)的數(shù)據(jù)信號(hào)而將所述發(fā)送數(shù)據(jù)信號(hào)發(fā)送至所述多個(gè)串行轉(zhuǎn)換器，所述多個(gè)串行轉(zhuǎn)換器中的每一個(gè)都串行轉(zhuǎn)換并順序輸出從所述發(fā)送 時(shí)鐘信號(hào)和所述解復(fù)用器發(fā)送的所述發(fā)送數(shù)據(jù)信號(hào)，而所述多個(gè)驅(qū)動(dòng)單元中的每一個(gè)都通過按照使所述發(fā)送時(shí)鐘信號(hào)和所 述發(fā)送數(shù)據(jù)信號(hào)具有不同幅度的方式將從所述串行轉(zhuǎn)換器順序輸出的信 號(hào)轉(zhuǎn)換成差動(dòng)信號(hào)，來(lái)輸出該差動(dòng)信號(hào)。
14、 根據(jù)權(quán)利要求13所述的定時(shí)控制器，其中，所述解復(fù)用器將與一列驅(qū)動(dòng)器集成電路相對(duì)應(yīng)的發(fā)送數(shù)據(jù)信號(hào)發(fā)送至所述多個(gè)串行轉(zhuǎn)換器 中的一個(gè)。
15、 根據(jù)權(quán)利要求13所述的定時(shí)控制器，其中，所述解復(fù)用器將與 多個(gè)列驅(qū)動(dòng)器集成電路相對(duì)應(yīng)的發(fā)送數(shù)據(jù)信號(hào)發(fā)送至所述多個(gè)串行轉(zhuǎn)換 器中的一個(gè)。
16、 一種列驅(qū)動(dòng)器集成電路，該列驅(qū)動(dòng)器集成電路包括接收單元，用于利用接收到的信號(hào)的幅度從該接收到的信號(hào)中分離 出時(shí)鐘信號(hào)，并且用于利用分離出的時(shí)鐘信號(hào)從所述接收到的信號(hào)中采樣接收到的數(shù)據(jù)信號(hào)，以輸出所述接收到的數(shù)據(jù)信號(hào)； 移位寄存器，用于順序地移位并輸出起始脈沖； 數(shù)據(jù)鎖存器，用于根據(jù)從所述移位寄存器輸出的信號(hào)順序地存儲(chǔ)和并行地輸出包含在所述接收到的中的圖像數(shù)據(jù)；以及DAC，用于將來(lái)自所述數(shù)據(jù)鎖存器的所述圖像數(shù)據(jù)轉(zhuǎn)換成模擬信號(hào) 并輸出該模擬信號(hào)。
17、 根據(jù)權(quán)利要求16所述的列驅(qū)動(dòng)器集成電路，其中，所述起始脈沖是通過起始脈沖信號(hào)線路發(fā)送的信號(hào)。
18、 根據(jù)權(quán)利要求16所述的列驅(qū)動(dòng)器集成電路，其中，所述接收單 元利用所述接收到的信號(hào)來(lái)獲得控制信號(hào)。
19、 根據(jù)權(quán)利要求18所述的列驅(qū)動(dòng)器集成電路，其中，所述控制信 號(hào)包括所述起始脈沖。
20、 根據(jù)權(quán)利要求18所述的列驅(qū)動(dòng)器集成電路，其中，所述接收單 元利用分離出的時(shí)鐘信號(hào)的極性來(lái)獲得所述控制信號(hào)。
21、 根據(jù)權(quán)利要求18所述的列驅(qū)動(dòng)器集成電路，其中，所述接收單 元從所述接收到的數(shù)據(jù)信號(hào)的一部分中獲得所述控制信號(hào)。
22、 根據(jù)權(quán)利要求16所述的列驅(qū)動(dòng)器集成電路，其中，所述接收單 元在所述接收到的信號(hào)的幅度大于基準(zhǔn)電壓的幅度時(shí)，分離所述接收到 的信號(hào)作為分離出的時(shí)鐘信號(hào)，而在所述接收到的信號(hào)的幅度小于該基 準(zhǔn)電壓的幅度時(shí)，分離所述接收到的信號(hào)作為接收到的數(shù)據(jù)信號(hào)。
23、 根據(jù)權(quán)利要求16所述的列驅(qū)動(dòng)器集成電路，其中，所述接收單 元在所述接收到的信號(hào)的幅度小于基準(zhǔn)電壓的幅度時(shí)，分離所述接收到 的信號(hào)作為分離出的時(shí)鐘信號(hào)，而在所述接收到的信號(hào)的幅度大于該基 準(zhǔn)電壓的幅度時(shí)，分離所述接收到的信號(hào)作為接收到的數(shù)據(jù)信號(hào)。
24、 根據(jù)權(quán)利要求16所述的列驅(qū)動(dòng)器集成電路，其中，所述接收單元在不改變分離出的時(shí)鐘信號(hào)的頻率的情況下使用該分離出的時(shí)鐘信號(hào) 對(duì)所述接收到的數(shù)據(jù)信號(hào)進(jìn)行采樣。
25、 根據(jù)權(quán)利要求16所述的列驅(qū)動(dòng)器集成電路，其中，所述接收單元在增大分離出的時(shí)鐘信號(hào)的頻率之后，使用頻率增大了的該分離出的 時(shí)鐘信號(hào)對(duì)所述接收到的數(shù)據(jù)信號(hào)進(jìn)行采樣。
26、 根據(jù)權(quán)利要求16所述的列驅(qū)動(dòng)器集成電路，其中，所述接收單元包括基準(zhǔn)電壓生成器，用于生成差動(dòng)基準(zhǔn)電壓；多電平檢測(cè)器，用于根據(jù)通過比較所述接收到的信號(hào)的幅度與所述 差動(dòng)基準(zhǔn)電壓而獲得的結(jié)果來(lái)分離所述分離出的時(shí)鐘信號(hào)和所述接收到的數(shù)據(jù)信號(hào)；以及釆樣器，用于利用所述分離出的時(shí)鐘信號(hào)對(duì)所述分離出的接收到的 信號(hào)進(jìn)行釆樣。
27、 根據(jù)權(quán)利要求16所述的列驅(qū)動(dòng)器集成電路，其中，所述接收單元包括基準(zhǔn)電壓生成器，用于生成差動(dòng)基準(zhǔn)電壓；多電平檢測(cè)器，用于根據(jù)通過比較所述接收到的信號(hào)的幅度與所述 差動(dòng)基準(zhǔn)電壓而獲得的結(jié)果來(lái)從所述接收到的信號(hào)中分離所述接收到的 時(shí)鐘信號(hào)；時(shí)鐘恢復(fù)電路，用于利用所述分離出的時(shí)鐘信號(hào)來(lái)生成用于釆樣的 時(shí)鐘信號(hào)；以及采樣器，用于通過利用用于采樣的所述時(shí)鐘信號(hào)從所述接收到的信 號(hào)中采樣所述接收到的數(shù)據(jù)信號(hào)，來(lái)輸出所述接收到的數(shù)據(jù)信號(hào)。
28、 根據(jù)權(quán)利要求27所述的列驅(qū)動(dòng)器集成電路，其中，所述采樣器 將采樣到的所述接收到的數(shù)據(jù)信號(hào)并行轉(zhuǎn)換為與相應(yīng)像素相對(duì)應(yīng)的圖像 數(shù)據(jù)單元。
29、 根據(jù)權(quán)利要求28所述的列驅(qū)動(dòng)器集成電路，其中，所述接收單 元還包括數(shù)據(jù)對(duì)準(zhǔn)單元，用于根據(jù)時(shí)間來(lái)對(duì)準(zhǔn)轉(zhuǎn)換后的圖像數(shù)據(jù)。
30、 一種顯示器，該顯示器包括定時(shí)控制器、多個(gè)列驅(qū)動(dòng)器集成電 路、至少一個(gè)行驅(qū)動(dòng)器集成電路以及顯示板，其中，所述定時(shí)控制器包括第一接收單元，用于接收?qǐng)D像數(shù)據(jù)； 緩沖存儲(chǔ)器，用于臨時(shí)存儲(chǔ)并輸出接收到的圖像數(shù)據(jù)；定時(shí)控制器電路， 用于生成一發(fā)送時(shí)鐘信號(hào)；以及發(fā)送器，用于接收包括所述緩沖存儲(chǔ)器 輸出的圖像數(shù)據(jù)在內(nèi)的發(fā)送數(shù)據(jù)信號(hào)和所述發(fā)送時(shí)鐘信號(hào)，并且用于發(fā) 送一個(gè)發(fā)送信號(hào)，在該發(fā)送信號(hào)中，所述發(fā)送時(shí)鐘信號(hào)以與所述多個(gè)列 驅(qū)動(dòng)器集成電路不同的信號(hào)幅度嵌入在所述發(fā)送數(shù)據(jù)信號(hào)之間，并且其中，所述多個(gè)列驅(qū)動(dòng)器集成電路中的每一個(gè)都包括第二接收單元，用于利用從所述定時(shí)控制器接收到的信號(hào)的幅度分離出嵌入在接收 到的數(shù)據(jù)信號(hào)之間的時(shí)鐘信號(hào)，并且用于利用分離出的時(shí)鐘信號(hào)對(duì)所述 接收到的數(shù)據(jù)信號(hào)進(jìn)行采樣；移位寄存器，用于順序地移位并輸出起始脈沖；數(shù)據(jù)鎖存器，用于根據(jù)從所述移位寄存器輸出的信號(hào)順序地存儲(chǔ) 和并行地輸出包含在所述接收到的數(shù)據(jù)信號(hào)中的圖像數(shù)據(jù)；以及DAC， 用于將來(lái)自所述數(shù)據(jù)鎖存器的圖像數(shù)據(jù)轉(zhuǎn)換成模擬信號(hào)并輸出該模擬信號(hào)
31、 根據(jù)權(quán)利要求30所述的顯示器，其中，所述發(fā)送器利用所述發(fā) 送時(shí)鐘信號(hào)或所述發(fā)送數(shù)據(jù)信號(hào)來(lái)發(fā)送控制信號(hào)，并且所述第二接收單 元利用分離出的時(shí)鐘信號(hào)或接收到的數(shù)據(jù)信號(hào)來(lái)獲得控制信號(hào)。
32、 根據(jù)權(quán)利要求30所述的顯示器，其中，所述定時(shí)控制器針對(duì)所述多個(gè)列驅(qū)動(dòng)器集成電路中的每一個(gè)，分別發(fā)送所述發(fā)送信號(hào)。
33、 根據(jù)權(quán)利要求30所述的顯示器，其中，所述定時(shí)控制器針對(duì)一 組所述列驅(qū)動(dòng)器集成電路，分別發(fā)送所述發(fā)送信號(hào)。
全文摘要
本發(fā)明涉及顯示器、定時(shí)控制器以及列驅(qū)動(dòng)器IC，更具體地涉及一種利用時(shí)鐘嵌入多電平信號(hào)的顯示器、定時(shí)控制器以及列驅(qū)動(dòng)器集成電路。本發(fā)明提供了一種包括發(fā)送器的定時(shí)控制器，該發(fā)送器用于發(fā)送一個(gè)發(fā)送信號(hào)，在該發(fā)送信號(hào)中，發(fā)送數(shù)據(jù)信號(hào)之間嵌入有信號(hào)幅度與所述發(fā)送數(shù)據(jù)信號(hào)不同的發(fā)送時(shí)鐘信號(hào)。本發(fā)明還提供了一種包括接收單元的列驅(qū)動(dòng)器集成電路，該接收單元用于利用接收到的信號(hào)的幅度從該接收到的信號(hào)中分離出時(shí)鐘信號(hào)，并用于利用分離出的時(shí)鐘信號(hào)從接收到的信號(hào)中采樣接收到的數(shù)據(jù)信號(hào)。
文檔編號(hào)G09G3/20GK101273394SQ200580051649
公開日2008年9月24日 申請(qǐng)日期2005年11月10日 優(yōu)先權(quán)日2005年9月23日
發(fā)明者李龍?jiān)?申請(qǐng)人:安納帕斯股份有限公司