專利名稱：半導(dǎo)體裝置和電路元件的布局方法
技術(shù)領(lǐng)域：
本發(fā)明涉及帶有多個(gè)單元的半導(dǎo)體裝置，所述單元包括晶體管對(duì)并且具有多個(gè)輸出端子，本發(fā)明還涉及電路元件的布局方法。特別地，本發(fā)明涉及液晶顯示器驅(qū)動(dòng)器。
背景技術(shù)：
如日本公開(kāi)專利文檔(日本專利申請(qǐng)未決公開(kāi)No.2006-101108)和日本專利文檔(日本專利No.3179424)中所示，在具有多個(gè)相同規(guī)格單元的半導(dǎo)體裝置中通常要求相鄰單元間的相對(duì)配置精度，而通過(guò)對(duì)元件進(jìn)行匹配來(lái)提高多個(gè)端子的輸出特性的技術(shù)是已知的。
例如，對(duì)于配置液晶驅(qū)動(dòng)器的半導(dǎo)體裝置來(lái)說(shuō)，每個(gè)單元都配置有運(yùn)算放大器。通過(guò)使多個(gè)運(yùn)算放大器的偏置電壓和轉(zhuǎn)換速率相一致，可以降低圖片數(shù)據(jù)的非常規(guī)亮度和非常規(guī)顏色等，并且獲得高的圖片質(zhì)量。
圖5中示出了傳統(tǒng)的半導(dǎo)體裝置A5配置的示例。在圖5中，附圖標(biāo)記Q是晶體管，附圖標(biāo)記S、G和D分別是晶體管的源極、柵極和漏極，附圖標(biāo)記Q’是偽元件。在現(xiàn)有技術(shù)中，通過(guò)將晶體管布置為轉(zhuǎn)向排除異常和屏蔽異常來(lái)確保相對(duì)的配置精度。
單元C1到Cn是運(yùn)算發(fā)大器，提供差分放大器電路和電流鏡像電路。對(duì)這些運(yùn)算放大器進(jìn)行配置的晶體管分別兩兩形成對(duì)(以下稱為“晶體管對(duì)”)，這些晶體管對(duì)以相等的間距平行布置。在這種配置中，構(gòu)成晶體管對(duì)的兩個(gè)晶體管的相對(duì)配置精度決定了特性。通過(guò)采用這兩個(gè)晶體管的對(duì)稱布置，并且使電極層和電觸頭相一致(相同的長(zhǎng)度和相同的金屬材料)，可以對(duì)稱地使晶體管對(duì)的特性相一致。每個(gè)單元的差分放大器電路和電流鏡像電路具有對(duì)稱的屬性，其中通過(guò)向兩端添加偽元件而使元件的中心成為原點(diǎn)。結(jié)果是，從C1到Cn，相鄰單元之間的特性變得彼此相一致。
一般來(lái)說(shuō)，已知基于半導(dǎo)體裝置制造的變化包括局部變化和整體條件變化。局部變化是非正常元件，其對(duì)應(yīng)于加工偏差的白噪聲。整體條件變化是由于制造時(shí)的溫度梯度引起的變化元件，并且在整個(gè)晶片上顯示出平滑移動(dòng)。
作為針對(duì)晶體管局部變化的措施，注意到“閾值電壓的變化與晶體管尺寸L和W的乘積的平方的倒數(shù)成比例”這一現(xiàn)象(以下稱為“倒數(shù)比例關(guān)系”)，并且決定晶體管中的溝道長(zhǎng)度L和溝道寬度W，從而使得晶體管的局部變化不會(huì)發(fā)生。
作為防止整體條件變化的措施，如非專利文檔(J.Bastors，M.Steyert，B.Graindourze，W.Sansen，“Matching of MOS Transistors with Different LayoutStyles”，IEEE International Conference on Microelectronics Test Structures，Vol.9，pp.17-18，March 1996)所示，存在一種方法，該方法采用點(diǎn)對(duì)稱的晶體管對(duì)的布局，例如帶有網(wǎng)絡(luò)布置的公共質(zhì)心類型和華夫(waffle)類型。根據(jù)該方法，由于提高了晶體管對(duì)的相對(duì)配置精度，因此最小化了整體條件變化的影響。
傳統(tǒng)上，通過(guò)使用這樣的方法，提高了差分放大器電路和電流鏡像電路的相對(duì)配置精度，并且確保了單元個(gè)體的特性。然后，實(shí)現(xiàn)對(duì)多個(gè)單元進(jìn)行排列的半導(dǎo)體裝置，從而使得多個(gè)端子的輸出特性相一致。
在上述半導(dǎo)體裝置A5中，由于其集中于提高單元個(gè)體的特性，在每個(gè)輸出端子的電壓為5V的情況下，當(dāng)其處于該加工偏差的影響下時(shí)，其在相鄰單元之間變化，例如從單元C1輸出5V，從單元C2輸出5.02V以及從單元C3輸出4.98V。并且，這樣的變化不規(guī)則地發(fā)生。這是由于在布局安培中多晶硅的密度和距離是不同的，還因?yàn)檎w條件變化的因素是復(fù)雜而巨大的。
那么，在根據(jù)單元的特性調(diào)查了諸如晶體管變化的每個(gè)參數(shù)之后，基于上述認(rèn)識(shí)設(shè)計(jì)和布置每個(gè)單元。在這種情況下，除了電路設(shè)計(jì)的終止階段以外，難以精確計(jì)算單元尺寸。另外，當(dāng)調(diào)整晶體管之間的距離以減小面積的時(shí)候，可能導(dǎo)致相對(duì)配置精度降低。至于相鄰單元之間，例如單元C1和單元C2之間、單元C2和單元C3之間的相對(duì)配置精度，難以避免加工偏差的影響。
因此，可以考慮使得晶體管偽元件之間的距離d1’和相鄰單元的偽元件之間的距離d3等于晶體管之間的距離d1。然而，負(fù)載效應(yīng)的影響隨著偽元件之間的距離d3和偽元件的尺寸d4而不同，并且仍然未能消除變化。當(dāng)偽元件之間的距離d3變大時(shí)，整體條件變化的影響同樣增加，結(jié)果是，單元的特性發(fā)生變化。
另一方面，也可以考慮共享相鄰單元的兩個(gè)偽元件，從而使得偽元件之間的距離d3＝0。然而，整體條件變化的影響仍然僅僅由偽元件所在單元接收。
進(jìn)一步，在偽元件的尺寸與晶體管尺寸相同的情況下，可以期望精度的提高。然而，增加了偽元件所占用的面積，而這些面積需求大約為原始晶體管所需面積的兩倍。在這種情況下，單元C1和單元Cn之間的距離變?yōu)閮杀?，因而擴(kuò)大了相對(duì)配置精度的變化。這意味著當(dāng)單元數(shù)目更多的時(shí)候，受到的影響也越大。進(jìn)一步，由于尺寸的增長(zhǎng)，還提高了半導(dǎo)體裝置的成本。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的在于提供一種半導(dǎo)體裝置，其能夠在包括多個(gè)單元的半導(dǎo)體裝置中，實(shí)現(xiàn)多個(gè)端子的輸出特性的一致性，而不產(chǎn)生面積增加的增長(zhǎng)和電路的復(fù)雜化，本發(fā)明還提供電路元件的布局方法。
為了解決上述問(wèn)題，根據(jù)本發(fā)明的半導(dǎo)體裝置包括多個(gè)包括一個(gè)晶體管對(duì)的單元，其中所述多個(gè)單元被布置成相等的間距，從而構(gòu)成單元群，和在所述單元群的各相鄰單元中一個(gè)單元內(nèi)的晶體管和另一個(gè)單元內(nèi)的晶體管之間的單元間距離等于所述晶體管對(duì)中一個(gè)晶體管和另一個(gè)晶體管之間的單元內(nèi)距離。
在該配置中，由于在相等間距布置所述多個(gè)單元后，單元間距離等于單元內(nèi)距離，所以使得整體條件變化恒定，這樣即使在沒(méi)有向各單元插入偽元件的情況下也能實(shí)現(xiàn)多個(gè)端子的輸出特性的一致性。
在上述配置中，存在這樣的實(shí)施例，在位于所述單元群兩端的群端部單元的單元排列方向的外側(cè)進(jìn)一步提供偽晶體管，并且上述偽晶體管被布置成與所述群端部單元中的晶體管相隔所述單元內(nèi)距離。
進(jìn)一步，在上述配置中，存在這樣的實(shí)施例，在位于所述單元群兩端的群端部單元的單元排列方向的外側(cè)進(jìn)一步提供與所述單元具有相同規(guī)格的偽單元，并且構(gòu)成上述偽單元的晶體管被布置成與所述群端部單元中的晶體管對(duì)相隔所述單元內(nèi)距離。
在這些實(shí)施例中，由于布置了偽晶體管或者偽單元，可以進(jìn)一步提高相對(duì)配置精度。進(jìn)一步，由于僅僅在單元群的兩端布置所述偽晶體管或者偽單元，而不在各單元內(nèi)提供偽元件，因此控制了面積的增加。
進(jìn)一步，在上述配置中，存在這樣的實(shí)施例，其中所述單元內(nèi)距離等于所述晶體管對(duì)中晶體管的溝道長(zhǎng)度或者溝道寬度。根據(jù)該實(shí)施例，進(jìn)一步獲得下述效果。
也就是說(shuō)，晶體管的閾值電壓的變化近似為與晶體管尺寸W和L乘積的平方的倒數(shù)成比例的取值(上述倒數(shù)比例關(guān)系)。那么，在本實(shí)施例中，通過(guò)將溝道長(zhǎng)度或者溝道寬度固定在所允許閾值電壓的變化范圍內(nèi)，并且設(shè)置晶體管之間的距離與其相等，可以簡(jiǎn)單地實(shí)現(xiàn)特性的改進(jìn)和單元尺寸的優(yōu)化。
進(jìn)一步，在上述配置中，存在這樣的實(shí)施例，其中假設(shè)所述單元群的總長(zhǎng)度為x，構(gòu)成所述單元群的所述單元的數(shù)目為n，構(gòu)成所述單元的晶體管對(duì)的數(shù)目為m，所述單元內(nèi)距離和所述單元間距離為d1，所述晶體管在總長(zhǎng)度x方向上的尺寸為L(zhǎng)，則滿足以下關(guān)系x＝2·n·m(L+d1)。(1)
根據(jù)本發(fā)明的電路元件布局方法是一種半導(dǎo)體裝置中電路元件的布局方法，其中所述半導(dǎo)體裝置具有多個(gè)包括至少一個(gè)晶體管對(duì)的單元，所述布局方法包括以相等的間距布置所述多個(gè)單元，從而構(gòu)成單元群；將所述單元群各相鄰單元中一個(gè)單元內(nèi)的晶體管和另一個(gè)單元內(nèi)的晶體管之間的單元間距離設(shè)置為等于所述晶體管對(duì)中一個(gè)晶體管和另一個(gè)晶體管之間的單元內(nèi)距離；然后在滿足下列關(guān)系x＝2·n·m(L+d1)(2)的條件下對(duì)所述單元的結(jié)構(gòu)進(jìn)行布局，其中假設(shè)所述單元群的總長(zhǎng)度為x，構(gòu)成所述單元群的所述單元的數(shù)目為n，構(gòu)成所述單元的晶體管對(duì)的數(shù)目為m，所述單元內(nèi)距離和所述單元間距離為d1，所述晶體管在總長(zhǎng)度x方向上的尺寸為L(zhǎng)。
在基于上述情形構(gòu)造的單元群中，加工偏差中的變化較小，并且單元的尺寸也較小。進(jìn)一步，由于并不是每個(gè)單元都需要偽元件，因此在提高相對(duì)配置精度的同時(shí)控制了面積增長(zhǎng)。
根據(jù)本發(fā)明，在以相等間距布置多個(gè)單元之后，單元間距離等于單元內(nèi)距離。因此，可以使得整體條件變化恒定，并且能夠使得多個(gè)端子的輸出特性變得一致，而不用產(chǎn)生面積的增加和電路的復(fù)雜度，也不向各單元插入偽元件。
當(dāng)本發(fā)明具體應(yīng)用于液晶驅(qū)動(dòng)器的時(shí)候，輸出特性的均勻性為圖像質(zhì)量的改善做出很大貢獻(xiàn)，并且其達(dá)到了提高屬性和降低成本之間的平衡。裝有這種液晶驅(qū)動(dòng)器的液晶顯示器具有較小面積(窄的邊框)和較低成本。
根據(jù)本發(fā)明的半導(dǎo)體裝置，可以實(shí)現(xiàn)多個(gè)端子的輸出特性的一致，而不會(huì)在半導(dǎo)體裝置中產(chǎn)生面積的增加和電路的復(fù)雜度。具體地，其可以用作諸如液晶顯示器驅(qū)動(dòng)器和有機(jī)發(fā)光顯示器驅(qū)動(dòng)器等的半導(dǎo)體裝置。


如果理解了下面描述的實(shí)施例，那么除了本發(fā)明目的之外的其他目的也變得清晰，并且它們將清晰地顯示在所附的權(quán)利要求中。并且，如果實(shí)施本發(fā)明，本領(lǐng)域技術(shù)人員將會(huì)理解本說(shuō)明書(shū)中未提到的許多益處。
圖1是示出根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體裝置的示意性配置的平面圖；圖2是示出根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體裝置(帶有偽晶體管)的示意性配置的平面圖；圖3是示出根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體裝置(帶有偽單元)的示意性配置的平面圖；圖4是示出根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體裝置的示意性配置的平面圖；圖5是示出根據(jù)傳統(tǒng)技術(shù)的半導(dǎo)體裝置的示意性配置的平面圖。
具體實(shí)施例方式
以下基于附圖詳細(xì)解釋根據(jù)本發(fā)明的半導(dǎo)體裝置和電路元件布局方法的實(shí)施例。
第一實(shí)施例圖1是示出根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體裝置A1的示意性配置的平面圖。在圖1中，附圖標(biāo)記C1到Cn(其中n是不小于2的自然數(shù))是彼此具有相同規(guī)格的單元，附圖標(biāo)記F1到Fn是構(gòu)成單元的差分放大器電路，附圖標(biāo)記K1到Kn是構(gòu)成單元的電流鏡像電路。差分放大器電路和電流鏡像電路都由包括一對(duì)晶體管的晶體管對(duì)構(gòu)造而成。附圖標(biāo)記d1是晶體管對(duì)中的一個(gè)晶體管和另一個(gè)晶體管之間的距離(其嚴(yán)格來(lái)說(shuō)是從柵極邊緣到柵極邊緣的距離，以后將其稱為“單元內(nèi)距離”)。
以相同的間距布置多個(gè)單元C1到Cn，從而構(gòu)成單元群，單元群的相鄰單元中一個(gè)單元內(nèi)的晶體管和另一個(gè)單元內(nèi)的晶體管之間的距離(以下稱為“單元間距離”)d2等于單元內(nèi)距離d1(d1＝d2)。
除了差分放大器電路和電流鏡像電路需要相似地布置之外，構(gòu)成電路的晶體管對(duì)也類似地需要相對(duì)配置精度。并且，可以在差分放大器電路和電流鏡像電路的每個(gè)單元中設(shè)置公共質(zhì)心類型的布置和華夫類型的布置。
更進(jìn)一步，可以根據(jù)晶體管數(shù)目在高度方向進(jìn)行擴(kuò)張或收縮，而不用相對(duì)于除差分放大器電路和電流鏡像電路之外那些不要求相對(duì)配置精度的晶體管來(lái)改變單元的寬度。在這種情況下，不特別限制晶體管的等距離、晶體管的方向和排列，可以布置得使面積減小。
輸出到每個(gè)單元C1到Cn的信號(hào)分別由差分放大器電路F1到Fn和電流鏡像電路K1到Kn處理，并且該信號(hào)以n個(gè)信號(hào)輸出。這時(shí)，例如，針對(duì)液晶驅(qū)動(dòng)器，期望在輸出信號(hào)的電平相等的時(shí)候輸出信號(hào)的電平也相等。較佳地，不僅信號(hào)的輸出電壓，并且信號(hào)的上升時(shí)間和下降時(shí)間、波形失真、轉(zhuǎn)換速率、相位余量等都是相等的。
根據(jù)本實(shí)施例，由于單元間距離d2等于單元內(nèi)距離d1(d1＝d2)，因此可以實(shí)現(xiàn)多個(gè)端子輸出特性的一致，而不會(huì)產(chǎn)生面積的增加和電路的復(fù)雜度。
在生產(chǎn)半導(dǎo)體的設(shè)備中，當(dāng)以同一尺寸制造多個(gè)MOS晶體管的時(shí)候，已知有如下關(guān)系A(chǔ)α0i＝Aα0+(dα0/dx)·xi+(dα0/dy)·yi(3)Aβi＝Aβ+(dβ/dx)·xi+(dβ/dy)·yi(4)這里，在芯片上設(shè)置起始點(diǎn)，并且將起始點(diǎn)處的MOS晶體管的特性假設(shè)為Aα0(閾值電壓)和Aβ。進(jìn)一步，將晶體管的整體條件變化假設(shè)為(dα0/dx，dα0/dy，dβ/dx，dβ/dy)，并且假設(shè)其具有線性的斜率。所關(guān)注的晶體管的中心坐標(biāo)被假設(shè)為xi和yi，并且平均屬性(Aα0i和Aβi)由上述模型方程(3)和(4)給出?！癆”表示平均。
在這樣的情形下，通過(guò)令單元間距離d2等于單元內(nèi)距離d1，而使得整體條件變化恒定。結(jié)果是，較之插入偽元件的現(xiàn)有技術(shù)例子，整體條件變化可以受到進(jìn)一步有力的控制。
在如圖5所示關(guān)注于改善單元個(gè)體屬性的傳統(tǒng)技術(shù)的情況下，當(dāng)受到加工偏差的影響時(shí)，相鄰單元之間的輸出特性不規(guī)則地變化，例如從單元C1輸出5V，從單元C2輸出5.02V，從單元C3輸出4.98V。
另一方面，在如圖1所示的本實(shí)施例的配置中，由于整個(gè)單元群內(nèi)多晶硅的分布和密度相等，并且以相等的間距布置，因此整體條件變化變?yōu)榫€性近似(即使變化也變?yōu)榫€性)。也就是說(shuō)，當(dāng)每個(gè)輸出端子的電壓被調(diào)整到5V的時(shí)候，由于以從單元C1輸出5V、從單元C2輸出5.02V、從單元C3輸出4.98V這樣的方式保持整體條件變化恒定，因此可以顯著減小相鄰單元之間輸出特性的差異。進(jìn)一步，可以實(shí)現(xiàn)多個(gè)端子的輸出特性的一致性，而不產(chǎn)生面積的增加和電路的復(fù)雜化。當(dāng)本實(shí)施例的技術(shù)應(yīng)用于液晶驅(qū)動(dòng)器的時(shí)候，可以提高圖片質(zhì)量。
第二實(shí)施例圖2是示出根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體裝置A2的示意性配置的平面圖。在圖2中，與第一實(shí)施例的圖1中相同的附圖標(biāo)記表示相同的部件。在本實(shí)施例中，除了圖1的配置以外，分別在單元群兩端的單元C1和單元Cn的單元排列方向的外側(cè)布置偽晶體管Q’。偽晶體管Q’所布置的位置與位于單元群邊緣的群端部單元C1和Cn的晶體管Q相隔單元內(nèi)距離d1。也就是說(shuō)，單元間距離d2在此也等于單元內(nèi)距離d1(d1＝d2)。由于其他配置與第一實(shí)施例類似，因此省略對(duì)其的解釋。
根據(jù)本實(shí)施例，由于在單元群的整個(gè)長(zhǎng)度方向上晶體管的分布密度變得一致，因此可以進(jìn)一步提高單元的相對(duì)配置精度。由于偽晶體管Q’僅僅布置在單元群的兩個(gè)端部，并且不是在各個(gè)單元C1到Cn中提供，因此控制了面積增加。
第三實(shí)施例圖3是示出根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體裝置A3的示意性配置的平面圖。在圖3中，與第一實(shí)施例的圖1中相同的附圖標(biāo)記表示相同的部件。在本實(shí)施例中，除了圖1的配置以外，分別在位于單元群邊緣(兩端)的單元C1和單元Cn的單元排列方向的外側(cè)布置偽單元C’。偽單元C’的尺寸和元件間距與每個(gè)單元中規(guī)格相同。偽單元C’中的內(nèi)部晶體管所布置的位置與位于單元群邊緣的單元C1和Cn的晶體管Q相隔單元內(nèi)距離。也就是說(shuō)，單元間距離d2在此也等于單元內(nèi)距離d1(d1＝d2)。由于其他配置與第一實(shí)施例類似，因此省略對(duì)其的解釋。
根據(jù)本實(shí)施例，由于在單元群的整個(gè)長(zhǎng)度方向上晶體管和單元的分布密度變得一致，因此單元的相對(duì)配置精度得到進(jìn)一步提高。由于偽單元C’僅僅布置在單元群的兩個(gè)端部，并且不是在各個(gè)單元C1到Cn中提供，因此控制了面積增加。
第四實(shí)施例圖4是示出根據(jù)本發(fā)明第四實(shí)施例的半導(dǎo)體裝置A4的示意性配置的平面圖。在圖4中，與第一實(shí)施例的圖1中相同的附圖標(biāo)記表示相同的部件。在本實(shí)施例中，對(duì)溝道長(zhǎng)度L即晶體管尺寸進(jìn)行配置，從而使其等于單元內(nèi)距離d1。
假設(shè)單元群的總長(zhǎng)度為x，構(gòu)成單元群的單元數(shù)目為n，構(gòu)成單元的晶體管對(duì)數(shù)目為m(由于在所示例子中晶體管對(duì)為一對(duì)，因此m＝1)，單元內(nèi)距離和單元間距離為d1＝d2，并且晶體管尺寸在總長(zhǎng)度x方向上為L(zhǎng)，則滿足以下關(guān)系x＝2·n·m(L+d1)(5)以下，解釋半導(dǎo)體裝置A4的電路元件的布局方法。
1)從閾值電壓的變化數(shù)據(jù)選擇根據(jù)上述倒數(shù)比例關(guān)系所允許的晶體管尺寸L和W(這里，L是溝道長(zhǎng)度，W是溝道寬度)。
2)將晶體管對(duì)設(shè)置為具有相同的晶體管尺寸L和W，并且單元內(nèi)距離d1等于溝道長(zhǎng)度L(d1＝L)。這里，當(dāng)單元內(nèi)距離d1等于溝道長(zhǎng)度L的時(shí)候，包括在晶體管的最小加工精度的范圍ΔL內(nèi)。
|d1|＜＝L±ΔL(6)3)單元間距離d2也等于溝道長(zhǎng)度L(d2＝d1)。對(duì)應(yīng)于m＝1的示意性例子，則變?yōu)閤＝2·n(L+d1)。
在根據(jù)上述1)到3)的流程完成單元的電路設(shè)計(jì)之前，單元群的尺寸x可以從晶體管的變化數(shù)據(jù)確定。在如此配置的單元群中，加工偏差中的變化較小并且單元群的尺寸也較小。
在本實(shí)施例中，由于僅僅從閾值電壓的變化數(shù)據(jù)選擇單元中根據(jù)上述倒數(shù)比例關(guān)系所允許的晶體管尺寸L和W，因此較之傳統(tǒng)技術(shù)，增強(qiáng)了用于提高屬性和最小化面積的處理的有效性，而在所述傳統(tǒng)技術(shù)中，除了電路設(shè)計(jì)的終止階段以外，難以精確地獲得單元尺寸，因?yàn)槠浒殡S著對(duì)與特性匹配的每個(gè)參數(shù)所進(jìn)行的調(diào)查。并且，由于偽元件并非對(duì)每個(gè)單元都是必要的，因此在提高相對(duì)配置精度的同時(shí)，還控制了面積增長(zhǎng)。
當(dāng)在液晶驅(qū)動(dòng)器中執(zhí)行本實(shí)施例的流程，并且確定了與單元的均勻性相關(guān)的標(biāo)準(zhǔn)時(shí)，即使在不使用電路設(shè)計(jì)步驟和布局設(shè)計(jì)步驟的情況下，也可以確定單元尺寸和液晶驅(qū)動(dòng)器尺寸。如上所述，本實(shí)施例可以靈活地并精確地確定單元尺寸，因?yàn)槠洳灰蕾囉陔娐吩O(shè)計(jì)步驟和布局設(shè)計(jì)步驟。另外，由于加強(qiáng)了單元群的均勻性，并減小了液晶驅(qū)動(dòng)器的面積，因此除了改善屬性和降低成本以外，也可以縮短開(kāi)發(fā)時(shí)間。進(jìn)一步，由于僅僅進(jìn)行用于確定晶體管尺寸L或W的處理，其后的步驟可以不依賴于人工實(shí)施。根據(jù)本實(shí)施例，可以實(shí)現(xiàn)多個(gè)端子的輸出特性的一致，而不產(chǎn)生面積的增加和電路的復(fù)雜化。
并且，雖然以上描述與x方向相關(guān)，但是該方法無(wú)疑也可以應(yīng)用于y方向。進(jìn)一步，可以通過(guò)既應(yīng)用于x方向又應(yīng)用于y方向而進(jìn)一步提高相對(duì)配置精度。并且，雖然上述實(shí)施例描述了MOS晶體管，勿庸置疑也可以通過(guò)使用雙極晶體管、阻抗、電容器和線圈來(lái)構(gòu)成類似的電路。并且，本發(fā)明可以在本發(fā)明目的的范圍內(nèi)隨意地改造和變化，而不限于上述實(shí)施例。
雖然詳細(xì)解釋了關(guān)于本發(fā)明的最優(yōu)具體示例，但是這些優(yōu)選實(shí)施例的各部分的組合和排列具有多種變化，而不會(huì)背離后面所主張的本發(fā)明的精神和范圍。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括多個(gè)包括至少一個(gè)晶體管對(duì)的單元，其中所述多個(gè)單元被布置成相等的間距，從而構(gòu)成單元群，和在所述單元群的各相鄰單元中一個(gè)單元內(nèi)的晶體管和另一個(gè)單元內(nèi)的晶體管之間的單元間距離，等于所述晶體管對(duì)中一個(gè)晶體管和另一個(gè)晶體管之間的單元內(nèi)距離。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中在位于所述單元群兩端的群端部單元的單元排列方向的外側(cè)進(jìn)一步提供偽晶體管，上述偽晶體管被布置成與所述群端部單元中的晶體管相隔所述單元內(nèi)距離。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中在位于所述單元群兩端的群端部單元的單元排列方向的外側(cè)進(jìn)一步提供與所述單元具有相同規(guī)格的偽單元，構(gòu)成上述偽單元的晶體管被布置成與所述群端部單元中的晶體管對(duì)相隔所述單元內(nèi)距離。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述單元內(nèi)距離等于所述晶體管對(duì)中晶體管的溝道長(zhǎng)度或者溝道寬度。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中假設(shè)所述單元群的總長(zhǎng)度為x，構(gòu)成所述單元群的所述單元的數(shù)目為n，構(gòu)成所述單元的晶體管對(duì)的數(shù)目為m，所述單元內(nèi)距離和所述單元間距離為d1，所述晶體管在總長(zhǎng)度x方向上的尺寸為L(zhǎng)，則滿足關(guān)系x＝2·n·m(L+d1)。
6.一種半導(dǎo)體裝置中電路元件的布局方法，所述半導(dǎo)體裝置具有多個(gè)包括至少一個(gè)晶體管對(duì)的單元，所述布局方法包括以相等的間距布置所述多個(gè)單元，從而構(gòu)成單元群；將所述單元群的各相鄰單元中一個(gè)單元內(nèi)的晶體管和另一個(gè)單元內(nèi)的晶體管之間的單元間距離設(shè)置為等于所述晶體管對(duì)中一個(gè)晶體管和另一個(gè)晶體管之間的單元內(nèi)距離；然后在滿足關(guān)系x＝2·n·m(L+d1)的條件下對(duì)所述單元的結(jié)構(gòu)進(jìn)行布局，其中假設(shè)所述單元群的總長(zhǎng)度為x，構(gòu)成所述單元群的所述單元的數(shù)目為n，構(gòu)成所述單元的晶體管對(duì)的數(shù)目為m，所述單元內(nèi)距離和所述單元間距離為d1，所述晶體管在總長(zhǎng)度x方向上的尺寸為L(zhǎng)。
全文摘要
本發(fā)明具有多個(gè)包括晶體管對(duì)的單元。所述多個(gè)單元被布置成相等的間距，從而構(gòu)成單元群。在所述單元群的各相鄰單元中一個(gè)單元內(nèi)的晶體管和另一個(gè)單元內(nèi)的晶體管之間的單元間距離等于所述晶體管對(duì)中一個(gè)晶體管和另一個(gè)晶體管之間的單元內(nèi)距離。
文檔編號(hào)G09G3/00GK101093302SQ20071010945
公開(kāi)日2007年12月26日 申請(qǐng)日期2007年6月21日 優(yōu)先權(quán)日2006年6月23日
發(fā)明者小島友和, 小川宗彥 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社