專(zhuān)利名稱(chēng)：顯示裝置的像素電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示裝置的像素電路，且具體地說(shuō)涉及一種增加穿越掃描開(kāi)關(guān)至 像素電極的像素信號(hào)的電壓范圍，以及增加在低工作頻率下用以存儲(chǔ)像素信號(hào)的存儲(chǔ)組件 的電容量的像素電路。
背景技術(shù)：
液晶顯示器的顯示面板由具有多個(gè)像素電路的像素?cái)?shù)組所組成。圖IA為傳統(tǒng)像 素電路的電路圖。請(qǐng)參照?qǐng)D1A，像素電路100A包括開(kāi)關(guān)組件111A、及存儲(chǔ)電容112A。開(kāi) 關(guān)組件IllA是通過(guò)NMOS晶體管實(shí)現(xiàn)的，其柵極耦接掃描線(xiàn)SC以接收掃描信號(hào)，其第一源 /漏極耦接數(shù)據(jù)線(xiàn)DA以接收像素信號(hào)，以及其第二源/漏極耦接像素電極Pix。存儲(chǔ)電容 112A也通過(guò)NMOS晶體管來(lái)實(shí)現(xiàn)，其柵極耦接像素電極Pix，其第一及第二源/漏極耦接一 電壓(例如公共電極的電壓)。當(dāng)掃描信號(hào)致能而使開(kāi)關(guān)組件IllA導(dǎo)通時(shí)，數(shù)據(jù)線(xiàn)DA上的 像素信號(hào)被傳送至像素電極Pix并且存儲(chǔ)進(jìn)存儲(chǔ)電容112A，以控制液晶的轉(zhuǎn)向。眾所周知，NMOS晶體管是在P型基底上制造的，耦接負(fù)電源電壓VSSA的。如果像 素信號(hào)的電壓范圍在正電源電壓VDDA至負(fù)電源電壓VSSA之間，則由于主體效應(yīng)的影響，不 是所有在此電壓范圍內(nèi)的像素信號(hào)都可以穿越開(kāi)關(guān)組件IllA以傳送到像素電極Pix。也 就是說(shuō)，只有電壓范圍在電壓VSSA至電壓VDDA- Δ V內(nèi)的像素信號(hào)，才能被傳送至像素電壓 Pix,而在電壓VDDA-Δ V至電壓VDDA的高電壓范圍的像素信號(hào)無(wú)法被傳送。由此可知，穿 越開(kāi)關(guān)組件IllA的電壓范圍是受限制的。此外，存儲(chǔ)電容112Α又被稱(chēng)為NMOS電容，而其電容量隨著柵極處于低工作頻率下 而改變。圖IC為MOS電容在低工作頻率的電容量曲線(xiàn)圖。請(qǐng)參照?qǐng)D1C，曲線(xiàn)101繪出了 NMOS電容的電容量Cgb。當(dāng)柵極電壓Vg小于零時(shí)，會(huì)在柵極與基底之間形成累積層以作為 電容。當(dāng)柵極電壓Vg大于零，但小于臨界電壓Vtn時(shí)，會(huì)在柵極氧化層下的基底上形成空 乏層，并且空乏層的厚度會(huì)隨著柵極電壓的增加而增加，以減少NMOS電容的電容量Cgb。在此同時(shí)，NMOS電容的電容量Cgb由柵極電容串聯(lián)連接空乏層電容所構(gòu)成，其中 柵極電容形成于柵極與空乏層兩平行平面之間。換句話(huà)說(shuō)，在低工作頻率下，當(dāng)柵極電壓Vg 大于零且小于臨界電壓Vtn時(shí)，NMOS電容的電容量Cgb無(wú)法達(dá)到所預(yù)期的電容量。當(dāng)柵極 電壓Vg大于臨界電壓Vtn時(shí)，信道層會(huì)形成在柵極氧化層下的基底上，并且NMOS電容的電 容量由形成在柵極與通道層這兩個(gè)平行平面之間的柵極電容所構(gòu)成。圖IB為另一傳統(tǒng)像素電路的電路圖。請(qǐng)參照?qǐng)D1B，開(kāi)關(guān)組件IllB及存儲(chǔ)電容 112B是通過(guò)PMOS晶體管來(lái)實(shí)現(xiàn)的，其中PMOS晶體管是在N型基底上制造的，耦接正電源 電壓VDDA。由于主體效應(yīng)的影響，只有電壓范圍在電壓VSSA+Δ V至電壓VDDA內(nèi)的像素信 號(hào)才能被傳送至像素電壓Pix，而在電壓VSSA至電壓VSSA+ Δ V的低電壓范圍的像素信號(hào) 無(wú)法被傳送。由此可知，穿越開(kāi)關(guān)組件111的電壓范圍是受限制的。請(qǐng)參照?qǐng)D1C，曲線(xiàn)102 繪出了在PMOS晶體管上實(shí)現(xiàn)的存儲(chǔ)電容112的電容量Cgb，并且存儲(chǔ)電容112被稱(chēng)為PMOS 電容。同樣地，在低工作頻率下，當(dāng)柵極電壓Vg小于零且大于臨界電壓Vtp時(shí)，PMOS電容的電容量Cgb無(wú)法達(dá)到所預(yù)期的電容量。而上述電壓限制及電容量不足則成為像素電路的 電路設(shè)計(jì)極需解決的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明提供一種像素電路，其利用并聯(lián)連接的多個(gè)開(kāi)關(guān)以依據(jù)掃描信號(hào)傳送具有 大電壓范圍的像素信號(hào)，以避免主體效應(yīng)的影響。此外，本發(fā)明也提供一種像素電路，其增 加耦接至像素電極的存儲(chǔ)組件的等效電容以存儲(chǔ)像素信號(hào)。本發(fā)明提出一種顯示裝置的像素電路，其包括第一存儲(chǔ)組件及開(kāi)關(guān)組件。第一存 儲(chǔ)組件具有第一端及第二端，用以存儲(chǔ)像素信號(hào)，其中第一存儲(chǔ)組件的第一端接收像素信 號(hào)，第一存儲(chǔ)組件的第二端耦接第一電壓。開(kāi)關(guān)組件由多個(gè)開(kāi)關(guān)組成，其包括第一開(kāi)關(guān)及第 二開(kāi)關(guān)。第一開(kāi)關(guān)具有輸入端及輸出端，并依據(jù)第一信號(hào)而導(dǎo)通，其中第一開(kāi)關(guān)的輸入端耦 接數(shù)據(jù)線(xiàn)，第一開(kāi)關(guān)的輸出端耦接第一存儲(chǔ)組件。第二開(kāi)關(guān)具有輸入端及輸出端，并依據(jù)第 二信號(hào)而導(dǎo)通，其中第二開(kāi)關(guān)的輸入端耦接數(shù)據(jù)線(xiàn)，第二開(kāi)關(guān)的輸出端耦接第一存儲(chǔ)組件。在本發(fā)明的一個(gè)實(shí)施例中，所述第一開(kāi)關(guān)及第二開(kāi)關(guān)分別為NMOS晶體管及PMOS 晶體管。
在本發(fā)明的一個(gè)實(shí)施例中，像素電路進(jìn)一步包括多路復(fù)用器，其依據(jù)掃描信號(hào)產(chǎn) 生第一信號(hào)及第二信號(hào)。并且，第一開(kāi)關(guān)及第二開(kāi)關(guān)依據(jù)第一信號(hào)及第二信號(hào)而同步導(dǎo)通。本發(fā)明還提出一種顯示裝置的像素電路，其包括第一開(kāi)關(guān)、第一存儲(chǔ)組件及第二 存儲(chǔ)組件。第一開(kāi)關(guān)具有輸入端及輸出端，其中第一開(kāi)關(guān)的輸入端接收像素信號(hào)，并且第一 開(kāi)關(guān)依據(jù)掃描信號(hào)而導(dǎo)通。第一存儲(chǔ)組件具有第一端及第二端，用以存儲(chǔ)像素信號(hào)，其中第 一存儲(chǔ)組件的第一端耦接第一開(kāi)關(guān)的輸出端，第一存儲(chǔ)組件的第二端耦接第一電壓。第二 存儲(chǔ)組件具有第一端及第二端，用以存儲(chǔ)像素信號(hào)，其中第二存儲(chǔ)組件的第一端耦接第一 開(kāi)關(guān)的輸出端，第二存儲(chǔ)組件的第二端耦接第二電壓。在本發(fā)明的一個(gè)實(shí)施例中，所述第一存儲(chǔ)組件及第二存儲(chǔ)組件分別為NMOS電容 及PMOS電容。本發(fā)明提供一種像素電路，其包括并聯(lián)連接的第一及第二開(kāi)關(guān)，以確保電壓范圍 在正電源電壓及負(fù)電源電壓之間的像素信號(hào)基本上可以全部通過(guò)開(kāi)關(guān)組件至第一存儲(chǔ)組 件，以避免主體效應(yīng)的影響。此外，本發(fā)明提供另一像素電路，其包括第一存儲(chǔ)組件及第二 存儲(chǔ)組件，第一及第二存儲(chǔ)組件的一端耦接至第一開(kāi)關(guān)的輸出端，用以增加等效電容來(lái)存 儲(chǔ)像素信號(hào)。為使得本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖來(lái) 作如下的詳細(xì)說(shuō)明。


圖IA為傳統(tǒng)像素電路的電路圖。圖IB為另一傳統(tǒng)像素電路的電路圖。圖IC為MOS電容在低工作頻率下的電容量曲線(xiàn)圖。圖2A為依據(jù)本發(fā)明一個(gè)實(shí)施例的像素電路的電路圖。圖2B為依據(jù)圖2A實(shí)施例的存儲(chǔ)組件在低工作頻率下的等效電容的曲線(xiàn)圖。
圖3為依據(jù)本發(fā)明另一實(shí)施例的像素電路的電路圖。圖4為依據(jù)本發(fā)明又一實(shí)施例的像素電路的電路圖。
具體實(shí)施例方式在此假設(shè)正電源電壓VDDA及負(fù)電源電壓VSSA是應(yīng)用于顯示裝置，例如液晶顯示 器的電壓。顯示裝置的源極驅(qū)動(dòng)器可以利用在正電源電壓VDDA與負(fù)電源電壓VSSA之間的 電壓范圍，來(lái)驅(qū)動(dòng)液晶的轉(zhuǎn)向及顯示影像的灰度級(jí)。而增加驅(qū)動(dòng)液晶的電壓范圍，可使人眼 感受到的灰度級(jí)更容易識(shí)別。然而，像素電路的開(kāi)關(guān)組件是利用MOS晶體管來(lái)實(shí)現(xiàn)的，往往 由于主體效應(yīng)，而限制驅(qū)動(dòng)液晶的電壓范圍。此外，像素電路的存儲(chǔ)電容可以利用MOS電容 來(lái)實(shí)現(xiàn)，當(dāng)像素信號(hào)的電壓在零與MOS電容的臨界電壓之間時(shí)，會(huì)致使存儲(chǔ)像素信號(hào)的電 容量不足。下述本發(fā)明的實(shí)施例則提供一種像素電路的電路設(shè)計(jì)以解決上述問(wèn)題。圖2A為依據(jù)本發(fā)明一個(gè)實(shí)施例的像素電路的電路圖。請(qǐng)參照?qǐng)D2A，像素電路200 包括開(kāi)關(guān)SWl及存儲(chǔ)組件221及222。開(kāi)關(guān)SWl的輸入端耦接數(shù)據(jù)線(xiàn)DAl以接收像素信號(hào) Vp，其輸出端耦接存儲(chǔ)組件221及222。開(kāi)關(guān)SWl依據(jù)掃描信號(hào)而導(dǎo)通，用以將數(shù)據(jù)線(xiàn)DAl 上的像素信號(hào)Vp傳送至存儲(chǔ)組件221及222，以存儲(chǔ)像素信號(hào)Vp。在本實(shí)施例中，存儲(chǔ)組 件221及222可以分別為NMOS電容及PMOS電容。存儲(chǔ)組件221的第一端及第二端分別耦 接至開(kāi)關(guān)SWl的輸出端及負(fù)電源電壓VSSA。存儲(chǔ)組件222的第一端及第二端分別耦接至開(kāi) 關(guān)SWl的輸出端及正電源電壓VDDA。請(qǐng)參照?qǐng)D1C，單一存儲(chǔ)組件可以是利用NMOS電容或PMOS電容來(lái)實(shí)現(xiàn)的，其電容量 會(huì)隨著柵極電壓(也就是傳送至存儲(chǔ)電壓的像素信號(hào)Vp的電壓)的改變而變動(dòng)，并且當(dāng)像 素信號(hào)Vp的電壓為在零與臨界電壓Vtn/Vtp之間時(shí)，會(huì)致使存儲(chǔ)像素信號(hào)Vp的電容量不 足。在本實(shí)施例中，可以利用不同類(lèi)型的MOS電容來(lái)實(shí)施存儲(chǔ)組件221及222的等效電容， 用以當(dāng)像素信號(hào)Vp的電壓為在零與臨界電壓Vtn/Vtp之間時(shí)，增加用以存儲(chǔ)像素信號(hào)Vp 的電容量。圖2B為依據(jù)圖2A的實(shí)施例的存儲(chǔ)組件在低工作頻率下的等效電容的曲線(xiàn)圖。 請(qǐng)參照?qǐng)D2A及圖2B，存儲(chǔ)組件221及222的等效電容Ceq會(huì)近似等于使用NMOS電容及使 用PMOS電容分別得到的電容量的平均電容量。如圖2B所示，當(dāng)像素信號(hào)Vp的電壓為在零 與臨界電壓Vtn/Vtp之間時(shí)，有效地增加存儲(chǔ)組件221及222的等效電容Ceq。圖3為依據(jù)本發(fā)明另一實(shí)施例的像素電路的電路圖。請(qǐng)參照?qǐng)D3，像素電路包括 開(kāi)關(guān)組件310、存儲(chǔ)組件321及多路復(fù)用器330，其中開(kāi)關(guān)組件310由多個(gè)開(kāi)關(guān)所組成。在 本實(shí)施例中，開(kāi)關(guān)組件310包括開(kāi)關(guān)Tl及T2，其中可以分別利用NMOS晶體管及PMOS晶體 管來(lái)實(shí)現(xiàn)開(kāi)關(guān)Tl及T2。開(kāi)關(guān)Tl及T2為并聯(lián)連接的，并且分別依據(jù)傳送自?huà)呙栊盘?hào)Sl的 第一信號(hào)Sll及第二信號(hào)S12而導(dǎo)通。當(dāng)掃描信號(hào)致能時(shí)，多路復(fù)用器330產(chǎn)生具有高邏 輯的第一信號(hào)及具有低邏輯的第二信號(hào)，以同步導(dǎo)通開(kāi)關(guān)Tl及T2。接著，開(kāi)關(guān)組件310傳 送數(shù)據(jù)線(xiàn)DAl上的像素信號(hào)Vp至存儲(chǔ)組件321以存儲(chǔ)像素信號(hào)Vp。相反地，當(dāng)掃描信號(hào) Sl為非致能時(shí)，多路復(fù)用器330產(chǎn)生具有低邏輯的第一信號(hào)Sll及具有高邏輯的第二信號(hào) S12，以使開(kāi)關(guān)Tl及T2為不導(dǎo)通。存儲(chǔ)組件321為NMOS電容或其它類(lèi)型的電容，用以存儲(chǔ) 自開(kāi)關(guān)組件310傳送的像素信號(hào)Vp，而其它類(lèi)型例如多晶硅層_絕緣層_多晶硅層結(jié)構(gòu)、金屬層-絕緣層_金屬層結(jié)構(gòu)。由前述可知，在電壓VDDA及電壓VSSA間形成的電壓范圍無(wú)法通過(guò)單一開(kāi)關(guān)傳送全部電壓范圍的信號(hào)，包括利用NMOS晶體管或PMOS晶體管所實(shí)現(xiàn)的單一開(kāi)關(guān)。在本實(shí)施 例中，開(kāi)關(guān)Tl及T2組成一傳輸閘，且同步導(dǎo)通以傳送電壓范圍在電壓VDDA與電壓VSSA之 間的像素信號(hào)Vp而不會(huì)失真。換句話(huà)說(shuō)，具有低電壓的像素信號(hào)Vp可以通過(guò)開(kāi)關(guān)Tl以傳 送至存儲(chǔ)組件321而不失真，并且具有高電壓的像素信號(hào)Vp可以通過(guò)開(kāi)關(guān)T2傳送而不失
真圖4為依據(jù)本發(fā)明又一實(shí)施例的像素電路的電路圖。請(qǐng)參照?qǐng)D4，圖4實(shí)施例與 圖3實(shí)施例的不同之處在于像素電路進(jìn)一步包括存儲(chǔ)組件422，并且可以利用PMOS電容來(lái) 實(shí)現(xiàn)存儲(chǔ)組件422。請(qǐng)參照?qǐng)D2A及圖2B，當(dāng)像素信號(hào)Vp的電壓為在零與臨界電壓Vtn/Vtp 之間時(shí)，存儲(chǔ)組件421及422的連接方式可增加其等效電容量，用以存儲(chǔ)像素信號(hào)Vp。綜上所述，本發(fā)明實(shí)施例的像素電路利用不同類(lèi)型的MOS晶體管實(shí)現(xiàn)兩個(gè)開(kāi)關(guān)， 并將兩個(gè)開(kāi)關(guān)進(jìn)行并聯(lián)連接，以確保電壓范圍在電壓VDDA及電壓VSSA之間的像素信號(hào)基 本上可以全部通過(guò)開(kāi)關(guān)組件至第一存儲(chǔ)組件，以避免主體效應(yīng)的影響。而增加驅(qū)動(dòng)像素電 路的電壓范圍，由于大電壓范圍可以驅(qū)動(dòng)像素電路顯示更多影像的灰度級(jí)，因此可以提高 顯示質(zhì)量。此外，像素電路利用不同類(lèi)型的MOS電容實(shí)現(xiàn)兩個(gè)存儲(chǔ)組件，用以增加存儲(chǔ)像素 信號(hào)的電容量。雖然本發(fā)明已以實(shí)施例如上進(jìn)行公開(kāi)，然其并非用以限定本發(fā)明，任何所屬技術(shù) 領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，可做出一些變更與改進(jìn)，所 以本發(fā)明的保護(hù)范圍應(yīng)該以所附的權(quán)利要求的范圍所限定的為準(zhǔn)。
權(quán)利要求
一種顯示裝置的像素電路，包括第一存儲(chǔ)組件，具有第一端及第二端，用以存儲(chǔ)像素信號(hào)，其中該第一存儲(chǔ)組件的第一端接收該像素信號(hào)，該第一存儲(chǔ)組件的第二端耦接第一電壓；以及開(kāi)關(guān)組件，由多個(gè)開(kāi)關(guān)組成，包括第一開(kāi)關(guān)，具有輸入端及輸出端，依據(jù)第一信號(hào)而導(dǎo)通，其中該第一開(kāi)關(guān)的輸入端耦接數(shù)據(jù)線(xiàn)，該第一開(kāi)關(guān)的輸出端耦接該第一存儲(chǔ)組件；以及第二開(kāi)關(guān)，具有輸入端及輸出端，依據(jù)第二信號(hào)而導(dǎo)通，其中該第二開(kāi)關(guān)的輸入端耦接該數(shù)據(jù)線(xiàn)，該第二開(kāi)關(guān)的輸出端耦接該第一存儲(chǔ)組件。
2.如權(quán)利要求1所述的像素電路，其中該第一開(kāi)關(guān)及該第二開(kāi)關(guān)依據(jù)該第一信號(hào)及該 第二信號(hào)而同步導(dǎo)通。
3.如權(quán)利要求1所述的像素電路，其中該第一開(kāi)關(guān)及該第二開(kāi)關(guān)分別為NM0S晶體管及 PM0S晶體管。
4.如權(quán)利要求1所述的像素電路，進(jìn)一步包括多路復(fù)用器，依據(jù)掃描信號(hào)產(chǎn)生該第一信號(hào)及該第二信號(hào)。
5.如權(quán)利要求1所述的像素電路，更包括第二存儲(chǔ)組件，具有第一端及第二端，用以存儲(chǔ)該像素信號(hào)，其中該第二存儲(chǔ)組件的第 一端耦接該第一開(kāi)關(guān)及該第二開(kāi)關(guān)的輸出端，該第二存儲(chǔ)組件的第二端耦接第二電壓。
6.一種顯示裝置的像素電路，包括第一開(kāi)關(guān)，具有輸入端及輸出端，其中該第一開(kāi)關(guān)的輸入端接收像素信號(hào)，并且該第一 開(kāi)關(guān)依據(jù)掃描信號(hào)而導(dǎo)通；第一存儲(chǔ)組件，具有第一端及第二端，用以存儲(chǔ)該像素信號(hào)，其中該第一存儲(chǔ)組件的第 一端耦接該第一開(kāi)關(guān)的輸出端，該第一存儲(chǔ)組件的第二端耦接第一電壓；以及第二存儲(chǔ)組件，具有第一端及第二端，用以存儲(chǔ)該像素信號(hào)，其中該第二存儲(chǔ)組件的第 一端耦接該第一開(kāi)關(guān)的輸出端，該第二存儲(chǔ)組件的第二端耦接第二電壓。
7.如權(quán)利要求6所述的像素電路，其中該第一存儲(chǔ)組件及該第二存儲(chǔ)組件由多個(gè)M0S 電容組成。
8.如權(quán)利要求7所述的像素電路，其中該第一存儲(chǔ)組件及該第二存儲(chǔ)組件分別為NM0S 電容及PM0S電容。
9.如權(quán)利要求6所述的像素電路，進(jìn)一步包括第二開(kāi)關(guān)，具有輸入端及輸出端，其中該第二開(kāi)關(guān)的輸入端耦接該第一開(kāi)關(guān)的輸入端， 該第二開(kāi)關(guān)的輸出端耦接該第一開(kāi)關(guān)的輸出端。
10.如權(quán)利要求9所述的像素電路，其中該第一開(kāi)關(guān)及該第二開(kāi)關(guān)依據(jù)該掃描信號(hào)而 同步導(dǎo)通。
全文摘要
一種顯示裝置的像素電路。像素電路包括第一存儲(chǔ)組件及開(kāi)關(guān)組件，其中開(kāi)關(guān)組件由多個(gè)開(kāi)關(guān)所組成。第一存儲(chǔ)組件的第一端接收像素信號(hào)，其第二端耦接第一電壓。第一存儲(chǔ)組件用于存儲(chǔ)像素信號(hào)。開(kāi)關(guān)組件包括第一開(kāi)關(guān)及第二開(kāi)關(guān)，第一開(kāi)關(guān)及第二開(kāi)關(guān)分別依據(jù)第一信號(hào)及第二信號(hào)而導(dǎo)通。第一開(kāi)關(guān)及第二開(kāi)關(guān)的輸入端耦接數(shù)據(jù)線(xiàn)，第一開(kāi)關(guān)及第二開(kāi)關(guān)的輸出端耦接第一存儲(chǔ)組件。第一開(kāi)關(guān)及第二開(kāi)關(guān)的合作的優(yōu)點(diǎn)在于傳送像素信號(hào)而可避免主體效應(yīng)的影響。
文檔編號(hào)G09G3/36GK101833186SQ200910126659
公開(kāi)日2010年9月15日 申請(qǐng)日期2009年3月10日 優(yōu)先權(quán)日2009年3月10日
發(fā)明者鄭如恬, 顏呈機(jī) 申請(qǐng)人:立景光電股份有限公司