專利名稱：一種移位寄存器、柵極驅(qū)動電路和顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及平板顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器、柵極驅(qū)動電路和顯示
>J-U ρ α裝直。
背景技術(shù)：
平板顯示器，因其超薄節(jié)能而發(fā)展迅速。多數(shù)平板顯示器中要用到移位寄存器，目前，通過GOA (Gate on Array)方法實現(xiàn)的移位寄存器不但能夠集成在柵極驅(qū)動集成電路(IC)上，還能減少一道顯示面板的制作工序，因此，節(jié)約成本，所以近幾年來，GOA技術(shù)被廣泛應(yīng)用于平板顯示器制造工藝中。如圖I所示，其為一種目前的GOA設(shè)計方案，該柵極驅(qū)動電路上的移位寄存器包括多個分層且級聯(lián)的移位寄存器單元S/R(l)、S/R (2)、S/R (3)…S/R (N)。每一移位寄存器單元S/R(n) (IN)通過自身的輸出信號輸出端OutPut將掃描信號輸出到與之對應(yīng)的柵極線G (η),并將掃描信號輸出到S/R(n-1)的復(fù)位信號輸入端RST和S/R(n+1)的信號輸入端InPut，所述掃描信號分別對S/R(n-1)和S/R(n+1)起到復(fù)位和啟動的作用，其中，S/R(I)的通過自身的信號輸入端輸入幀起始信號STV。各移位寄存器單元通過第一電源電壓VSS輸入端和第二電源電壓VDD輸入端分別輸入VSS和VDD，以及編號為奇數(shù)的移位寄存器單元的通過時鐘信號輸入端CLK/CLKB輸入時鐘信號CLK，編號為偶數(shù)的移位寄存器單元通過時鐘信號輸入端CLK/CLKB輸入時鐘脈沖信號CLKB，所述CLK和CLKB反相。上述S/R(n)的內(nèi)部結(jié)構(gòu)示意圖可以如圖2所示。上述S/R(n)的信號輸入端在S/R(n_l)輸出的掃描信號及從自身的時鐘信號輸入端輸入的時鐘信號的作用下，輸出掃描信號，也就是說只能實現(xiàn)對柵線的正向掃描，即從G
(I)到G(N)，然而，在實際應(yīng)用過程中，在某些時刻可能需要正向掃描，而在另一些時刻可能需要反向掃描(即從G (N)到G (1))，因此，現(xiàn)有技術(shù)中的移位寄存器存在不能滿足實際需求，也就是說現(xiàn)有技術(shù)中的移位寄存器存在不能實現(xiàn)雙向掃描(也即正向掃描和反向掃描)的問題。

發(fā)明內(nèi)容
本發(fā)明實施例提供了一種移位寄存器、柵極驅(qū)動電路和顯示裝置，用以解決現(xiàn)有的移位寄存器不能實現(xiàn)雙向掃描的問題。本發(fā)明實施例提供的具體技術(shù)方案如下一種移位寄存器，包含N級移位寄存器單元依次互連，其中幀起始信號STV被分別接入到第一級移位寄存器單元的第一信號輸入端子和第N級移位寄存器單元的第二信號輸入端子，正向掃描信號和反向掃描信號被分別接入到各級移位寄存器單兀的正向掃描信號輸入端子和反向掃描信號輸入端子，所述移位寄存器根據(jù)輸入的正向掃描信號通過各級的信號輸出端子按正向來順序地輸出各級的輸出信號，根據(jù)輸入的反向掃描信號通過各級的信號輸出端子按反向來順序輸出各級的輸出信號，多級移位寄存器單元中有接收第一時鐘信號的奇數(shù)級和接收相位與第一時鐘信號相反的第二時鐘信號的偶數(shù)級，所述每一級移位寄存器單元包括正向掃描開關(guān)模塊，用于在正向掃描信號的控制下導通上拉驅(qū)動模塊，將第一信號輸出給上拉節(jié)點PU，以及在正向掃描信號的控制下向第二下拉模塊輸入第二信號；所述第一信號是與本級S/R (η)相鄰的上一級S/R (η-i)的輸出信號或STV，所述第二信號是與本級S/R (η)相鄰的下一級S/R (η+1)的輸出信號或STV ；反向掃描開關(guān)模塊，用于在反向掃描信號的控制下導通上拉驅(qū)動模塊，將第二信號輸出給上拉節(jié)點PU，以及在反向掃描信號的控制下向第二下拉模塊輸入第一信號；上拉驅(qū)動模塊，根據(jù)正向掃描開關(guān)模塊或反向掃描開關(guān)模塊的輸出信號向上拉節(jié)點PU輸入上拉控制信號；
上拉模塊，用于根據(jù)上拉節(jié)點點的上拉控制信號將相應(yīng)的第一時鐘信號或第二時鐘信號提供給信號輸出端子；下拉驅(qū)動模塊，根據(jù)第二電源電壓VDD和PU點的上拉控制信號，向第一下拉模塊輸出下拉控制信號；第一下拉模塊，用于接收下拉驅(qū)動模塊的下拉控制信號，向信號輸出端子提供第一電源電壓VSS ；第二下拉模塊，用于根據(jù)正向掃描開關(guān)模塊或反向掃描開關(guān)模塊的控制接收復(fù)位信號，并在復(fù)位信號的控制下進行放電，所述復(fù)位信號為第一信號或第二信號。一種柵極驅(qū)動電路，所述柵極驅(qū)動電路包含上述的移位寄存器。一種顯示裝置，所述顯示裝置包含上述的柵極驅(qū)動電路。通過本發(fā)明的實施例，由于使用了對掃描方向進行控制的正向掃描開關(guān)模塊和反向掃描開關(guān)模塊，在需要進行正向掃描時，正向掃描開關(guān)模塊在正向掃描信號的控制下導通上拉驅(qū)動模塊，將第一信號輸出給上拉節(jié)點PU，以及在正向掃描信號的控制下向第二下拉模塊輸入第二信號，進而實現(xiàn)正向掃描；在需要進行反向掃描時，反向掃描開關(guān)模塊在反向掃描信號的控制下導通上拉驅(qū)動模塊，將第二信號輸出給上拉節(jié)點PU，以及在反向掃描信號的控制下向第二下拉模塊輸入第一信號，實現(xiàn)反向掃描，因此，本發(fā)明的移位寄存器實現(xiàn)了雙向掃描，克服了現(xiàn)有技術(shù)中無法實現(xiàn)反向掃描的問題。


圖I為現(xiàn)有技術(shù)中的移位寄存器的結(jié)構(gòu)示意圖；圖2為現(xiàn)有技術(shù)中的移位寄存器單元的結(jié)構(gòu)示意圖；圖3為本發(fā)明實施例一中的移位寄存器的結(jié)構(gòu)示意圖；圖4為本發(fā)明實施例一中的移位寄存器單元的結(jié)構(gòu)示意圖；圖5為本發(fā)明實施例一中的移位寄存器單元的結(jié)構(gòu)示意圖；圖6為本發(fā)明實施例二中的移位寄存器單元的電路圖；圖7為本發(fā)明實施例二中的移位寄存器單元的電路圖；圖8為本發(fā)明實施例二中的移位寄存器單元的電路圖；圖9為本發(fā)明實施例三中移位寄存器單元正向掃描的工作時序意圖10為本發(fā)明實施例三中移位寄存器單元反向掃描的工作時序示意圖。
具體實施例方式下面結(jié)合說明書附圖，對本發(fā)明實施例提供的一種移位寄存器、柵極驅(qū)動電路及顯示裝置的具體實施方式
進行說明。實施例一如圖3所示，為本發(fā)明實施例一中的移位寄存器結(jié)構(gòu)示意圖，其中除第一級移位寄存器單元和第N級移位寄存器單元外，其余每級移位寄存器單元S/R(n)的信號輸出端子OutPut均和與其相鄰的下一級移位寄存器單元S/R (η+1)的第一信號輸入端子InPutl、以及該S/R(η+1)的第二信號輸入端子InPut2、與其相鄰的上一級移位寄存器單元S/R(n-1)的第一信號輸入端子、以及該S/R (n-1)的第二信號輸入端子相連，所述η為大于I小于N的正整數(shù)； 幀起始信號STV被分別接入到第一級移位寄存器單元的第一信號輸入端子和第N級移位寄存器單元的第二信號輸入端子；正向掃描信號和反向掃描信號被分別接入到各級移位寄存器單兀的正向掃描信號YB輸入端子和反向掃描信號Y輸入端子，移位寄存器根據(jù)輸入的正向掃描信號通過各級的信號輸出端子按正向來順序地輸出各級的輸出信號，根據(jù)輸入的反向掃描信號通過各級的信號輸出端子按反向來順序輸出各級的輸出信號；奇數(shù)級的移位寄存器單元通過自身的第一時鐘信號CLK輸入端子接收第一時鐘
信號;偶數(shù)級的移位寄存器單元通過自身的第二時鐘信號CLKB輸入端子接收相位與第一時鐘信號相反的第二時鐘信號；每個移位寄存器單元還包括第一電源電壓VDD輸入端子和第二電源電壓VSS輸入端子，分別用于輸入第一電源電壓和第二電源電壓，該第一電源電壓和第二電源電壓用以確保移位寄存器單元的正常工作。其中所述每一級移位寄存器單元的結(jié)構(gòu)示意圖如圖4或圖5所示，包括正向掃描開關(guān)模塊，用于在正向掃描信號的控制下導通上拉驅(qū)動模塊，將第一信號輸出給上拉節(jié)點PU，以及在正向掃描信號的控制下向第二下拉模塊輸入第二信號；所述第一信號是與本級移位寄存器單兀S/R (η)相鄰的上一級S/R (η-i)的輸出信號或STV,所述第二信號是與本級S/R (η)相鄰的下一級S/R (η+1)的輸出信號或STV ；反向掃描開關(guān)模塊，用于在反向掃描信號的控制下導通上拉驅(qū)動模塊，將第二信號輸出給上拉節(jié)點PU，以及在反向掃描信號的控制下向第二下拉模塊輸入第一信號；上拉驅(qū)動模塊，根據(jù)正向掃描開關(guān)模塊或反向掃描開關(guān)模塊的輸出信號向上拉節(jié)點PU輸入上拉控制信號；上拉模塊，用于根據(jù)上拉節(jié)點點的上拉控制信號將相應(yīng)的第一時鐘信號或第二時鐘信號提供給信號輸出端子；下拉驅(qū)動模塊，根據(jù)第二電源電壓VDD和PU點的上拉控制信號，向第一下拉模塊輸出下拉控制信號；第一下拉模塊，用于接收下拉驅(qū)動模塊的下拉控制信號，向信號輸出端子提供第一電源電壓VSS ；第二下拉模塊，用于根據(jù)正向掃描開關(guān)模塊或反向掃描開關(guān)模塊的控制接收復(fù)位信號，并在復(fù)位信號的控制下進行放電，所述復(fù)位信號為第一信號或第二信號。在本發(fā)明實施例一的方案中，由于在各移位寄存器單元中新增了正向掃描開關(guān)模塊及反向掃描開關(guān)模塊，在需要進行正向掃描時，通過向各移位寄存器單元的正向掃描開關(guān)模塊輸入正向掃描信號對上拉驅(qū)動模塊及第二下拉模塊的信號進行控制，進而實現(xiàn)正向掃描；在需要進行反向掃描時，通過向各移位寄存器單兀的反向掃描開關(guān)模塊輸入反向掃描信號對輸入上拉驅(qū)動模塊及第二下拉模塊的信號進行控制，進而實現(xiàn)反向掃描，因此，克服了現(xiàn)有技術(shù)中的移位寄存器無法實現(xiàn)雙向掃描的問題。為了進一步說明本發(fā)明實施例一的方案，下面通過本發(fā)明實施例二中的移位寄存器單元的具體電路對本發(fā)明實施例一的移位寄存器的進行詳細地說明，當然，本發(fā)明并不局限于本發(fā)明實施例二中的電路，任何能實現(xiàn)本發(fā)明實施例一中所述的移位寄存器的工作原理的電路均在本發(fā)明的保護范圍之內(nèi)。 實施例二本發(fā)明實施例二分別對實施例一中圖4和圖5的移位寄存器單元的具體電路結(jié)構(gòu)進行詳細地說明。針對圖4所示的移位寄存器單元的結(jié)構(gòu)，其具體的電路可以為圖6所示，其中，正向掃描開關(guān)模塊101包括第十晶體管M10,其源極連接在第一信號輸入端子,柵極連接在正向掃描信號輸入端子，漏極連接上拉驅(qū)動模塊的輸入節(jié)點；第H 晶體管Mil,其漏極連接在第二信號輸入端子,柵極連接在正向掃描信號輸入端子，源極連接到第二下拉模塊的輸入節(jié)點。反向掃描開關(guān)模塊102包括第十二晶體管，其漏極連接在第二信號輸入端子，柵極連接在反向掃描信號輸入端子，源極連接到上拉驅(qū)動模塊的輸入節(jié)點；第十三晶體管，其漏極連接在第一信號輸入端子，柵極連接在反向掃描信號輸入端子，源極連接到第二下拉模塊的輸入節(jié)點。上拉驅(qū)動模塊103包括第一晶體管，其源極和柵極共同地連接到上拉驅(qū)動模塊的輸入節(jié)點，其漏極連接到上拉節(jié)點PU。 上拉模塊104包括第三晶體管，其柵極連接在上拉節(jié)點PU，源極連接相應(yīng)的第一時鐘信號或第二時鐘信號，漏極連接信號輸出端子；電容器，連接在上拉節(jié)點I3U和信號輸出端子之間。下拉驅(qū)動模塊105包括第五晶體管，其源極和柵極共同地連接到第二電源電壓VDD，漏極連接下拉節(jié)點PD ；第六晶體管，其柵極連接上拉節(jié)點PU，源極連接下拉節(jié)點PD，漏極連接到第一電源電壓VSS。
第一下拉模塊106包括第二晶體管，其源極連接上拉節(jié)點PU，柵極連接下拉節(jié)點PD，漏極連接到第一電源電壓VSS ；第四晶體管，其柵極連接下拉節(jié)點ro，源極連接到輸入端子，漏極連接到第一電源電壓VSS。第二下拉模塊107包括第七晶體管，其柵極連接到第二下拉模塊的輸入節(jié)點，源極連接上拉節(jié)點漏極連接到第一電源電壓VSS;第八晶體管，其源極連接到第二電源電壓VDD，柵極連接第二下拉模塊的輸入節(jié)點，漏極連接下拉節(jié)點ro; 第九晶體管，其柵極連接第二下拉模塊的輸入節(jié)點，源極連接到信號輸出端子，漏極連接到第一電源電壓VSS。針對圖5所示的移位寄存器單元的結(jié)構(gòu)，其具體的電路可以為圖7所示，其中，正向掃描開關(guān)模塊201包括第十晶體管，其漏極連接上拉節(jié)點柵極連接在正向掃描信號輸入端子，源極連接到上拉驅(qū)動模塊的輸出節(jié)點；第十一晶體管，其漏極連接在第二信號輸入端子，柵極連接在正向掃描信號輸入端子，源極連接到第二下拉模塊的輸入節(jié)點。反向掃描開關(guān)模塊202包括第十二晶體管，其漏極連接連接上拉節(jié)點柵極連接在反向掃描信號輸入端子，源極連接到上拉驅(qū)動模塊的輸出節(jié)點；第十三晶體管，其漏極連接在第一信號輸入端子，柵極連接在反向掃描信號輸入端子，源極連接到第二下拉模塊的輸入節(jié)點。 上拉驅(qū)動模塊203包括第一晶體管，其源極和柵極共同地連接到第一信號輸入端子，其漏極連接第十晶體管的源極；第十四晶體管，其源極和柵極共同地連接到第二信號輸入端子，其漏極連接第十二晶體管的源極。上拉模塊204包括第三晶體管，其柵極連接在上拉節(jié)點PU，源極連接相應(yīng)的第一時鐘信號或第二時鐘信號，漏極連接信號輸出端子；電容器，連接在上拉節(jié)點I3U和信號輸出端子之間。下拉驅(qū)動模塊205包括第五晶體管，其源極和柵極共同地連接到第二電源電壓VDD，漏極連接下拉節(jié)點PD ；第六晶體管，其柵極連接上拉節(jié)點PU，源極連接下拉節(jié)點PD，漏極連接到第一電源電壓VSS。第一下拉模塊206包括第二晶體管，其源極連接上拉節(jié)點PU，柵極連接下拉節(jié)點PD，漏極連接到第一電源電壓VSS ；第四晶體管，其柵極連接下拉節(jié)點ro，源極連接到輸入端子，漏極連接到第一電源電壓VSS。第二下拉模塊207包括第七晶體管，其柵極連接到第二下拉模塊的輸入節(jié)點，源極連接上拉節(jié)點漏極連接到第一電源電壓VSS;第八晶體管，其源極連接到第二電源電壓VDD，柵極連接第二下拉模塊的輸入節(jié)點，漏極連接下拉節(jié)點ro;第九晶體管，其柵極連接第二下拉模塊的輸入節(jié)點，源極連接到信號輸出端子，漏極連接到第一電源電壓VSS。 圖6和圖7所示的移位寄存器單元的主要區(qū)別在于圖6所不的移位寄存器單兀在正向掃描(反向掃描)時，輸入的第一信號(第二信號)先經(jīng)過正向掃描開關(guān)模塊(反向掃描開關(guān)模塊)，再經(jīng)過上拉驅(qū)動模塊；而圖7所不的移位寄存器單兀在正向掃描(反向掃描)時,輸入的第一信號(第二信號)先經(jīng)過上拉驅(qū)動模塊(反向掃描開關(guān)驅(qū)動)，再經(jīng)過正向掃描開關(guān)模塊(反向掃描開關(guān)模塊)；不論是信號先經(jīng)過正向掃描開關(guān)模塊(反向掃描開關(guān)模塊)還是后經(jīng)過正向掃描開關(guān)模塊(反向掃描開關(guān)模塊)，正向掃描開關(guān)模塊(反向掃描開關(guān)模塊)均能對輸入的信號能否輸入其他模塊進行控制，以達到實現(xiàn)正向掃描(反向掃描)的目的。本發(fā)明并不局限于圖6或圖7所示的電路形式，還可以在圖6或圖7的基礎(chǔ)上根據(jù)本發(fā)明的構(gòu)思進行改變，例如在圖6所示的電路的基礎(chǔ)上，可以在M12的漏極與I3U點之間，增加另一晶體管，該另一晶體管的漏極連接在PU點，源極和柵極共同地連接在M12的漏極。在圖7所示的移位寄存器的基礎(chǔ)上，還可以增加第十五晶體管M15，該M15的柵極與M7的柵極相連，漏極VSS輸入端子相連，源極與I3U點相連，增加M15后的移位寄存器單元的電路圖如圖8所示，圖8所述的移位寄存器同樣也可以實現(xiàn)雙向掃描的功能。從圖8所示的示意圖中，可以看出，M15與M7共柵極、共源極及共漏極，因此，在圖8的基礎(chǔ)上可以將M7去掉，同樣能實現(xiàn)雙向掃描。需要說明的是，在圖8中M15或M7的去掉與保留需要依據(jù)晶體管的尺寸決定。同時保留晶體管M15與晶體管M7時，可以將晶體管M15與晶體管M7的尺寸做的大一些，僅保留一個時，將保留的一個尺寸做得小一些。具體的，利用上述移位寄存器單元實現(xiàn)雙向掃描時，所述正向掃描信號的電平和反向掃描信號的電平高低可以如下正向掃描時，所述正向掃描信號YB為高電平信號,反向掃描信號為低電平信號；由于在正向掃描信號YB為高電平信號，反向掃描信號Y為低電平信號時，圖7中的MlO打開，Mll打開，M12關(guān)閉，M13關(guān)閉，此時實際工作的電路圖等效于背景技術(shù)中的移位寄存器電路，該移位寄存器單元S/R (η)的上一級移位寄存器S/R (n-1)輸出的信號GOUT(n-1)作為本級的輸入信號，該移位寄存器單元S/R(n)的下一級移位寄存器單元S/R(n+1)的輸出的信號GOUT (η+1)作為本級的復(fù)位信號，也即等效于圖2，因此可以實現(xiàn)正向掃描。
在上述移位寄存器反向掃描時，所述正向掃描信號YB為低電平信號，反向掃描信號Y為高電平信號；由于在正向掃描信號YB為低電平信號，反向掃描信號Y為高電平信號時，圖8中的MlO關(guān)閉，Mll關(guān)閉，M12打開，M12打開，此時而實際工作的電路圖也等效于背景技術(shù)中的移位寄存器單元，但該移位寄存器S/R (η)的下一級移位寄存器S/R (η+1)輸出的信號GOUT(η+1)作為本級移位寄存器S/R (η)的的輸入信號，該移位寄存器S/R (η)的上一級移位寄存器S/R(n-1)輸出的信號GOUT (n_l)作為本級移位寄存器S/R(n)的復(fù)位信號，因此可以實現(xiàn)反向掃描。在本發(fā)明實施例二中，由于正向掃描信號和反向掃描信號對M10、M11、M13、M14的打開與關(guān)閉狀態(tài)進行了控制，進而實現(xiàn)在需要進行正向掃描時，使正向掃描信號為高電平信號，反向掃描信號為低電平信號，該移位寄存器能實現(xiàn)正向掃描；在需要進行反向掃描時，使正向掃描信號YB為低電平信號，反向掃描信號Y為高電平信號，該移位寄存器能實現(xiàn)反向掃描，也即本發(fā)明實施例二中的移位寄存器實現(xiàn)了雙向掃描。
實施例三為了進一步說明本發(fā)明實施例二提供的移位寄存器單元，本實施例三以圖7所示的移位寄存器單元的電路為例，并結(jié)合圖9及圖10所示的掃描時序圖說明其工作原理。如圖9所不,為本發(fā)明實施例二提供的移位寄存器的正向掃描時序不意圖,其中CLK為輸入移位寄存器單元S/R(n)的時鐘信號；CLKB為輸入移位寄存器單元S/R(n_l)及移位寄存器單元S/R(n+1)的時鐘信號；GOUT (η-i)是移位寄存器單元S/R(n)上一級移位寄存器單元S/R(n_l)輸出的信號，作為本級移位寄存器單元S/R (η)的輸入信號；YB是輸入移位寄存器單元S/R (η)的正向掃描信號，其為高電平信號，此時MlO和Mll均打開；Y是輸入移位寄存器S/R (η)的反向掃描信號,其為低電平信號,此時Μ12和Μ13均關(guān)閉；VSS是輸入移位寄存器單兀S/R (η)的第一電源電壓,其為低電平信號；VDD是輸入移位寄存器單元S/R (η)的第二電源電壓，其為高電平信號；該移位寄存器單元S/R(n)正向掃描時序過程可以分為以下五個階段(圖9中的一、二、三、四、五是表示所述五個階段的時間段)第一階段第一個時鐘周期的前半周期，移位寄存器單元S/R(n)接收S/R(n_l)輸出的GOUT (η-i)的高電平信號，Ml打開，所述GOUT (η-i)的高電平信號通過Ml對電容C進行充電，使得I3U節(jié)點的電位升高，M3在PU節(jié)點升高的電位的驅(qū)動下打開；通過對M6尺寸的設(shè)計，使得H)節(jié)點的電位降低，進而M2、M4關(guān)斷；由于M3導通，輸入本級移位寄存器S/R(n)的時鐘信號為低電平信號，因此時鐘信號的低電平信號經(jīng)過M3輸出，表現(xiàn)在圖9中，即為GOUT (η)在此第一階段為低電平信號。第二階段第一個時鐘周期的后半周期，輸入移位寄存器單元S/R(n)的輸入信號為低電平信號(也即GOUT (η-i)在此階段的低電平信號)，Ml關(guān)斷，I3U節(jié)點的電位依然為高電位，下拉節(jié)點H)節(jié)點繼續(xù)保持第一階段的低電位，因此，M2和M4仍然是關(guān)斷的；時鐘信號CLK為高電位信號，I3U節(jié)點的電壓由于自舉效應(yīng)而被放大，也就是說，電容C與PU節(jié)點相連的一端的電位在第一階段的基礎(chǔ)上繼續(xù)升高，M3保持打開狀態(tài)，因此，時鐘信號的高電平信號經(jīng)過M3輸出，表現(xiàn)在圖9中，即為GOUT (η)在此第二階段為高電平信號。第三階段第二個時鐘周期的前半周期，輸入移位寄存器S/R(n)的復(fù)位信號為高電平信號(也即S/R(n)的下一級移位寄存器單兀S/R(n+1)輸出的信號GOUT (η+1)在此第三階段的高電平信號)，輸入移位寄存器單元S/R (η)的時鐘信號為低電平信號，Μ7、Μ8和Μ9均被打開，電容C進行放電，因此，與Μ7相連的PU節(jié)點的電位下拉至VSS的電位，進而Μ6關(guān)閉，此時，PD節(jié)點與Μ5相連，而Μ5在高電平信號VDD控制下，一直處于打開狀態(tài)，因此，PD節(jié)點的電位變?yōu)楦唠娢?。由于M2的柵極、Μ4的柵極都與H)節(jié)點相連，因此，當H)節(jié)點的電位變?yōu)楦唠娢粫r，M2、M4都打開。由于M3的柵極與I3U節(jié)點相連，因此I3U節(jié)點的電位降低為VSS的電位后，M3關(guān)閉。由于M2和M4都打開，VSS即作為本級移位寄存器的輸出，表現(xiàn)在圖9中，即為GOUT (η)在此第三階段為高電平信號。第四階段第二個時鐘周期的后半周期，輸入移位寄存器單元S/R(n)的時鐘信號為高電平信號。由于M3的柵極的電位仍為低電位，因此，M3仍保持第三階段的關(guān)閉狀態(tài)， 因此，輸入移位寄存器單兀S/R(n)的時鐘信號的高電平信號就不會從M3輸出，由于M2和M4仍為打開狀態(tài)，VSS仍作為移位寄存器單元S/R (η)的輸出，因此，移位寄存器單元S/R (η)輸出的信號GOUT (η)繼續(xù)保持輸出第三階段的低電平信號，表現(xiàn)在圖9中，即為GOUT (η)在此第四階段為低電平信號。第五階段第三個時鐘周期的前半周期，輸入移位寄存器單元S/R(n)的時鐘信號為低電位信號。由于M3的柵極的電位仍為低電位，因此，M3仍保持第三階段的關(guān)斷狀態(tài)，因此，輸入移位寄存器單元S/R(n)的時鐘信號的低電位信號就不會傳輸?shù)叫盘栞敵龆耍捎贛2和M4仍為打開狀態(tài)，VSS仍作為移位寄存器單元S/R(n)的輸出，因此，移位寄存器單元S/R(n)輸出的信號GOUT (η)繼續(xù)保持輸出第三階段的低電平信號，表現(xiàn)在圖9中，即為GOUT (η)在此第五階段為低電平信號。之后，依次重復(fù)第四階段和第五階段，直至移位寄存器單元S/R(n)接收到其上一級移位寄存器單元S/R (η-i)輸出的GOUT (n_l)高電平信號后再開始重新執(zhí)行第一階段。如圖10所示，為本發(fā)明實施例三提供的移位寄存器S/R (η)的反向掃描時序示意圖，其中CLK為輸入移位寄存器單元S/R(n)的時鐘信號；CLKB為輸入移位寄存器單元S/R(n_l)及移位寄存器單元S/R(n+1)的時鐘信號；GOUT (η+1)為S/R(n+1)輸出的信號,用于作為S/R(n)的復(fù)位信號；YB是輸入移位寄存器單元S/R (η)的正向掃描信號，其為高電平信號，此時MlO和Mll均關(guān)閉；Y是輸入移位寄存器S/R (η)的反向掃描信號,其為低電平信號,此時Μ12和Μ13均打開；VSS是輸入移位寄存器單兀S/R (η)的第一電源電壓,其為低電平信號；VDD是輸入移位寄存器單元S/R (η)的第二電源電壓，其為高電平信號；該移位寄存器單元S/R (η)正向掃描時序過程可以分為以下五個階段(圖10中的一、二、三、四、五是表示所述五個階段的時間段)第一階段第一個時鐘周期的前半周期，移位寄存器單元S/R(n)接收S/R(n+1)輸出的GOUT (η+1)的高電平信號，Ml打開，所述GOUT (η+1)的高電平信號通過Ml對電容C進行充電，使得I3U節(jié)點的電位升高，M3在PU節(jié)點升高的電位的驅(qū)動下打開；通過對Μ6尺寸的設(shè)計，使得H)節(jié)點的電位降低，進而M2、Μ4關(guān)斷；由于M3導通，輸入本級移位寄存器單元S/R(n)的時鐘信號為低電平信號，因此時鐘信號的低電平信號經(jīng)過M3輸出，表現(xiàn)在圖
10中，即為GOUT (η)在此第一階段為低電平信號。第二階段第一個時鐘周期的后半周期，輸入移位寄存器單元S/R(n)的輸入信號為低電平信號(也即GOUT (η+1)在此階段的低電平信號)，Ml關(guān)斷，I3U節(jié)點的電位依然為高電位，下拉節(jié)點H)節(jié)點繼續(xù)保持第一階段的低電位，因此，M2和M4仍然是關(guān)斷的；時鐘信號CLK為高電位信號，I3U節(jié)點的電壓由于自舉效應(yīng)而被放大，也就是說，電容C與PU節(jié)點相連的一端的電位在第一階段的基礎(chǔ)上繼續(xù)升高，M3保持打開狀態(tài)，因此，時鐘信號的高電平信號經(jīng)過M3輸出，表現(xiàn)在圖10中，即為GOUT (η)在此第二階段為高電平信號。第三階段第二個時鐘周期的前半周期，輸入移位寄存器單元S/R(n)的復(fù)位信號 為高電平信號(也即S/R(n)的上一級移位寄存器單元S/R (n-1)輸出的信號GOUT (n_l)在此第三階段的高電平信號)，輸入移位寄存器單元S/R(n)的時鐘信號為低電平信號，M7、M8和M9均被打開，電容C進行放電，因此，與M7相連的PU節(jié)點的電位下拉至VSS的電位，進而M6關(guān)閉，此時，PD節(jié)點與M5相連，而M5在高電平信號VDD控制下，一直處于打開狀態(tài)，因此，ro節(jié)點的電位變?yōu)楦唠娢?。由于M2的柵極、M4的柵極都與ro節(jié)點相連，因此，當ro節(jié)點的電位變?yōu)楦唠娢粫r，M2、M4都打開。由于M3的柵極與I3U節(jié)點相連，因此I3U節(jié)點的電位降低為VSS的電位后，M3關(guān)閉。由于M2和M4都打開，VSS即作為本級移位寄存器單元的輸出，表現(xiàn)在圖10中，即為GOUT (η)在此第三階段為高電平信號。第四階段第二個時鐘周期的后半周期，輸入移位寄存器單元S/R(n)的時鐘信號為高電平信號。由于M3的柵極的電位仍為低電位，因此，M3仍保持第三階段的關(guān)閉狀態(tài)，因此，輸入移位寄存器單兀S/R(n)的時鐘信號的高電平信號就不會從M3輸出，由于M2和M4仍為打開狀態(tài)，VSS仍作為移位寄存器單元S/R (η)的輸出，因此，移位寄存器單元S/R (η)輸出的信號GOUT (η)繼續(xù)保持輸出第三階段的低電平信號，表現(xiàn)在圖10中，即為GOUT (η)在此第四階段為低電平信號。第五階段第三個時鐘周期的前半周期，輸入移位寄存器單元S/R(n)的時鐘信號為低電位信號。由于M3的柵極的電位仍為低電位，因此，M3仍保持第三階段的關(guān)斷狀態(tài)，因此，輸入移位寄存器單元S/R(n)的時鐘信號的低電位信號就不會傳輸?shù)叫盘栞敵龆?，由于M2和M4仍為打開狀態(tài)，VSS仍作為移位寄存器單元S/R(n)的輸出，因此，移位寄存器單元S/R(n)輸出的信號GOUT (η)繼續(xù)保持輸出第三階段的低電平信號，表現(xiàn)在圖10中，SP為GOUT (η)在此第五階段為低電平信號。之后，依次重復(fù)第四階段和第五階段，直至移位寄存器單元S/R(n)接收到下一級移位寄存器單元S/R(η+1)輸出GOUT (η+1)的高電平信號后再開始重新執(zhí)行第一階段。實施例四本發(fā)明實施例四提供一種柵極驅(qū)動電路，所述柵極驅(qū)動電路包括實施例一至實施例三所述的移位寄存器。實施例五本發(fā)明實施例五提供一種顯示裝置，所述顯示裝置包括實施例四所述的柵極驅(qū)動電路。顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1.一種移位寄存器，其特征在于，包含N級移位寄存器單元依次互連，其中，幀起始信號STV被分別接入到第一級移位寄存器單元的第一信號輸入端子和第N級移位寄存器單元的第二信號輸入端子，正向掃描信號和反向掃描信號被分別接入到各級移位寄存器單元的正向掃描信號輸入端子和反向掃描信號輸入端子，所述移位寄存器根據(jù)輸入的正向掃描信號通過各級移位寄存器單元的信號輸出端子按正向來順序地輸出各級的輸出信號，根據(jù)輸入的反向掃描信號通過各級移位寄存器單元的信號輸出端子按反向來順序輸出各級的輸出信號，多級移位寄存器單元中有接收第一時鐘信號的奇數(shù)級和接收相位與第一時鐘信號相反的第二時鐘信號的偶數(shù)級； 所述每一級移位寄存器單元包括 正向掃描開關(guān)模塊，用于在正向掃描信號的控制下導通上拉驅(qū)動模塊，將第一信號輸出給上拉節(jié)點PU，以及在正向掃描信號的控制下向第二下拉模塊輸入第二信號；所述第一信號是與本級移位寄存器單元S/R (η)相鄰的上一級S/R (η-i)的輸出信號或STV，所述第二信號是與本級S/R (η)相鄰的下一級S/R (η+1)的輸出信號或STV ； 反向掃描開關(guān)模塊，用于在反向掃描信號的控制下導通上拉驅(qū)動模塊，將第二信號輸出給上拉節(jié)點PU，以及在反向掃描信號的控制下向第二下拉模塊輸入第一信號； 上拉驅(qū)動模塊，根據(jù)正向掃描開關(guān)模塊或反向掃描開關(guān)模塊的輸出信號向上拉節(jié)點PU輸入上拉控制信號； 上拉模塊，用于根據(jù)上拉節(jié)點PU點的上拉控制信號將相應(yīng)的第一時鐘信號或第二時鐘信號提供給信號輸出端子； 下拉驅(qū)動模塊，根據(jù)第二電源電壓VDD和PU點的上拉控制信號，向第一下拉模塊輸出下拉控制信號； 第一下拉模塊，用于接收下拉驅(qū)動模塊的下拉控制信號，向信號輸出端子提供第一電源電壓VSS ； 第二下拉模塊，用于根據(jù)正向掃描開關(guān)模塊或反向掃描開關(guān)模塊的控制接收復(fù)位信號，并在復(fù)位信號的控制下進行放電，所述復(fù)位信號為第一信號或第二信號。
2.如權(quán)利要求I所述的移位寄存器，其特征在于，所述正向掃描開關(guān)模塊包括 第十晶體管，其源極連接在第一信號輸入端子，柵極連接在正向掃描信號輸入端子，漏極連接上拉驅(qū)動模塊的輸入節(jié)點； 第十一晶體管，其漏極連接在第二信號輸入端子，柵極連接在正向掃描信號輸入端子，源極連接到第二下拉模塊的輸入節(jié)點。
3.如權(quán)利要求2所述的移位寄存器，其特征在于，所述反向掃描開關(guān)模塊包括 第十二晶體管，其漏極連接在第二信號輸入端子，柵極連接在反向掃描信號輸入端子，源極連接到上拉驅(qū)動模塊的輸入節(jié)點； 第十三晶體管，其漏極連接在第一信號輸入端子，柵極連接在反向掃描信號輸入端子，源極連接到第二下拉模塊的輸入節(jié)點。
4.如權(quán)利要求3所述的移位寄存器，其特征在于，所述上拉驅(qū)動模塊包括 第一晶體管，其源極和柵極共同地連接到上拉驅(qū)動模塊的輸入節(jié)點，其漏極連接到上拉節(jié)點PU。
5.根據(jù)權(quán)利要求I所述的移位寄存器，其特征在于，所述正向掃描開關(guān)模塊包括第十晶體管，其漏極連接上拉節(jié)點PU，柵極連接在正向掃描信號輸入端子，源極連接到上拉驅(qū)動模塊的輸出節(jié)點； 第十一晶體管，其漏極連接在第二信號輸入端子，柵極連接在正向掃描信號輸入端子，源極連接到第二下拉模塊的輸入節(jié)點。
6.如權(quán)利要求5所述的移位寄存器，其特征在于，所述反向掃描開關(guān)模塊包括 第十二晶體管，其漏極連接連接上拉節(jié)點PU，柵極連接在反向掃描信號輸入端子，源極連接到上拉驅(qū)動模塊的輸出節(jié)點； 第十三晶體管，其漏極連接在第一信號輸入端子，柵極連接在反向掃描信號輸入端子，源極連接到第二下拉模塊的輸入節(jié)點。
7.根據(jù)權(quán)利要求6所述的移位寄存器，其特征在于，所述上拉驅(qū)動模塊包括 第一晶體管，其源極和柵極共同地連接到第一信號輸入端子，其漏極連接第十晶體管的源極； 第十四晶體管，其源極和柵極共同地連接到第二信號輸入端子，其漏極連接第十二晶體管的源極。
8.根據(jù)權(quán)利要求4或7所述的移位寄存器，其特征在于，所述上拉模塊包括 第三晶體管，其柵極連接在上拉節(jié)點PU，源極連接相應(yīng)的第一時鐘信號或第二時鐘信號，漏極連接信號輸出端子； 電容器，連接在上拉節(jié)點PU和信號輸出端子之間。
9.根據(jù)權(quán)利要求8所述的移位寄存器，其特征在于，所述下拉驅(qū)動模塊包括 第五晶體管，其源極和柵極共同地連接到第二電源電壓VDD，漏極連接下拉節(jié)點ro ； 第六晶體管，其柵極連接上拉節(jié)點PU，源極連接下拉節(jié)點PD，漏極連接到第一電源電壓 VSS。
10.根據(jù)權(quán)利要求9所述的移位寄存器，其特征在于，所述第一下拉模塊包括 第二晶體管，其源極連接上拉節(jié)點PU，柵極連接下拉節(jié)點PD，漏極連接到第一電源電壓 VSS ； 第四晶體管，其柵極連接下拉節(jié)點ro，源極連接到輸入端子，漏極連接到第一電源電壓VSS。
11.如權(quán)利要求10所述的移位寄存器，其特征在于，所述第二下拉模塊包括 第七晶體管，其柵極連接到第二下拉模塊的輸入節(jié)點，源極連接上拉節(jié)點PU，漏極連接到第一電源電壓VSS; 第八晶體管，其源極連接到第二電源電壓VDD，柵極連接第二下拉模塊的輸入節(jié)點，漏極連接下拉節(jié)點ro ； 第九晶體管，其柵極連接第二下拉模塊的輸入節(jié)點，源極連接到信號輸出端子，漏極連接到第一電源電壓VSS。
12.—種柵極驅(qū)動電路，其特征在于，所述柵極驅(qū)動電路包含如權(quán)利要求ι-ll任一所述的移位寄存器。
13.—種顯示裝置，其特征在于，所述顯示裝置包含權(quán)利要求12所述的柵極驅(qū)動電路。
全文摘要
本發(fā)明公開了一種移位寄存器、柵極驅(qū)動電路和顯示裝置，主要內(nèi)容為移位寄存器根據(jù)正向掃描信號通過各級的信號輸出端子正向輸出各級的輸出信號，根據(jù)反向掃描信號通過各級的信號輸出端子反向輸出各級的輸出信號，每一級都包括在正向掃描信號的控制下導通上拉驅(qū)動模塊，將第一信號輸出給上拉節(jié)點，將第二信號輸出給第二下拉模塊的正向掃描開關(guān)模塊、在反向掃描信號的控制下導通上拉驅(qū)動模塊，將第二信號輸出給上拉節(jié)點，將第一信號輸出給第二下拉模塊的正向掃描開關(guān)模塊、上拉驅(qū)動模塊、上拉模塊、下拉驅(qū)動模塊、第一下拉模塊和第二下拉模塊。利用正向掃描開關(guān)模塊和反向掃描開關(guān)模塊控制不同的信號輸入不同的模塊，故可實現(xiàn)雙向掃描。
文檔編號G09G3/20GK102945651SQ20121042805
公開日2013年2月27日 申請日期2012年10月31日 優(yōu)先權(quán)日2012年10月31日
發(fā)明者王崢 申請人:京東方科技集團股份有限公司, 北京京東方顯示技術(shù)有限公司