功率管分組混合驅(qū)動(dòng)電路的制作方法
【專利摘要】本發(fā)明涉功率管分組混合驅(qū)動(dòng)電路。本發(fā)明針對(duì)現(xiàn)有技術(shù)中無法在保持匹配精度不受影響的前提下提高功率管柵驅(qū)動(dòng)能力和抗干擾能力的缺點(diǎn)，提供功率管分組混合驅(qū)動(dòng)電路，包括電源輸入端、參考電流產(chǎn)生單元、恒流調(diào)節(jié)單元、緩沖單元及恒流輸出單元，所述參考電流產(chǎn)生單元與恒流調(diào)節(jié)單元連接，恒流調(diào)節(jié)單元分別與包括電源輸入端及緩沖單元連接，緩沖單元與恒流輸出單元連接。本發(fā)明通過使用多路電壓緩沖器驅(qū)動(dòng)多通道大功率MOS管，使各大功率MOS管柵驅(qū)動(dòng)電壓受輸出電流的開關(guān)動(dòng)作的干擾程度大大減弱，在進(jìn)行開關(guān)操作時(shí)，各通道功率MOS管柵電壓的耦合跳變可以更快速恢復(fù)到穩(wěn)定狀態(tài)，從而減小功率管輸出電流的快速跳變并達(dá)到穩(wěn)定。適用于LED顯示系統(tǒng)中的驅(qū)動(dòng)電路。
【專利說明】功率管分組混合驅(qū)動(dòng)電路【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及功率管分組混合驅(qū)動(dòng)電路，特別涉及一種應(yīng)用于LED顯示系統(tǒng)中的驅(qū)動(dòng)電路。
【背景技術(shù)】
[0002]隨著經(jīng)濟(jì)的飛速發(fā)展，現(xiàn)代生活中信息平面顯示的需求變得急劇擴(kuò)大。它已廣泛地應(yīng)用于電信、郵政、金融、交通和體育場(chǎng)館等各個(gè)行業(yè)及政府工作部門。LED顯示屏的應(yīng)用離不開它所需要的驅(qū)動(dòng)控制電路，通過驅(qū)動(dòng)電路來獲得良好而平穩(wěn)的電流，使LED顯示更加均勻，滿足各種場(chǎng)合的應(yīng)用要求，與此同時(shí)人們對(duì)LED顯示屏的顯示品質(zhì)也提出了更高的要求，這就要求LED驅(qū)動(dòng)電路的性能獲得更高水平的提高。
[0003]目前市場(chǎng)主流LED屏顯示驅(qū)動(dòng)芯片都采用8通道或16通道恒流輸出架構(gòu)。由于每通道需要獲得足夠的電流輸出能力和較低的漏、源電壓消耗，各通道需要足夠數(shù)量的功率MOS管，從而需要很強(qiáng)的功率管柵驅(qū)動(dòng)電壓。又由于多通道輸出，再加上級(jí)聯(lián)應(yīng)用條件，各LED點(diǎn)陣行和列的電流一致性將會(huì)顯著影響屏的顯示效果。為了獲得較好的電流一致性特性，現(xiàn)有的多通道LED驅(qū)動(dòng)電路一般采用多個(gè)相同單元的恒流源裝置結(jié)合版圖匹配的結(jié)構(gòu)設(shè)計(jì)來提升多通道輸出電流間的匹配精度，然而卻沒有可靠有效的方法使得在保持匹配精度不受影響的前提下提高功率管柵驅(qū)動(dòng)能力和抗干擾能力。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題，就是針對(duì)現(xiàn)有技術(shù)中無法在保持匹配精度不受影響的前提下提高功率管柵驅(qū)動(dòng)能力和抗干擾能力的缺點(diǎn)，提供功率管分組混合驅(qū)動(dòng)電路，通過使用多路電壓緩沖器驅(qū)動(dòng)多通道大功率MOS管，使各大功率MOS管柵驅(qū)動(dòng)電壓受輸出電流的開關(guān)動(dòng)作的干擾程度大大`減弱，在進(jìn)行開關(guān)操作時(shí)，各通道功率MOS管柵電壓的耦合跳變可以更快速恢復(fù)到穩(wěn)定狀態(tài)，從而減小功率管輸出電流的快速跳變并達(dá)到穩(wěn)定。
[0005]本發(fā)明解決所述技術(shù)問題，采用的技術(shù)方案是，功率管分組混合驅(qū)動(dòng)電路，包括電源輸入端，還包括參考電流產(chǎn)生單元、恒流調(diào)節(jié)單元、緩沖單元及恒流輸出單元，所述參考電流產(chǎn)生單元與恒流調(diào)節(jié)單元連接，恒流調(diào)節(jié)單元分別與包括電源輸入端及緩沖單元連接，緩沖單元與恒流輸出單元連接；
[0006]所述參考電流產(chǎn)生單元，用于產(chǎn)生參考電流；
[0007]所述恒流調(diào)節(jié)單元，用于將上述參考電流產(chǎn)生單元產(chǎn)生的參考電流進(jìn)行鏡像，并產(chǎn)生驅(qū)動(dòng)電壓傳輸給緩沖單元；
[0008]所述緩沖單元，用于將上述驅(qū)動(dòng)電壓經(jīng)過緩沖后，分別驅(qū)動(dòng)恒流輸出單元中的各通道輸出功率管；
[0009]所述恒流輸出單元，用于對(duì)鏡像電流進(jìn)行比例放大，實(shí)現(xiàn)恒流輸出。
[0010]具體的，所述參考電流產(chǎn)生單兀包括第一參考電壓輸入端口、第一放大器、第一MOS管及電阻,所述第一參考電壓輸入端口與第一放大器的正向輸入端連接，第一放大器的反向輸入端分別與電阻的一端及第一 MOS管的源端連接，電阻的另一端到地，第一放大器的輸出端與第一 MOS管的柵端連接，第一 MOS管的漏端與恒流調(diào)節(jié)單元連接。
[0011]具體的，所述恒流調(diào)節(jié)單元包括電流鏡及電壓跟隨單元，電流鏡包括第二 MOS管及第三MOS管，電壓跟隨單元包括第二參考電壓輸入端口、第二放大器及第四MOS管，所述第二 MOS管的源端及第三MOS管的源端分別與電源輸入端連接，第二 MOS管的柵端和漏端及第三MOS管的柵端分別與參考電流產(chǎn)生單元連接，第三MOS管的漏端分別與第二放大器的正向輸入端、第四MOS管的漏端及恒流輸出單元連接，第二放大器的反向輸入端與第二參考電壓輸入端口連接，第二放大器的輸出端分別與第四MOS管的柵端及緩沖單元連接，第四MOS管的源端接地。
[0012]具體的，所述緩沖單元為柵驅(qū)動(dòng)緩沖器陣列，所述柵驅(qū)動(dòng)緩沖器陣列輸入端與恒流調(diào)節(jié)單元連接，柵驅(qū)動(dòng)緩沖器陣列輸出端與恒流輸出單元連接。
[0013]具體的，所述恒流輸出單元包括輸出端口、第三放大器、第五MOS管及第六MOS管，第三放大器的正向輸入端與恒流調(diào)節(jié)單元連接，第三放大器的反向輸入端分別與第五MOS管的漏端及第六MOS管的源端連接，第五MOS管的柵端與緩沖單元連接，第五MOS管的源端接地，第三放大器的的輸出端與第六MOS管的柵端連接，第六MOS管的漏端與輸出端口連接。
[0014]進(jìn)一步的，所述恒流輸出單元還包括第七M(jìn)OS管及PWM輸入端，所述PWM輸入端與第七M(jìn)OS管的柵端連接，第七M(jìn)OS管的漏端與第三放大器的輸出端及第六MOS管的柵端連接,第七M(jìn)OS管的源端連接到地。
[0015]進(jìn)一步的，第六MOS管為HVNMOS管。
[0016]具體的，所述恒流輸出單元的數(shù)量與電流鏡的比例值相對(duì)應(yīng)。
[0017]進(jìn)一步的，所述柵驅(qū)動(dòng)緩沖器陣列數(shù)與第五MOS管的數(shù)量相等，且不少于一個(gè)。
[0018]具體的，還包括控制信號(hào)產(chǎn)生單元、移位寄存單元及數(shù)據(jù)鎖存單元，所述控制信號(hào)產(chǎn)生單元分別與移位寄存單元及數(shù)據(jù)鎖存單元連接，移位寄存單元與數(shù)據(jù)鎖存單元連接，數(shù)據(jù)鎖存單元與恒流輸出單元連接；
[0019]所述控制信號(hào)產(chǎn)生單元，用以產(chǎn)生串行灰階輸入數(shù)據(jù)、時(shí)鐘輸入信號(hào)、數(shù)據(jù)鎖存控制信號(hào)以及使能控制輸入信號(hào)；
[0020]所述移位寄存器單元，用于接收串行灰階輸入數(shù)據(jù)和時(shí)鐘輸入信號(hào)，對(duì)其進(jìn)行預(yù)處理，并根據(jù)時(shí)鐘輸入信號(hào)將串行灰階數(shù)據(jù)進(jìn)行寄存；
[0021]所述數(shù)據(jù)鎖存器單元，用于接收鎖存控制信號(hào)和使能控制輸入信號(hào)，對(duì)其進(jìn)行預(yù)處理，并根據(jù)鎖存控制信號(hào)從移位寄存器單元中讀取出寄存器數(shù)據(jù)，并予以并行輸出，以及根據(jù)使能控制輸入信號(hào)對(duì)各輸出通道的開啟狀態(tài)進(jìn)行控制。
[0022]本發(fā)明的有益效果是，通過使用多路電壓緩沖器驅(qū)動(dòng)多通道大功率MOS管，使各大功率MOS管柵驅(qū)動(dòng)電壓受輸出電流的開關(guān)動(dòng)作的干擾程度大大減弱，在進(jìn)行開關(guān)操作時(shí)，各通道功率MOS管柵電壓的耦合跳變可以更快速恢復(fù)到穩(wěn)定狀態(tài)，從而減小功率管輸出電流的快速跳變并達(dá)到穩(wěn)定，達(dá)到提高輸出驅(qū)動(dòng)電流的匹配精度及開關(guān)速度的目的，從而顯著提高所驅(qū)動(dòng)LED顯示屏幕的顯示品質(zhì)。
【專利附圖】

【附圖說明】[0023]圖1為本發(fā)明功率管分組混合驅(qū)動(dòng)電路的結(jié)構(gòu)框圖；
[0024]圖2為本發(fā)明實(shí)施例中功率管分組混合驅(qū)動(dòng)電路的電路圖；
[0025]圖3為本發(fā)明實(shí)施例中恒流輸出單元各輸出通道的分組示意圖；
[0026]圖4為本發(fā)明實(shí)施例中單通道恒流輸出單元電路示意圖；
[0027]圖5為圖3中具體輸出級(jí)功率管分組混合驅(qū)動(dòng)的電路示意圖；
[0028]圖6為本發(fā)明另一實(shí)施例的功率管驅(qū)動(dòng)電路的的結(jié)構(gòu)框圖；
[0029]其中，200為參考電流產(chǎn)生單元，201為電流鏡連接，202為電壓跟隨器，203為柵驅(qū)動(dòng)緩沖器陣列，204為恒流輸出單元，VDD為電源輸入端，Vrefl為第一參考電壓輸入端口，Vref2為第二參考電壓輸入端口，OPl為第一放大器，0P2為第二放大器，0P3為第三放大器，R為電阻，Ml為第一 NMOS管，M2為第二 PMOS管，M3為第三PMOS管，M4為第四NMOS管，M5為第五NMOS管，M6為第六HVNMOS管，500為電壓緩沖器陣列，Bufl為第一柵驅(qū)動(dòng)緩沖器，Buf2為第二柵驅(qū)動(dòng)緩沖器，Buf3為第三柵驅(qū)動(dòng)緩沖器，Buf4為第四柵驅(qū)動(dòng)緩沖器，OUT為輸出端口，Group I為第一組輸出通道，Group II為第二組輸出通道，Group III為第三組輸出通道，Group IV為第四組輸出通道，SDI為串行灰階輸入數(shù)據(jù)、CLK為時(shí)鐘輸入信號(hào)、LE為數(shù)據(jù)鎖存控制信號(hào)，OE為使能控制輸入信號(hào)。
【具體實(shí)施方式】
[0030]下面結(jié)合附圖及實(shí)施例詳細(xì)描述本發(fā)明的技術(shù)方案:
[0031]本發(fā)明針對(duì)現(xiàn)有技術(shù)中無法在保持匹配精度不受影響的前提下提高功率管柵驅(qū)動(dòng)能力和抗干擾能力的缺點(diǎn)，提供功率管分組混合驅(qū)動(dòng)電路，如圖1所示，包括電源輸入端,還包括參考電流產(chǎn)生單元、恒流調(diào)節(jié)單元、緩沖單元及恒流輸出單元,所述參考電流產(chǎn)生單元與恒流調(diào)節(jié)單元連接，恒流調(diào)節(jié)單元分別與包括電源輸入端及緩沖單元連接，緩沖單元與恒流輸出單元連接；所述參考電流產(chǎn)生單元，用于產(chǎn)生參考電流；所述恒流調(diào)節(jié)單元，用于將上述參考電流產(chǎn)生單元產(chǎn)生的參考電流進(jìn)行鏡像，并產(chǎn)生驅(qū)動(dòng)電壓傳輸給緩沖單元；所述緩沖單元，用于將上述驅(qū)動(dòng)電壓經(jīng)過緩沖后，分別驅(qū)動(dòng)恒流輸出單元中的各通道輸出功率管；所述恒流輸出單元，用于對(duì)鏡像電流進(jìn)行比例放大，實(shí)現(xiàn)恒流輸出。通過使用多路電壓緩沖器驅(qū)動(dòng)多通道大功率MOS管，使各大功率MOS管柵驅(qū)動(dòng)電壓受輸出電流的開關(guān)動(dòng)作的干擾程度大大減弱，在進(jìn)行開關(guān)操作時(shí)，各通道功率MOS管柵電壓的耦合跳變可以更快速恢復(fù)到穩(wěn)定狀態(tài)，從而減小功率管輸出電流的快速跳變并達(dá)到穩(wěn)定。
[0032]實(shí)施例
[0033]本例中，功率管分組混合驅(qū)動(dòng)電路，如圖2所示，參考電流產(chǎn)生單元200與比例值為1:n的電流鏡201連接，電流鏡201與電壓跟隨器202及恒流輸出單元204連接，電壓跟隨器202與柵驅(qū)動(dòng)緩沖器陣列203的輸入端連接，柵驅(qū)動(dòng)緩沖器陣列203的輸出端與恒流輸出單元204連接。具體的，第一參考電壓輸入端口 Vrefl與第一放大器OPl的正向輸入端連接，第一放大器OPl的反向輸入端分別與電阻R的一端及第一 NMOS管Ml的源端連接，電阻R的另一端到地，第一放大器OPl的輸出端與第一 NMOS管Ml的柵端連接，第一 MOS管的漏端分別與第二 PMOS管M2的柵端和漏端及第三PMOS管M3的柵端連接，第二 PMOS管M2的源端及第三PMOS管M3的源端分別與電源輸入端VDD連接，第三PMOS管M3的漏端分別與第二放大器0P2的正向輸入端、第三放大器0P3的正向輸入端及第四NMOS管M4的漏端連接，第二放大器0P2的反向輸入端與第二參考電壓輸入端口 Vref2連接，第二放大器0P2的輸出端分別與第四NMOS管M4的柵端及柵驅(qū)動(dòng)緩沖器陣列203的輸入端連接，第四NMOS管M4的源端連接到地，第三放大器0P3的反向輸入端分別與第六HVNMOS管M6的源端及第五NMOS管M5的漏端連接，第三放大器0P3的輸出端與第六HVNMOS管M6的柵端連接，第六HVNMOS管M6的漏端與輸出端口 OUT連接，第五NMOS管M5的柵端與柵驅(qū)動(dòng)緩沖器陣列203的輸出端連接，第五NMOS管M5的源端連接到地。其中，電流鏡201的比例值為1:n，恒流輸出單元204的數(shù)量與電流鏡的比例值相對(duì)應(yīng)，即恒流輸出單元204的數(shù)量為η,即有η組輸出端口 OUT。第五NMOS管M5的并聯(lián)數(shù)與柵驅(qū)動(dòng)緩沖器陣列203的陣列數(shù)由輸出級(jí)通道數(shù)決定。
[0034]現(xiàn)有技術(shù)中常見的輸出級(jí)有8通道、16通道、24通道輸出幾種方式，本例中如圖3所示，以16通道電流輸出為例，采用將恒流輸出級(jí)平均等分的辦法將輸出及分成相等的四組分別為第一組輸出通道Group 1、第二組輸出通道Group I1、第三組輸出通道Group III及第四組輸出通道Group IV，每組包含四個(gè)輸出端口 0UT，使得前級(jí)功率管柵驅(qū)動(dòng)電壓通過緩沖單元驅(qū)動(dòng)相同條件的輸出級(jí)功率管，從而獲得各通道間的良好匹配精度。
[0035]如圖4所示為單通道恒定電流輸出級(jí)電路，本例中以圖2中第一輸出通道電路的基礎(chǔ)上增加了第七NMOS管M7，第七NMOS管M7的漏端與第三放大器的輸出端及第六NMOS管M6的柵端連接，第七NMOS管M7的源端連接到地。第七NMOS管M7作為開關(guān)M0S，控制第三放大器0P3所驅(qū)動(dòng)的第六HVNMOS管M6的柵，實(shí)現(xiàn)輸出通道的開關(guān)動(dòng)作，第四NMOS管M4的源端接地，柵、漏端電壓由第二參考電壓輸入端口 Vref2所輸入的參考電壓及電壓跟隨器中的第二放大器0P2確定，第四NMOS管M4的柵電壓經(jīng)過柵驅(qū)動(dòng)緩沖器陣列203后驅(qū)動(dòng)第五NMOS管M5。由于第四NMOS管M4的柵、源及漏極電壓和第五NMOS管M5的柵、源及漏極電壓相等，且兩者的并聯(lián)數(shù)成比例，因而實(shí)現(xiàn)第五NMOS管M5輸出電流對(duì)于第四NMOS管M4電流的鏡像。由于第七NMOS管M7接收PWM信號(hào)將會(huì)作頻繁開關(guān)動(dòng)作，通道輸出電流發(fā)生突變，因而第六HVNMOS管M6的源極電壓受此影響而產(chǎn)生跳變，并通過第五NMOS管M5的柵漏電容進(jìn)一步耦合至它的柵極，因此在每次開關(guān)動(dòng)作時(shí)，第五NMOS管M5的柵極需要較大的驅(qū)動(dòng)能力來抵抗上述電壓干擾并使輸出電流快速達(dá)到平衡和穩(wěn)定。
[0036]具體輸出級(jí)功率管分組混合驅(qū)動(dòng)的電路如圖5所示，電壓緩沖器陣列500，由四個(gè)相同的柵驅(qū)動(dòng)緩沖器構(gòu)成分別為第一柵驅(qū)動(dòng)緩沖器Bufl、第二柵驅(qū)動(dòng)緩沖器Buf2、第三柵驅(qū)動(dòng)緩沖器Buf3及第四柵驅(qū)動(dòng)緩沖器Buf4，經(jīng)過排列組合后輸出四組功率管驅(qū)動(dòng)總線分別為第一組輸出通道Group 1、第二組輸出通道Group I1、第三組輸出通道Group III及第四組輸出通道Group IV。具體的，第一組輸出通道Group I中可以看到每個(gè)通道的功率管均分成大小相等或相近的四組功率管，由電壓緩沖器陣列500的緩沖器輸出驅(qū)動(dòng)總線來驅(qū)動(dòng)。
[0037]考慮到每個(gè)電壓緩沖器輸入失調(diào)電壓的存在，假設(shè)第一柵驅(qū)動(dòng)緩沖器Bufl輸出電壓為Vgat^Vtjsl，第二柵驅(qū)動(dòng)緩沖器Buf2輸出電壓為Vgat^Vt5s2,第三柵驅(qū)動(dòng)緩沖器Buf3輸出電壓為VgatJVtjs3，第四柵驅(qū)動(dòng)緩沖器Buf4輸出電壓為Vgate+Vos4,導(dǎo)致對(duì)應(yīng)每個(gè)功率MOS管的分組之間所產(chǎn)生的電流會(huì)有差異，分別為1ut+ Δ Ivosi, 1ut+ Δ Ivos2, 1ut+ Δ Ivos3 R1ut+ Δ Ivffi4，其中U為理想輸出電流值，Δ Ivos(n)為各個(gè)功率管分組受上述Vtjsto)影響而產(chǎn)生的輸出電流偏差?？梢钥闯霎?dāng)電壓緩沖器排列組合后，驅(qū)動(dòng)每個(gè)通道的功率管分組，所獲得的輸出電流均為Ic；h(n)=41Ut + lTO；l + lTOffi+lTOi?+I.，也就是說電壓緩沖器之間的失配所造成的功率管電流差異不會(huì)影響各通道輸出電流之間的匹配精度。同時(shí)，由于使用多路電壓緩沖器驅(qū)動(dòng)功率管，使各功率管柵驅(qū)動(dòng)電壓受輸出電流的開關(guān)動(dòng)作的干擾程度大大減弱，在進(jìn)行開關(guān)操作時(shí)，各通道功率MOS管柵電壓的耦合跳變可以更快速恢復(fù)到穩(wěn)定狀態(tài)，從而減小功率管輸出電流的跳變并快速達(dá)到穩(wěn)定。
[0038]本例的的功率管分組混合驅(qū)動(dòng)電路，還包括控制信號(hào)產(chǎn)生單元、移位寄存單元及數(shù)據(jù)鎖存單元，如圖6所示，控制信號(hào)產(chǎn)生單元分別與移位寄存單元及數(shù)據(jù)鎖存單元連接，移位寄存單元與數(shù)據(jù)鎖存單元連接，數(shù)據(jù)鎖存單元與恒流輸出單元連接；控制信號(hào)產(chǎn)生單元，用以產(chǎn)生串行灰階輸入數(shù)據(jù)SD1、時(shí)鐘輸入信號(hào)CLK、數(shù)據(jù)鎖存控制信號(hào)LE以及使能控制輸入信號(hào)OE ;移位寄存器單元，用于接收串行灰階輸入數(shù)據(jù)SDI和時(shí)鐘輸入信號(hào)CLKJi其進(jìn)行預(yù)處理，并根據(jù)時(shí)鐘輸入信號(hào)CLK將串行灰階數(shù)據(jù)SDI進(jìn)行寄存；數(shù)據(jù)鎖存器單元，用于接收鎖存控制信號(hào)LE和使能控制輸入信號(hào)0E，對(duì)其進(jìn)行預(yù)處理，并根據(jù)鎖存控制信號(hào)LE從移位寄存器單元中讀取出寄存器數(shù)據(jù)，并予以并行輸出，以及根據(jù)使能控制輸入信號(hào)OE對(duì)各輸出通道的開啟狀態(tài)進(jìn)行控制。
[0039]以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的·本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。
【權(quán)利要求】
1.功率管分組混合驅(qū)動(dòng)電路，包括電源輸入端，其特征在于，還包括參考電流產(chǎn)生單元、恒流調(diào)節(jié)單元、緩沖單元及恒流輸出單元，所述參考電流產(chǎn)生單元與恒流調(diào)節(jié)單元連接，恒流調(diào)節(jié)單元分別與包括電源輸入端及緩沖單元連接，緩沖單元與恒流輸出單元連接; 所述參考電流產(chǎn)生單元，用于產(chǎn)生參考電流，傳輸給恒流調(diào)節(jié)單元； 所述恒流調(diào)節(jié)單元，用于將參考電流進(jìn)行鏡像，產(chǎn)生鏡像電流傳輸給恒流輸出單元，并產(chǎn)生驅(qū)動(dòng)電壓傳輸給緩沖單元； 所述緩沖單元，用于將驅(qū)動(dòng)電壓經(jīng)過緩沖后，分別驅(qū)動(dòng)恒流輸出單元中的各通道輸出功率管； 所述恒流輸出單元，用于對(duì)鏡像電流進(jìn)行比例放大，實(shí)現(xiàn)恒流輸出。
2.根據(jù)權(quán)利要求1所述的功率管分組混合驅(qū)動(dòng)電路，其特征在于，所述參考電流產(chǎn)生單兀包括第一參考電壓輸入端口、第一放大器、第一 MOS管及電阻,所述第一參考電壓輸入端口與第一放大器的正向輸入端連接，第一放大器的反向輸入端分別與電阻的一端及第一MOS管的源端連接，電阻的另一端到地，第一放大器的輸出端與第一 MOS管的柵端連接，第一 MOS管的漏端與恒流調(diào)節(jié)單元連接。
3.根據(jù)權(quán)利要求1所述的功率管分組混合驅(qū)動(dòng)電路，其特征在于，所述恒流調(diào)節(jié)單元包括電流鏡及電壓跟隨單元，電流鏡包括第二 MOS管及第三MOS管，電壓跟隨單元包括第二參考電壓輸入端口、第二放大器及第四MOS管，所述第二 MOS管的源端及第三MOS管的源端分別與電源輸入端連接，第二 MOS管的柵端和漏端及第三MOS管的柵端分別與參考電流產(chǎn)生單元連接，第三MOS管的漏端分別與第二放大器的正向輸入端、第四MOS管的漏端及恒流輸出單兀連接，第二放大器的反向輸入端與第二參考電壓輸入端口連接，第二放大器的輸出端分別與第四MOS管的柵端及緩沖單元連接，第四MOS管的源端接地。
4.根據(jù)權(quán)利要求1所述的功率管分組混合驅(qū)動(dòng)電路，其特征在于，所述緩沖單元為柵驅(qū)動(dòng)緩沖器陣列，所述柵驅(qū)動(dòng)緩沖器陣列輸入端與恒流調(diào)節(jié)單元連接，柵驅(qū)動(dòng)緩沖器陣列輸出％5與恒流輸出單兀連接。
5.根據(jù)權(quán)利要求4所述的功率管分組混合驅(qū)動(dòng)電路，其特征在于，所述柵驅(qū)動(dòng)緩沖器陣列數(shù)與第五MOS管的數(shù)量相等，且不少于一個(gè)。
6.根據(jù)權(quán)利要求1所述的功率管分組混合驅(qū)動(dòng)電路，其特征在于，所述恒流輸出單元包括輸出端口、第三放大器、第五MOS管及第六MOS管，第三放大器的正向輸入端與恒流調(diào)節(jié)單元連接，第三放大器的反向輸入端分別與第五MOS管的漏端及第六MOS管的源端連接，第五MOS管的柵端與緩沖單元連接，第五MOS管的源端接地，第三放大器的的輸出端與第六MOS管的柵端連接，第六MOS管的漏端與輸出端口連接。
7.根據(jù)權(quán)利要求6所述的功率管分組混合驅(qū)動(dòng)電路，其特征在于，所述恒流輸出單元還包括第七M(jìn)OS管及PWM輸入端，所述PWM輸入端與第七M(jìn)OS管的柵端連接，第七M(jìn)OS管的漏端與第三放大器的輸出端及第六MOS管的柵端連接，第七M(jìn)OS管的源端連接到地。
8.根據(jù)權(quán)利要求6所述的功率管分組混合驅(qū)動(dòng)電路，其特征在于，第六MOS管為HVNMOS 管。
9.根據(jù)權(quán)利要求1、6、7或8所述的功率管分組混合驅(qū)動(dòng)電路，其特征在于，所述恒流輸出單元的數(shù)量與電流鏡的比例值相對(duì)應(yīng)。
10.根據(jù)權(quán)利要求1至8任意項(xiàng)所述的功率管分組混合驅(qū)動(dòng)電路，其特征在于，還包括控制信號(hào)產(chǎn)生單元、移位寄存單元及數(shù)據(jù)鎖存單元，所述控制信號(hào)產(chǎn)生單元分別與移位寄存單元及數(shù)據(jù)鎖存單元連接，移位寄存單元與數(shù)據(jù)鎖存單元連接，數(shù)據(jù)鎖存單元與恒流輸出單元連接； 所述控制信號(hào)產(chǎn)生單元，用以產(chǎn)生串行灰階輸入數(shù)據(jù)、時(shí)鐘輸入信號(hào)、數(shù)據(jù)鎖存控制信號(hào)以及使能控制輸入信號(hào)； 所述移位寄存器單元，用于接收串行灰階輸入數(shù)據(jù)和時(shí)鐘輸入信號(hào)，對(duì)其進(jìn)行預(yù)處理，并根據(jù)時(shí)鐘輸入信號(hào)將串行灰階數(shù)據(jù)進(jìn)行寄存； 所述數(shù)據(jù)鎖存器單元，用于接收鎖存控制信號(hào)和使能控制輸入信號(hào)，對(duì)其進(jìn)行預(yù)處理，并根據(jù)鎖存控制信號(hào)從移位寄存器單元中讀取出寄存器數(shù)據(jù)，并予以并行輸出，以及根據(jù)使能控制輸入信號(hào)對(duì)各輸出通道的開啟狀態(tài)進(jìn)行控制。
【文檔編號(hào)】G09G3/32GK103632635SQ201310556877
【公開日】2014年3月12日 申請(qǐng)日期:2013年11月8日 優(yōu)先權(quán)日:2013年11月8日
【發(fā)明者】劉洋, 俞德軍, 寧寧, 吳霜毅 申請(qǐng)人:電子科技大學(xué)