基于fpga的sopc嵌入式系統(tǒng)綜合試驗(yàn)箱的制作方法
【專利摘要】本實(shí)用新型涉及一種基于FPGA的SOPC嵌入式系統(tǒng)綜合試驗(yàn)箱?，F(xiàn)有的試驗(yàn)箱集成的功能不全，試驗(yàn)箱的輸入接口較少，同時(shí)實(shí)驗(yàn)時(shí)缺少全方位的顯示功能。本實(shí)用新型組成包括:箱體（1），所述的箱體（1）安裝有箱蓋（10），所述的箱蓋（10）前端安裝有把手（2），所述的箱體（1）內(nèi)部安裝有系統(tǒng)板，所述的系統(tǒng)板右側(cè)安裝有儲(chǔ)線槽（8），所述的儲(chǔ)線槽（8）前端安裝有芯片存放槽（7）。本實(shí)用新型用于嵌入式相關(guān)課程的實(shí)踐教學(xué)。
【專利說明】基于FPGA的SOPC嵌入式系統(tǒng)綜合試驗(yàn)箱
[0001]【技術(shù)領(lǐng)域】:
[0002]本實(shí)用新型涉及一種基于FPGA的SOPC嵌入式系統(tǒng)綜合試驗(yàn)箱。
[0003]【背景技術(shù)】:
[0004]現(xiàn)有的試驗(yàn)箱集成的功能不全，試驗(yàn)箱的輸入接口較少，同時(shí)實(shí)驗(yàn)時(shí)缺少全方位的顯示功能。
[0005]實(shí)用新型內(nèi)容:
[0006]本實(shí)用新型的目的在于提供一種基于FPGA的SOPC嵌入式系統(tǒng)綜合試驗(yàn)箱。
[0007]本實(shí)用新型的目的是這樣實(shí)現(xiàn)的:
[0008]—種基于FPGA的SOPC嵌入式系統(tǒng)綜合試驗(yàn)箱,其組成包括:箱體，所述的箱體安裝有箱蓋，所述的箱蓋前端安裝有把手，所述的箱體內(nèi)部安裝有系統(tǒng)板，所述的系統(tǒng)板右側(cè)安裝有儲(chǔ)線槽，所述的儲(chǔ)線槽前端安裝有芯片存放槽。
[0009]所述的基于FPGA的SOPC嵌入式系統(tǒng)綜合試驗(yàn)箱，所述的系統(tǒng)板中間安裝有LCD顯示屏，所述的LCD顯示屏前方安裝有FPGA芯片，所述的FPGA芯片前方為控制區(qū)，所述的控制區(qū)左側(cè)安裝有4X4鍵盤，所述的4X4鍵盤上方安裝有8段數(shù)碼管，所述的8段數(shù)碼管上方安裝有揚(yáng)聲器模塊、直流電機(jī)模塊，所述的LCD顯示屏右方安裝有系統(tǒng)配置模塊，所述的模塊下方為接口區(qū)，所述的接口區(qū)有串行接口、Internet接口、USB接口。
[0010]所述的基于FPGA的SOPC嵌入式系統(tǒng)綜合試驗(yàn)箱，所述的系統(tǒng)板下方安裝有電源模塊。
[0011]有益效果:
[0012]1.本實(shí)用新型通過在系統(tǒng)板上安裝IXD顯示屏、8段數(shù)碼管全面對實(shí)驗(yàn)內(nèi)容進(jìn)行展示。
[0013]2.本實(shí)用新型通過在系統(tǒng)板上設(shè)定接口，實(shí)現(xiàn)人機(jī)交互，網(wǎng)絡(luò)上傳，信息輸入的功倉泛。
[0014]3.本實(shí)用新型通過設(shè)置的電機(jī)、揚(yáng)聲器完成相關(guān)的實(shí)驗(yàn)內(nèi)容。
[0015]4.本實(shí)用新型通過箱體內(nèi)設(shè)置的儲(chǔ)物槽，將實(shí)驗(yàn)中用到的導(dǎo)線與芯片一同存放，方便實(shí)驗(yàn)過程。
[0016]【專利附圖】

【附圖說明】:
[0017]附圖1是本實(shí)用新型的結(jié)構(gòu)示意圖。圖中，I箱體，2為把手，3為控制區(qū)，4為FPGA芯片，5為接口區(qū)，6為配置模塊，7為芯片存放槽，8為儲(chǔ)線槽，9為IXD顯示屏，10為箱蓋，11為揚(yáng)聲器模塊、直流電機(jī)模塊，12為8段數(shù)碼管，13為4X4鍵盤。
[0018]【具體實(shí)施方式】:
[0019]實(shí)施例1:
[0020]一種基于FPGA的SOPC嵌入式系統(tǒng)綜合試驗(yàn)箱，其組成包括:箱體I，所述的箱體I安裝有箱蓋10，所述的箱蓋10前端安裝有把手2，所述的箱體I內(nèi)部安裝有系統(tǒng)板，所述的系統(tǒng)板右側(cè)安裝有儲(chǔ)線槽8，所述的儲(chǔ)線槽8前端安裝有芯片存放槽7。
[0021]實(shí)施例2:[0022]根據(jù)實(shí)施例1所述的基于FPGA的SOPC嵌入式系統(tǒng)綜合試驗(yàn)箱，所述的系統(tǒng)板中間安裝有IXD顯示屏9，所述的IXD顯示屏9前方安裝有FPGA芯片4，所述的FPGA芯片4前方為控制區(qū)3，所述的控制區(qū)3左側(cè)安裝有4X4鍵盤13，所述的4X4鍵盤13上方安裝有8段數(shù)碼管12，所述的8段數(shù)碼管12上方安裝有揚(yáng)聲器模塊、直流電機(jī)模塊11，所述的IXD顯示屏9右方安裝有系統(tǒng)配置模塊6，所述的模塊下方為接口區(qū)5，所述的接口區(qū)5有串行接 P、Internet 接口、USB 接口。
[0023]實(shí)施例3:
[0024]根據(jù)實(shí)施例1所述的基于FPGA的SOPC嵌入式系統(tǒng)綜合試驗(yàn)箱，所述的系統(tǒng)板下方安裝有電源模塊。
【權(quán)利要求】
1.一種基于FPGA的SOPC嵌入式系統(tǒng)綜合試驗(yàn)箱，其組成包括:箱體，其特征是:所述的箱體安裝有箱蓋，所述的箱蓋前端安裝有把手，所述的箱體內(nèi)部安裝有系統(tǒng)板，所述的系統(tǒng)板右側(cè)安裝有儲(chǔ)線槽，所述的儲(chǔ)線槽前端安裝有芯片存放槽。
2.根據(jù)權(quán)利要求1所述的基于FPGA的SOPC嵌入式系統(tǒng)綜合試驗(yàn)箱，其特征是:所述的系統(tǒng)板中間安裝有LCD顯示屏，所述的LCD顯示屏前方安裝有FPGA芯片，所述的FPGA芯片前方為控制區(qū)，所述的控制區(qū)左側(cè)安裝有4 X 4鍵盤，所述的4 X 4鍵盤上方安裝有8段數(shù)碼管，所述的8段數(shù)碼管上方安裝有揚(yáng)聲器模塊、直流電機(jī)模塊，所述的LCD顯示屏右方安裝有系統(tǒng)配置模塊，所述的模塊下方為接口區(qū)，所述的接口區(qū)有串行接口、Internet接口、USB 接口。
3.根據(jù)權(quán)利要求1或2所述的基于FPGA的SOPC嵌入式系統(tǒng)綜合試驗(yàn)箱，其特征是:所述的系統(tǒng)板下方安裝有電源模塊。
【文檔編號(hào)】G09B9/00GK203433693SQ201320483071
【公開日】2014年2月12日 申請日期:2013年8月8日 優(yōu)先權(quán)日:2013年8月8日
【發(fā)明者】韓丹丹, 楊慧晶 申請人:哈爾濱理工大學(xué)