一種醫(yī)療監(jiān)護(hù)儀的抗鋸齒顯示方法及其系統(tǒng)的制作方法
【專利摘要】一種醫(yī)療監(jiān)護(hù)儀的抗鋸齒顯示方法及其系統(tǒng)，其中的抗鋸齒顯示方法對(duì)FPGA抗鋸齒顯示單元進(jìn)行內(nèi)部程序設(shè)計(jì)，實(shí)現(xiàn)了高速實(shí)時(shí)抗鋸齒計(jì)算；其中的抗鋸齒顯示系統(tǒng)包括ARM處理器、FPGA抗鋸齒顯示單元和液晶顯示器，ARM處理器的處理單元輸入端作為本抗鋸齒顯示裝置的輸入端，ARM處理器的處理單元輸出端與FPGA抗鋸齒顯示單元的輸入端相連接，F(xiàn)PGA抗鋸齒顯示單元的輸出端與液晶顯示器的輸入端相連接。不需要大量內(nèi)存，實(shí)現(xiàn)了醫(yī)療監(jiān)護(hù)儀的抗鋸齒顯示功能，成本較低，便于推廣應(yīng)用。
【專利說明】一種醫(yī)療監(jiān)護(hù)儀的抗鋸齒顯示方法及其系統(tǒng)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種抗鋸齒顯示方法，更具體的說涉及一種醫(yī)療監(jiān)護(hù)儀的抗鋸齒顯示方法及其系統(tǒng)。

【背景技術(shù)】
[0002]醫(yī)療監(jiān)護(hù)儀是一種以測(cè)量和監(jiān)護(hù)病人生理參數(shù)，并可與已知設(shè)定值進(jìn)行比較，如果出現(xiàn)超標(biāo)，可發(fā)出警報(bào)的裝置或系統(tǒng)。監(jiān)護(hù)儀它必須24小時(shí)連續(xù)監(jiān)護(hù)病人的生理參數(shù)，檢測(cè)出變化趨勢(shì)，供醫(yī)生應(yīng)急處理和進(jìn)行治療的依據(jù)。
[0003]醫(yī)療監(jiān)護(hù)儀輸出的信號(hào)需要經(jīng)過抗鋸齒顯示，現(xiàn)有的監(jiān)護(hù)儀中通常采用ARM處理器實(shí)現(xiàn)抗鋸齒顯示，具體參見圖1，在ARM處理器中設(shè)置有處理單元和圖形加速器，依靠圖形加速器實(shí)現(xiàn)抗鋸齒顯示。工作時(shí)，外部的數(shù)據(jù)信號(hào)經(jīng)過ARM處理器中的處理單元轉(zhuǎn)換為實(shí)時(shí)波形和各種參數(shù)，然后將波形數(shù)據(jù)傳輸?shù)綀D形加速器，進(jìn)行抗鋸齒處理，然后再輸出到顯示器。但是，通過圖形加速器實(shí)現(xiàn)抗鋸齒顯示速度較慢；同時(shí)，帶圖形加速功能的ARM處理器開發(fā)成本高，需要購買專用操作系統(tǒng)及各種驅(qū)動(dòng)，費(fèi)用昂貴，因此成本高。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于針對(duì)現(xiàn)有的醫(yī)療監(jiān)護(hù)儀的抗鋸齒顯示裝置顯示速度較慢、成本較高等問題，提供一種醫(yī)療監(jiān)護(hù)儀的抗鋸齒顯示方法及系統(tǒng)。
[0005]為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)解決方案是:一種醫(yī)療監(jiān)護(hù)儀的抗鋸齒顯示方法，包括以下步驟:
[0006]將待顯示的數(shù)據(jù)信號(hào)通過數(shù)據(jù)總線輸入到FPGA抗鋸齒顯示單元內(nèi)部；
[0007]將待顯示信號(hào)暫時(shí)存放于緩存FIFO存儲(chǔ)器，根據(jù)標(biāo)準(zhǔn)VGA顯示時(shí)序產(chǎn)生行場(chǎng)同步信號(hào)VS、HS，根據(jù)顯示點(diǎn)時(shí)鐘信號(hào)開始進(jìn)行高速逐行掃描顯示，將緩存的待顯示信號(hào)取出分別存放于五級(jí)line緩存器lineO、IineU line2、line3、line4中緩存，將待顯示的信號(hào)依次送入lineO、把IineO的信號(hào)送入IineljG Iinel的信號(hào)送入line2、把line2的信號(hào)送入line3、把line3的信號(hào)送入line4進(jìn)行一次先進(jìn)先出的循環(huán)，進(jìn)行抗鋸齒計(jì)算得當(dāng)前像素的值 pixel 如下:pixel = (Iine0+linel+line2+line3+line4)/5，輸出抗鋸齒計(jì)算的信號(hào);
[0008]顯示經(jīng)過抗鋸齒處理的信號(hào)。
[0009]一種醫(yī)療監(jiān)護(hù)儀的抗鋸齒顯示系統(tǒng)，包括ARM處理器、FPGA抗鋸齒顯示單元和液晶顯示器，所述ARM處理器的處理單元輸入端作為本抗鋸齒顯示裝置的輸入端，ARM處理器的處理單元輸出端與FPGA抗鋸齒顯示單元的輸入端相連接，F(xiàn)PGA抗鋸齒顯示單元的輸出端與液晶顯示器的輸入端相連接，
[0010]ARM處理器，用于將待顯示的數(shù)據(jù)信號(hào)通過數(shù)據(jù)總線輸入到FPGA抗鋸齒顯示單元內(nèi)部；
[0011]FPGA抗鋸齒顯示單元，用于將待顯示信號(hào)暫時(shí)存放于緩存FIFO存儲(chǔ)器，用于根據(jù)標(biāo)準(zhǔn)VGA顯示時(shí)序產(chǎn)生行場(chǎng)同步信號(hào)VS、HS，用于根據(jù)顯示點(diǎn)時(shí)鐘信號(hào)開始進(jìn)行高速逐行掃描顯示，用于將緩存的待顯示信號(hào)取出分別存放于五級(jí)line緩存器lineO、IineUline2、line3、line4中緩存，用于將待顯示的信號(hào)依次送入lineO、把IineO的信號(hào)送入IineljG Iinel的信號(hào)送入line2、把line2的信號(hào)送入line3、把line3的信號(hào)送入line4進(jìn)行一次先進(jìn)先出的循環(huán)，用于進(jìn)行抗鋸齒計(jì)算得當(dāng)前像素的值pixel，用于輸出抗鋸齒計(jì)算的?目號(hào)；
[0012]液晶顯示器，用于顯示經(jīng)過抗鋸齒處理的信號(hào)。
[0013]與現(xiàn)有技術(shù)相比較，本發(fā)明的有益效果是:
[0014]本發(fā)明中使用FPGA抗鋸齒顯示單元，通過對(duì)FPGA抗鋸齒顯示單元進(jìn)行內(nèi)部程序設(shè)計(jì)，實(shí)現(xiàn)了高速實(shí)時(shí)抗鋸齒計(jì)算，進(jìn)而實(shí)現(xiàn)了醫(yī)療監(jiān)護(hù)儀的抗鋸齒顯示功能；且其不需要大量內(nèi)存，因此其成本較低，便于推廣應(yīng)用。

【專利附圖】

【附圖說明】
[0015]圖1是現(xiàn)有的醫(yī)療監(jiān)護(hù)儀中抗鋸齒顯示裝置原理框圖。
[0016]圖2是本發(fā)明中抗鋸齒顯示系統(tǒng)原理框圖。
[0017]圖3是本發(fā)明中FPGA抗鋸齒顯示單元電路圖。

【具體實(shí)施方式】
[0018]以下結(jié)合【專利附圖】

【附圖說明】和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述。
[0019]醫(yī)療監(jiān)護(hù)儀必須24小時(shí)連續(xù)監(jiān)護(hù)病人的生理參數(shù)，由于受顯示分辨的制約，圖像邊緣總會(huì)或多或少的呈現(xiàn)三角形的鋸齒，因此其輸出的信號(hào)需要經(jīng)過抗鋸齒顯示?？逛忼X顯示，即為“抗圖像折疊失真”，就是指對(duì)圖像邊緣進(jìn)行柔化處理，降低了圖像失真度，使圖像邊緣看起來更平滑，更接近實(shí)物的物體。
[0020]實(shí)施例一:
[0021]一種醫(yī)療監(jiān)護(hù)儀的抗鋸齒顯示方法，包括以下步驟:
[0022]將待顯示的數(shù)據(jù)信號(hào)通過數(shù)據(jù)總線輸入到FPGA抗鋸齒顯示單元內(nèi)部；
[0023]將待顯示信號(hào)暫時(shí)存放于緩存FIFO存儲(chǔ)器，根據(jù)標(biāo)準(zhǔn)VGA顯示時(shí)序產(chǎn)生行場(chǎng)同步信號(hào)VS、HS，根據(jù)顯示點(diǎn)時(shí)鐘信號(hào)開始進(jìn)行高速逐行掃描顯示，將緩存的待顯示信號(hào)取出分別存放于五級(jí)line緩存器lineO、IineU line2、line3、line4中緩存，將待顯示的信號(hào)依次送入lineO、把IineO的信號(hào)送入IineljG Iinel的信號(hào)送入line2、把line2的信號(hào)送入line3、把line3的信號(hào)送入line4進(jìn)行一次先進(jìn)先出的循環(huán)，進(jìn)行抗鋸齒計(jì)算得當(dāng)前像素的值 pixel 如下:pixel = (Iine0+linel+line2+line3+line4)/5，輸出抗鋸齒計(jì)算的信號(hào);
[0024]顯示經(jīng)過抗鋸齒處理的信號(hào)。
[0025]實(shí)施例二:
[0026]參見圖2，一種醫(yī)療監(jiān)護(hù)儀的抗鋸齒顯示系統(tǒng)，包括ARM處理器、FPGA抗鋸齒顯示單元和液晶顯示器，所述ARM處理器的處理單元輸入端作為本抗鋸齒顯示裝置的輸入端，ARM處理器的處理單元輸出端與FPGA抗鋸齒顯示單元的輸入端相連接，F(xiàn)PGA抗鋸齒顯示單元的輸出端與液晶顯示器的輸入端相連接，
[0027]ARM處理器，用于將待顯示的數(shù)據(jù)信號(hào)通過數(shù)據(jù)總線輸入到FPGA抗鋸齒顯示單元內(nèi)部；
[0028]FPGA抗鋸齒顯示單元，用于將待顯示信號(hào)暫時(shí)存放于緩存FIFO存儲(chǔ)器，用于根據(jù)標(biāo)準(zhǔn)VGA顯示時(shí)序產(chǎn)生行場(chǎng)同步信號(hào)VS、HS，用于根據(jù)顯示點(diǎn)時(shí)鐘信號(hào)開始進(jìn)行高速逐行掃描顯示，用于將緩存的待顯示信號(hào)取出分別存放于五級(jí)line緩存器lineO、IineUline2、line3、line4中緩存，用于將待顯示的信號(hào)依次送入lineO、把IineO的信號(hào)送入IineljG Iinel的信號(hào)送入line2、把line2的信號(hào)送入line3、把line3的信號(hào)送入line4進(jìn)行一次先進(jìn)先出的循環(huán)，用于進(jìn)行抗鋸齒計(jì)算得當(dāng)前像素的值pixel，用于輸出抗鋸齒計(jì)算的?目號(hào)；
[0029]液晶顯示器，用于顯示經(jīng)過抗鋸齒處理的信號(hào)。
[0030]本抗鋸齒顯示系統(tǒng)使用FPGA抗鋸齒顯示單元作為顯示驅(qū)動(dòng)執(zhí)行元件，通過FPGA抗鋸齒顯示單元內(nèi)部的運(yùn)算電路，對(duì)ARM處理器的處理單元傳送過來的顯示數(shù)據(jù)進(jìn)行高速抗鋸齒計(jì)算、并傳送給液晶顯示器，從而實(shí)現(xiàn)了醫(yī)療監(jiān)護(hù)儀的抗鋸齒顯示功能；且通過FPGA抗鋸齒顯示單元內(nèi)部的高速實(shí)時(shí)抗鋸齒計(jì)算，不需要大量內(nèi)存，因此其成本較低。
[0031]參見圖3，F(xiàn)PGA抗鋸齒顯示單元選擇范圍廣泛，本發(fā)明中采用Altera公司的Cyclone系列FPGA作為FPGA抗鋸齒顯示單元的顯示核心處理器，完成高速抗鋸齒運(yùn)算、VGA實(shí)時(shí)顯示、ARM的通訊等功能。FPGA抗鋸齒顯示單元內(nèi)部抗鋸齒算法邏輯電路具體連接如下:clk:連接系統(tǒng)晶振時(shí)鐘信號(hào)；cpu_d[15:0]:連接ARM數(shù)據(jù)信號(hào)，即其作為FPGA抗鋸齒顯示單元的輸入端接收數(shù)據(jù)信號(hào)；cpu_addr [20:0]:連接ARM地址信號(hào)；cpu_wr:連接ARM寫信號(hào)；cpu_rd:連接ARM讀信號(hào)；cpu_cs:連接ARM片選信號(hào)；ram_addr [18:0]:連接存儲(chǔ)器地址信號(hào)；ram_dat[15:0]:連接存儲(chǔ)器數(shù)據(jù)信號(hào)，ram_wr:連接存儲(chǔ)器寫信號(hào)，ram_rd:連接存儲(chǔ)器讀信號(hào)，ram_ce:連接存儲(chǔ)器片選信號(hào)；dis_clk:連接顯示時(shí)鐘信號(hào)，dis_en:連接顯示使能信號(hào)，dis_hs:連接顯示行同步信號(hào)，dis_vs:連接顯示場(chǎng)同步信號(hào)，dis_r[7:0]:連接顯示red數(shù)據(jù)信號(hào)，dis_g[7:0]:連接顯示green數(shù)據(jù)信號(hào)，dis_b [7:0]:連接顯不 blue 數(shù)據(jù)信號(hào)，其中 dis_clk、dis_en、dis_hs、dis_vs、dis_r[7:0]、dis_g[7:0]和dis_b[7:0]作為FPGA抗鋸齒顯示單元的輸出信號(hào)傳送給液晶顯示器。
[0032]以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本發(fā)明所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說明。對(duì)于本發(fā)明所屬【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，上述結(jié)構(gòu)都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種醫(yī)療監(jiān)護(hù)儀的抗鋸齒顯示方法，其特征在于，包括以下步驟: 將待顯示的數(shù)據(jù)信號(hào)通過數(shù)據(jù)總線輸入到FPGA抗鋸齒顯示單元內(nèi)部； 將待顯示信號(hào)暫時(shí)存放于緩存FIFO存儲(chǔ)器，根據(jù)標(biāo)準(zhǔn)VGA顯示時(shí)序產(chǎn)生行場(chǎng)同步信號(hào)VS、HS，根據(jù)顯示點(diǎn)時(shí)鐘信號(hào)開始進(jìn)行高速逐行掃描顯示，將緩存的待顯示信號(hào)取出分別存放于五級(jí)line緩存器lineO、linel、line2、line3、line4中緩存，將待顯示的信號(hào)依次送入lineO、把lineO的信號(hào)送入linel、把linel的信號(hào)送入line2、把line2的信號(hào)送入line3、把line3的信號(hào)送入line4進(jìn)行一次先進(jìn)先出的循環(huán)，進(jìn)行抗鋸齒計(jì)算得當(dāng)前像素的值 pixel 如下:pixel = (Iine0+linel+line2+line3+line4)/5，輸出抗鋸齒計(jì)算的信號(hào); 顯示經(jīng)過抗鋸齒處理的信號(hào)。
2.一種醫(yī)療監(jiān)護(hù)儀的抗鋸齒顯示系統(tǒng)，其特征在于:包括ARM處理器、FPGA抗鋸齒顯示單元和液晶顯示器，所述ARM處理器的處理單元輸入端作為本抗鋸齒顯示裝置的輸入端，ARM處理器的處理單元輸出端與FPGA抗鋸齒顯示單元的輸入端相連接，F(xiàn)PGA抗鋸齒顯示單元的輸出端與液晶顯示器的輸入端相連接， ARM處理器，用于將待顯示的數(shù)據(jù)信號(hào)通過數(shù)據(jù)總線輸入到FPGA抗鋸齒顯示單元內(nèi)部； FPGA抗鋸齒顯示單元，用于將待顯示信號(hào)暫時(shí)存放于緩存FIFO存儲(chǔ)器，用于根據(jù)標(biāo)準(zhǔn)VGA顯示時(shí)序產(chǎn)生行場(chǎng)同步信號(hào)VS、HS，用于根據(jù)顯示點(diǎn)時(shí)鐘信號(hào)開始進(jìn)行高速逐行掃描顯示，用于將緩存的待顯示信號(hào)取出分別存放于五級(jí)line緩存器lineO、linel, line2、Iine3、line4中緩存，用于將待顯示的信號(hào)依次送入lineO、把lineO的信號(hào)送入linel、把linel的信號(hào)送入line2、把line2的信號(hào)送入line3、把line3的信號(hào)送入line4進(jìn)行一次先進(jìn)先出的循環(huán)，用于進(jìn)行抗鋸齒計(jì)算得當(dāng)前像素的值pixel，用于輸出抗鋸齒計(jì)算的信號(hào); 液晶顯示器，用于顯示經(jīng)過抗鋸齒處理的信號(hào)。
【文檔編號(hào)】G09G3/36GK104505037SQ201410817074
【公開日】2015年4月8日 申請(qǐng)日期:2014年12月24日 優(yōu)先權(quán)日:2014年12月24日
【發(fā)明者】秦平, 肖 琳, 王平, 梁俞明 申請(qǐng)人:武漢思創(chuàng)電子有限公司