一種陣列基板及顯示裝置制造方法
【專利摘要】本發(fā)明實施例提供一種陣列基板及顯示裝置，涉及顯示【技術(shù)領(lǐng)域】，能夠解決由于GOA電路中驅(qū)動TFT的尺寸較大，不利于顯示面板窄邊框的設(shè)計趨勢的問題。其中，陣列基板包括柵極驅(qū)動電路，柵極驅(qū)動電路包括至少兩級移位寄存器單元，每一級移位寄存器單元與一行柵線相連接。移位寄存器單元包括驅(qū)動模塊以及邏輯模塊；驅(qū)動模塊位于陣列基板的顯示區(qū)域；邏輯模塊位于陣列基板的非顯示區(qū)域。
【專利說明】一種陣列基板及顯示裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種陣列基板及顯示裝置。

【背景技術(shù)】
[0002]薄膜晶體管液晶顯不器(ThinFilm Transistor-Liquid Crystal Display,TFT-LCD)是由水平和垂直兩個方向的柵線和數(shù)據(jù)線交叉定義的像素矩陣構(gòu)成的，當TFT-1XD進行顯示時，通過柵線(Gate)上的柵極驅(qū)動依次從上到下對每一像素行輸入一定寬度的方波進行選通，再通過數(shù)據(jù)線上的源極(Source)驅(qū)動將每一行像素所需的信號依次從上往下輸出，當分辨率較高時，顯示器的柵極驅(qū)動和源極驅(qū)動的輸出均較多，驅(qū)動電路的長度也將增大，這將不利于模組驅(qū)動電路的綁定(Bonding)工藝。
[0003]為了解決上述問題，現(xiàn)有顯示器的制造常采用GOA(Gate Driver on Array，陣列基板行驅(qū)動)電路的設(shè)計，將TFT (Thin Film Transistor，薄膜場效應(yīng)晶體管)柵極開關(guān)電路集成在顯示面板的陣列基板上以形成對顯示面板的掃描驅(qū)動，從而可以省掉柵極驅(qū)動電路的Bonding區(qū)域以及外圍布線空間。
[0004]然而，現(xiàn)有的GOA電路中包括多個TFT，一些TFT通過導(dǎo)通和截止兩種狀態(tài)，控制GOA電路中部分線路的通斷，從而實現(xiàn)信號的邏輯輸出，因此上述TFT稱為邏輯TFT。而一些TFT在導(dǎo)通狀態(tài)下，能夠向柵線輸入掃描信號，以使得掃描信號能夠通過柵線將顯示區(qū)域中的像素單元開啟，因此，上述TFT稱為驅(qū)動TFT。由于輸入柵線的掃描信號，能夠控制位于同一行的多個像素單元的開啟和關(guān)閉，所以柵線的負載較大。這樣一來，就需要增大驅(qū)動TFT的尺寸。
[0005]現(xiàn)有技術(shù)中，上述驅(qū)動TFT的尺寸一般遠大于所述邏輯TFT的尺寸。然而，由于GOA電路設(shè)置于陣列基板的非顯示區(qū)域，而所述非顯示區(qū)域?qū)?yīng)顯示面板的邊框位置。因此當上述驅(qū)動TFT的尺寸較大時，會占據(jù)大量的版圖空間，將不利于顯示面板窄邊框的設(shè)計趨勢。


【發(fā)明內(nèi)容】

[0006]本發(fā)明的實施例提供一種陣列基板及顯示裝置，能夠解決由于GOA電路中驅(qū)動TFT的尺寸較大，不利于顯示面板窄邊框的設(shè)計趨勢的問題。
[0007]為達到上述目的，本發(fā)明的實施例采用如下技術(shù)方案:
[0008]本發(fā)明實施例的一方面，提供一種陣列基板，包括柵極驅(qū)動電路，所述柵極驅(qū)動電路包括至少兩級移位寄存器單元，每一級所述移位寄存器單元與一行柵線相連接，所述移位寄存器單元包括驅(qū)動模塊以及邏輯模塊；
[0009]所述驅(qū)動模塊位于所述陣列基板的顯示區(qū)域；
[0010]所述邏輯模塊位于所述陣列基板的非顯示區(qū)域；
[0011]每個所述驅(qū)動模塊分別連接所述邏輯模塊、所述柵線以及第一驅(qū)動信號輸入端；在所述邏輯模塊輸出信號的控制下，將所述第一驅(qū)動信號輸入端輸入的信號傳輸至所述柵線。
[0012]本發(fā)明實施例的另一方面，提供一種顯示裝置，包括如上所述的任意一種陣列基板。
[0013]本發(fā)明實施例提供一種陣列基板及顯示裝置，其中，所述陣列基板包括柵極驅(qū)動電路，柵極驅(qū)動電路包括至少兩級移位寄存器單元，每一級移位寄存器單元與一行柵線相連接。從而可以依次向柵線輸入掃描信號，以實現(xiàn)柵線的逐行掃描。為了實現(xiàn)移位輸出的功能，所述移位寄存器單元包括用于向柵線輸入掃描信號的驅(qū)動模塊以及用于通過邏輯輸出以實現(xiàn)移位功能的邏輯模塊。具體的，驅(qū)動模塊位于陣列基板的顯示區(qū)域；邏輯模塊位于陣列基板的非顯示區(qū)域。驅(qū)動模塊分別連接邏輯模塊、柵線以及第一驅(qū)動信號輸入端；在邏輯模塊輸出信號的控制下，將第一驅(qū)動信號輸入端輸入的信號傳輸至柵線。由于柵線的負載較大，因此驅(qū)動模塊相對于邏輯模塊而言，其尺寸較大。所以當將尺寸較大驅(qū)動模塊設(shè)置于顯示區(qū)域后，可以大大減小非顯示區(qū)域的布線空間，從而實現(xiàn)窄邊框的設(shè)計。

【專利附圖】

【附圖說明】
[0014]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0015]圖1a為本發(fā)明實施例提供的一種陣列基板的結(jié)構(gòu)示意圖；
[0016]圖1b為本發(fā)明實施例提供的一種柵極驅(qū)動電路的結(jié)構(gòu)示意圖；
[0017]圖2為本發(fā)明實施例提供的一種移位寄存器單元的結(jié)構(gòu)示意圖；
[0018]圖3a為本發(fā)明實施例提供的另一種移位寄存器單元的結(jié)構(gòu)示意圖；
[0019]圖3b為本發(fā)明實施例提供的一種移位寄存器單元中各個部件的連接結(jié)構(gòu)示意圖；
[0020]圖4a為本發(fā)明實施例提供的又一種移位寄存器單元的結(jié)構(gòu)示意圖；
[0021]圖4b為本發(fā)明實施例提供的一種移位寄存器單元中的驅(qū)動晶體管尺寸設(shè)計對比圖；
[0022]圖5為本發(fā)明實施例提供的一種移位寄存器單元中的驅(qū)動晶體管的分布圖；
[0023]圖6a為本發(fā)明實施例提供的另一種移位寄存器單元中的驅(qū)動晶體管的分布圖；
[0024]圖6b為本發(fā)明實施例提供的又一種移位寄存器單元中的驅(qū)動晶體管的分布圖；
[0025]圖6c為本發(fā)明實施例提供的一種移位寄存器單元中各個驅(qū)動晶體管的連接結(jié)構(gòu)圖。
[0026]附圖標記:
[0027](DU D2…Dn)-驅(qū)動模塊；(L1、L2…Ln)-邏輯模塊；Signal_A_第一控制信號輸出端;Signal_B_ 第二控制信號輸出端；(Gatel、Gate2…Gaten)-柵線；(Datal、Data2…Datan)-數(shù)據(jù)線；01_陣列基板；10_柵極驅(qū)動電路；Input_第一信號輸入端；Reset_第二信號輸入端；Output-本級信號輸出端；STV-起始信號；RST-復(fù)位信號；(SR1、SR2…SRn)-移位寄存器單元；CLK-第一驅(qū)動信號輸入端；VSS-第二驅(qū)動信號輸入端；T1-第一驅(qū)動晶體管；Τ2-第二驅(qū)動晶體管；C-電容；200_驅(qū)動子模塊；Tls-第一驅(qū)動子晶體管；Cs-子電容；T2s-第二子驅(qū)動晶體管；100-顯示區(qū)域；101_非顯示區(qū)域；102_像素單元；30_半導(dǎo)體有源層；31_過孔；40_中心區(qū)域；41_邊緣區(qū)域；201_第一邏輯子模塊；202_第二邏輯子模塊。

【具體實施方式】
[0028]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0029]本發(fā)明實施例提供一種陣列基板01，如圖1a所示，可以包括柵極驅(qū)動電路10。所述柵極驅(qū)動電路10如圖1b所示，可以包括至少兩級移位寄存器單元(SR1、SR2…SRn)，每一級移位寄存器單元(例如SRn)與一行柵線(例如Gaten)相連接。其中，所述移位寄存器單元(例如SRn)可以包括驅(qū)動模塊(例如Dn)以及邏輯模塊(例如Ln)。其中，η彡2且為整數(shù)。
[0030]具體的，驅(qū)動模塊(Dl、D2*”Dn)位于陣列基板01的顯示區(qū)域100。
[0031]邏輯模塊(L1、L2…Ln)位于陣列基板01的非顯示區(qū)域101。
[0032]每個驅(qū)動模塊(例如Dl)分別連接邏輯模塊(例如LI)、柵線(例如Gatel)以及第一驅(qū)動信號輸入端CLK ;在邏輯模塊(例如LI)輸出信號的控制下，將第一驅(qū)動信號輸入端CLK輸入的信號傳輸至柵線(例如Gatel)。
[0033]需要說明的是，第一、本發(fā)明實施例中的邏輯模塊(L1、L2…Ln)可以包括多個用于實現(xiàn)邏輯運算的薄膜晶體管(圖中未示出，以下簡稱邏輯TFT)。通過上述邏輯TFT可以實現(xiàn)部分電路的通斷，從而實現(xiàn)可以對控制信號的輸出進行邏輯運算，以達到移位輸出的目的。由于邏輯TFT輸出端的負載較小，因此所述邏輯TFT的尺寸較小，一般可以為10 μ m。所以即使將由多個邏輯TFT構(gòu)成的邏輯模塊(L1、L2…Ln)設(shè)置于非顯示區(qū)域101，也不會占用太大的布線空間。
[0034]第二、顯示區(qū)域100內(nèi)的多條橫縱交叉的柵線(Gatel、Gate2…Gaten)與數(shù)據(jù)線(Datal、Data2…Datan)交叉界定出多個呈矩陣形式排列的像素單元102。上述驅(qū)動模塊(D1、D2…Dn)可以設(shè)置于上述像素單元102內(nèi)。其中，本發(fā)明實施例對驅(qū)動模塊(D1、D2…Dn)在顯示區(qū)域100內(nèi)的具體位置不做限定，例如不同行的驅(qū)動模塊可以均設(shè)置在第一列像素單元102中。也可以如圖1a所示，不同行的驅(qū)動模塊位于不同列的像素單元102中。
[0035]第三、如圖1b所示，上述柵極驅(qū)動電路10中，除第一級移位寄存器單元SRl外，其余每一級移位寄存器單元的第一信號輸入端Input與其相鄰的上一級移位寄存器單元的本級信號輸出端Output相連接。此外，第一級移位寄存器單元SRl的第一信號輸入端Input接收起始信號STV。
[0036]除最后一級移位寄存器單元SRn外，其余每一級移位寄存器單元的第二信號輸入端Reset與其相鄰的下一級移位寄存器單元的本級信號輸出端Output相連接。此外，最后一級移位寄存器單元SRn的第二信號輸入端Reset可以輸入復(fù)位信號RST。
[0037]第四，移位寄存器單元的數(shù)量與顯示區(qū)域的柵線Gate的數(shù)量相等。即每一級移位寄存器單元的本級信號輸出端Output與顯示區(qū)域的一行柵線Gate相連接，從而通過多級移位寄存器對輸入的掃描信號進行移位，來實現(xiàn)對各行柵線的逐行掃描。
[0038]以如圖1b所示的柵極驅(qū)動電路10為例，還可以根據(jù)起始信號STV輸入位置的不同實現(xiàn)不同方向的掃描。
[0039]具體的，當上述柵極驅(qū)動電路的各級移位寄存器單元(SR1、SR2…SRn)中的第一極移位寄存器單元SRl的第一信號輸入端Input接收起始信號STV，最后一級移位寄存器單元SRn的第二信號輸入端Reset輸入復(fù)位信號RST時，各級移位寄存器(SR1、SR2…SRn)的本級信號輸出端Output按正向(從上至下)順序地將掃描信號輸出到與其相對應(yīng)的柵線(Gatel、Gate2…Gaten)上。
[0040]當上述柵極驅(qū)動電路的各級移位寄存器單元(SR1、SR2…SRn)中的最后一級移位寄存器單元SRn的第二信號輸入端Reset接收起始信號STV,第一極移位寄存器單元SRl的第一信號輸入端Input輸入復(fù)位信號RST時，各級的本級信號輸出端Output按反向(從下至上)順序地將掃描信號輸出到與其相對應(yīng)的柵線(GateruGaten-P-Gatel)上。
[0041]當然上述描述僅僅是以如圖1b所示的柵極驅(qū)動電路10為例進行的說明。其他結(jié)構(gòu)的柵極驅(qū)動電路在此不再贅述，但均屬于本發(fā)明的保護范圍。
[0042]本發(fā)明實施例提供一種陣列基板，包括柵極驅(qū)動電路，柵極驅(qū)動電路包括至少兩級移位寄存器單元，每一級移位寄存器單元與一行柵線相連接。從而可以依次向柵線輸入掃描信號，以實現(xiàn)柵線的逐行掃描。為了實現(xiàn)移位輸出的功能，所述移位寄存器單元包括用于向柵線輸入掃描信號的驅(qū)動模塊以及用于通過邏輯輸出以實現(xiàn)移位功能的邏輯模塊。具體的，驅(qū)動模塊位于陣列基板的顯示區(qū)域；邏輯模塊位于陣列基板的非顯示區(qū)域。驅(qū)動模塊分別連接邏輯模塊、柵線以及第一驅(qū)動信號輸入端；在邏輯模塊輸出信號的控制下，將第一驅(qū)動信號輸入端輸入的信號傳輸至柵線。由于柵線的負載較大，因此驅(qū)動模塊相對于邏輯模塊而言，其尺寸較大。所以當將尺寸較大驅(qū)動模塊設(shè)置于顯示區(qū)域后，可以大大減小非顯示區(qū)域的布線空間，從而實現(xiàn)窄邊框的設(shè)計。
[0043]以下通過具體的實施例，對上述驅(qū)動模塊(Dl、D2…Dn)以及邏輯模塊(L1、1^..Ln)進行舉例說明。
[0044]實施例一
[0045]如圖2所示，驅(qū)動模塊(例如Dl)可以包括:第一驅(qū)動晶體管Tl和電容C。
[0046]其中，第一驅(qū)動晶體管Tl，其柵極連接邏輯模塊(例如LI)的第一控制信號輸出端Signal_A，第一極連接第一驅(qū)動信號輸入端CLK，第二極與柵線(例如Gatel)相連接。
[0047]所述電容C的一端與第一驅(qū)動晶體管Tl的柵極相連接，另一端連接第一驅(qū)動晶體管Tl的第二極。
[0048]這樣一來，當邏輯模塊LI從第一控制信號輸出端Signal_A輸出的控制信號將第一驅(qū)動晶體管Tl導(dǎo)通時，第一驅(qū)動信號輸入端CLK輸入的信號可以作為掃描信號輸出至與移位寄存器單元SRl相對應(yīng)的柵線Gatel上。以使得柵線Gatel將與其相連的一行像素單元102打開，當數(shù)據(jù)線(Datal、Data2…Datan)輸入數(shù)據(jù)信號時，與柵線Gatel相連的一行像素單元102可以進行畫面顯示。
[0049]上述實施例中，第一驅(qū)動晶體管Tl用于向柵線(Gatel、Gate2…Gaten)輸入掃描信號，由于柵線(Gatel、Gate2…Gaten)的負載較大，因此第一驅(qū)動晶體管Tl的尺寸較大，大概在1000 μ m左右，遠大于一般用于實現(xiàn)邏輯運算的邏輯TFT (尺寸在10 μ m)。因此，將上述尺寸較大的第一驅(qū)動晶體管Tl設(shè)置于顯示區(qū)域100中，能夠減小非顯示區(qū)域101的布線空間，從而有利于顯示面板窄邊框的設(shè)計。
[0050]實施例二
[0051]如圖3a所示，在實施例一的基礎(chǔ)上，上述驅(qū)動模塊(例如Dl)還可以包括:第二驅(qū)動晶體管T2。
[0052]具體的，所述第二驅(qū)動晶體管T2的柵極連接邏輯模塊(例如LI)的第二控制信號輸出端Signal_B，第一極連接?xùn)啪€(例如Gatel)，第二極與第二驅(qū)動信號輸入端VSS相連接。
[0053]其中，本發(fā)明實施例中，是以第二驅(qū)動信號輸入端VSS輸入低電平，或者接地為例進行的說明。
[0054]如圖3b所示，為第一驅(qū)動晶體管Tl和第二驅(qū)動晶體管T2的接線連接圖。其中，第一驅(qū)動晶體管Tl的第二極通過過孔31與柵線Gate相連接。第二驅(qū)動晶體管T2的第二極通過過孔31與第二驅(qū)動信號輸入端VSS相連接。并且，構(gòu)成第一驅(qū)動晶體管Tl和第二驅(qū)動晶體管T2的半導(dǎo)體有源層30的材料可以是氧化物半導(dǎo)體有源層，例如氧化銦錫、氧化銦鋅；或者可以由低溫多晶硅構(gòu)成；或者還可以由非晶硅構(gòu)成。本發(fā)明對此不作限制。
[0055]此外，構(gòu)成第一驅(qū)動晶體管Tl、第二驅(qū)動晶體管T2的第一極和第二極(源極和漏極)，以及第一驅(qū)動信號輸入端CLK的連接線可以由制備數(shù)據(jù)線的數(shù)據(jù)金屬層構(gòu)成。而第一控制信號輸出端Signal_A的連接線、第二控制信號輸出端Signal_B的連接線以及第二驅(qū)動信號輸入端VSS的連接線可以由制備柵線Gate的柵極金屬層構(gòu)成。
[0056]綜上所述，上述移位寄存器單元(例如SRl)，不僅可以在輸出階段，通過邏輯模塊LI從第一控制信號輸出端Signal_A輸出的控制信號將第一驅(qū)動晶體管Tl導(dǎo)通，將第一驅(qū)動信號輸入端CLK輸入的信號可以作為掃描信號輸出至與移位寄存器單元SRl相對應(yīng)的柵線Gatel上。而且在非輸出階段，還可以通過邏輯模塊LI從第二控制信號輸出端Signal_B輸出的控制信號將第二驅(qū)動晶體管T2導(dǎo)通，將第二驅(qū)動信號輸入端VSS輸入的信號輸出至移位寄存器單元SRl相對應(yīng)的柵線Gatel上，由于第二驅(qū)動信號輸入端VSS輸入低電平，因此在移位寄存器單元SRl的非輸出階段，與其相對應(yīng)的柵線Gatel不會輸出掃描信號。
[0057]因此，通過在移位寄存器單元SRl中設(shè)置第一驅(qū)動晶體管Tl以及第二驅(qū)動晶體管T2，可以在移位寄存器單元SRl的輸出階段，通過第一驅(qū)動晶體管Tl將柵線Gatel信號拉高，以對柵線Gatel進行掃描；在非輸出階段，通過第二驅(qū)動晶體管T2將柵線Gatel信號拉低，從而可以防止移位寄存器單元在非輸出階段誤輸出掃描信號，確保柵極驅(qū)動電路具有較高的穩(wěn)定性和可信賴性。
[0058]上述實施例中，第二驅(qū)動晶體管T2用于向柵線(Gatel、Gate2…Gaten)輸入低電平。第二驅(qū)動晶體管T2的尺寸相對于第一驅(qū)動晶體管Tl而言較小，一般為10ym左右。但是還是大于一般的用于實現(xiàn)邏輯運算的邏輯TFT (尺寸在10 μπι)。因此，將上述尺寸較大的第一驅(qū)動晶體管Tl以及第二驅(qū)動晶體管Τ2設(shè)置于顯示區(qū)域100中，能夠減小非顯示區(qū)域101的布線空間，從而有利于顯示面板窄邊框的設(shè)計。
[0059]實施例三
[0060]如圖4a所示，所述驅(qū)動模塊(例如Dl)可以包括至少兩個驅(qū)動子模塊200，驅(qū)動子模塊200可以包括第一驅(qū)動子晶體管Tls和子電容Cs。
[0061]其中，第一子驅(qū)動晶體管Tls，其柵極連接邏輯模塊(例如LI)的第一控制信號輸出端Signal_A，第一極連接第一驅(qū)動信號輸入端CLK，第二極與柵線(例如Gatel)相連接。
[0062]所述子電容Cs，其一端與第一子驅(qū)動晶體管Tls的柵極相連接，另一端連接第一子驅(qū)動晶體管Tls的第二極。
[0063]這樣一來，當邏輯模塊LI從第一控制信號輸出端Signal_A輸出的控制信號將多個第一子驅(qū)動晶體管Tls導(dǎo)通時，第一驅(qū)動信號輸入端CLK輸入的信號可以作為掃描信號輸出至與移位寄存器單元SRl相對應(yīng)的柵線Gatel上。以使得柵線Gatel將與其相連的一行像素單元102打開，當數(shù)據(jù)線(Datal、Data2…Datan)輸入數(shù)據(jù)信號時，與柵線Gatel相連的一行像素單元102可以進行畫面顯示。
[0064]上述實施例中，多個第一子驅(qū)動晶體管Tls用于向柵線(Gatel、Gate2…Gaten)輸入掃描信號。這樣一來，多個第一子驅(qū)動晶體管Tls的尺寸之和可以等于一個第一驅(qū)動晶體管Tl的尺寸，即多個第一子驅(qū)動晶體管Tls并聯(lián)后可以為一個第一驅(qū)動晶體管Tl。例如，第一驅(qū)動晶體管Tl的尺寸為1000 μπι。當所述驅(qū)動模塊(例如Dl)可以包括至少十個驅(qū)動子模塊200時，每個驅(qū)動子模塊200中的第一子驅(qū)動晶體管Tls的尺寸可以為100 μπι。此外，子電容Cs的設(shè)置方式同上所述。
[0065]具體的，如圖4b所示，用于驅(qū)動第一行柵線Gatel的移位寄存器單元SRl包括位于非顯示區(qū)域的邏輯模塊LI和位于第一個像素單元102中的第一驅(qū)動晶體管Tl。其中，第一驅(qū)動晶體管Tl的尺寸采用圓形表示。可以看出由于第一驅(qū)動晶體管Tl的尺寸較大，因此占據(jù)了像素單元102的大部分面積，因此設(shè)置有第一驅(qū)動晶體管Tl的像素單元102的開口率低。
[0066]然而，用于驅(qū)動第二行柵線Gate2的移位寄存器單元SR2包括位于非顯示區(qū)域的邏輯模塊L2和多個分別位于不同像素單元102中的多個第一子驅(qū)動晶體管Tls。其中，第一子驅(qū)動晶體管Tls采用圓形表示，并且多個第一子驅(qū)動晶體管Tls的尺寸之和等于第一驅(qū)動晶體管Tl的尺寸。由于第一子驅(qū)動晶體管Tls的尺寸相對于第一驅(qū)動晶體管Tl的尺寸而言較小。因此第一子驅(qū)動晶體管Tls占用像素單元102的面積也較小，因此與第二行柵線Gate2相連的像素單元102的開口率較大。
[0067]在上述方案的基礎(chǔ)上，驅(qū)動子模塊200還可以包括:第二子驅(qū)動晶體管T2s。
[0068]具體的，所述第二子驅(qū)動晶體管T2s，其柵極連接邏輯模塊(例如LI)的第二控制信號輸出端Signal_B，第一極連接?xùn)啪€(例如Gatel)，第二極與第二驅(qū)動信號輸入端VSS相連接。
[0069]這樣一來，上述移位寄存器單元(例如SRl)，不僅可以在輸出階段，通過邏輯模塊LI從第一控制信號輸出端Signal_A輸出的控制信號將多個第一子驅(qū)動晶體管Tls導(dǎo)通，將第一驅(qū)動信號輸入端CLK輸入的信號可以作為掃描信號輸出至與移位寄存器單元SRl相對應(yīng)的柵線Gatel上。而且在非輸出階段，還可以通過邏輯模塊LI從第二控制信號輸出端Signal_B輸出的控制信號將多個第二子驅(qū)動晶體管T2s導(dǎo)通，將第二驅(qū)動信號輸入端VSS輸入的信號輸出至移位寄存器單元SRl相對應(yīng)的柵線Gatel上，由于第二驅(qū)動信號輸入端VSS輸入低電平，因此在移位寄存器單元SRl的非輸出階段，與其相對應(yīng)的柵線Gatel不會輸出掃描信號。
[0070]綜上所述，通過在移位寄存器單元SRl中設(shè)置多個第一子驅(qū)動晶體管Tls以及多個第二子驅(qū)動晶體管T2s，可以在移位寄存器單元SRl的輸出階段，通過多個第一子驅(qū)動晶體管Tls將柵線Gatel信號拉高，以對柵線Gatel進行掃描；在非輸出階段，通過多個第二子驅(qū)動晶體管T2s將柵線Gatel信號拉低，從而可以防止移位寄存器單元在非輸出階段誤輸出掃描信號，確保柵極驅(qū)動電路的具有較高的穩(wěn)定性和可信賴性。
[0071]上述實施例中，多個第二子驅(qū)動晶體管T2s用于向柵線(Gatel、Gate2…Gaten)輸入低電平。這樣一來，多個第二子驅(qū)動晶體管T2s的尺寸之和可以等于一個第二驅(qū)動晶體管T2的尺寸，即多個第二子驅(qū)動晶體管T2s并聯(lián)后可以為一個第二驅(qū)動晶體管T2。例如，第一驅(qū)動晶體管T2的尺寸為100 μπι。當所述驅(qū)動模塊(例如Dl)可以包括至少十個驅(qū)動子模塊200時，每個驅(qū)動子模塊200中的第二子驅(qū)動晶體管T2s的尺寸可以為10 μπι。
[0072]這樣一來，一方面，尺寸較大的驅(qū)動模塊(例如Dl)設(shè)置于顯示區(qū)域100，可以減小非顯示區(qū)域101的布線空間。
[0073]另一方面，由于驅(qū)動模塊(例如Dl)中包括多個驅(qū)動子模塊200，當將每個驅(qū)動子模塊200分別設(shè)置于不同的像素單元102時，相對于將一個驅(qū)動模塊(例如Dl)設(shè)置于一個像素單元102時占用像素單元102的面積而言，驅(qū)動子模塊200占用像素單元102的面積大大減小，從而可以減小對顯示面板開口率的影響。因此上述實施例不僅可以實現(xiàn)窄邊框設(shè)計，而且可以確保顯示面板具有較高的開口率。
[0074]優(yōu)選的，所述顯示區(qū)域100的每個像素單元102中可以設(shè)置有一個所述驅(qū)動子模塊200。這樣一來，可以進一步減小驅(qū)動子模塊200中第一驅(qū)動子晶體管Tls和子電容Cs的尺寸。從而進一步減小對顯示面板開口率的影響。
[0075]以下通過具體的實施例對多個第一驅(qū)動子晶體管Tls以及多個第二驅(qū)動子晶體管T2s在顯示區(qū)域中的分布情況進行舉例說明。
[0076]實施例四
[0077]如圖5所示，每一級移位寄存器單元中的第一子驅(qū)動晶體管Tls與第二子驅(qū)動晶體管T2s分別位于同一行的，兩個相鄰的像素單元102中。需要說明的是，圖5為簡化示意圖，因此上述驅(qū)動晶體管以及邏輯模塊(L1、L2…Ln)的具體連線未示出。
[0078]通過上述設(shè)置方法，可以將每一級移位寄存器單元中的第一子驅(qū)動晶體管Tls與第二子驅(qū)動晶體管T2s設(shè)置于不同的像素單元102中。因此相對于將驅(qū)動子模塊200設(shè)置于一個像素單元102的方案而言，上述方案能夠更進一步的減小對像素單元102面積的占用，從而可以提尚顯不面板的開口率。
[0079]實施例五
[0080]對于高PPI (Pixels Per Inch，每英寸所擁有的像素數(shù)目)顯示面板而言，由于像素單元102的尺寸較小。因此為了滿足窄邊框的設(shè)計，可以在顯示區(qū)域100兩側(cè)的邊緣區(qū)域41設(shè)置上述第一邏輯子模塊201或第二邏輯子模塊202。
[0081]具體的，如圖6a所示，邏輯模塊(L1、L2…Ln)可以包括分別位于所述顯示區(qū)域100兩側(cè)的第一邏輯子模塊201和第二邏輯子模塊202。
[0082]其中，每一級移位寄存器單元中，第一邏輯子模塊201連接第一子驅(qū)動晶體管Tls的柵極。
[0083]第二邏輯子模塊202連接第二子驅(qū)動晶體管T2s的柵極。
[0084]第一子驅(qū)動晶體管Tls與第二子驅(qū)動晶體管T2s分別位于顯示區(qū)域的中心區(qū)域40兩側(cè)的邊緣區(qū)域41。
[0085]其中，上述邊緣區(qū)域41包括至少一列像素單元102。
[0086]所述中心區(qū)域40像素單元102的列數(shù)大于所述邊緣區(qū)域41像素單元的列數(shù)。
[0087]需要說明的是，第一、上述邊緣區(qū)域41可以是指位于顯示面板兩側(cè)的靠近顯示面板邊框處的幾列像素單元102，而中心區(qū)域40為顯示面板上除了上述兩側(cè)的邊緣區(qū)域41以外的區(qū)域。其中，中心區(qū)域40像素單元102的列數(shù)遠大于邊緣區(qū)域41像素單元102的列數(shù)。
[0088]第二、圖6a為簡化示意圖，因此上述驅(qū)動晶體管以及邏輯模塊(L1、L2…Ln)的具體連接結(jié)構(gòu)未示出。
[0089]上述方案中，由于近在邊緣區(qū)域41設(shè)置第一子驅(qū)動晶體管Tls與第二子驅(qū)動晶體管T2s。因此對于像素單元102尺寸非常小的高PPI顯示面板而言，驅(qū)動晶體管至占用了一小部分有效顯示區(qū)域的面積。因此，可以在實現(xiàn)窄邊框設(shè)計的同時，減小對顯示面板開口率的影響。
[0090]然而，如圖6a所示的設(shè)置方式中，不同移位寄存器單元的第一子驅(qū)動晶體管Tls均設(shè)置于顯示面板左側(cè)的邊緣區(qū)域41中，而移位寄存器單元的第二子驅(qū)動晶體管T2s均設(shè)置于顯示面板右側(cè)的邊緣區(qū)域41中。由于第一子驅(qū)動晶體管Tls的尺寸大于第二子驅(qū)動晶體管T2s的尺寸。這樣一來將會導(dǎo)致，顯示面板左側(cè)邊緣區(qū)域41與右側(cè)邊緣區(qū)域41的開口率相差很大，使得畫面的顯示亮度不均勻，降低了顯示效果。
[0091]因此，為了解決上述問題，如圖6b所示，在位于同一側(cè)邊緣區(qū)域41的相鄰兩行所述像素單元102中，一行的每個像素單元102對應(yīng)一個第一子驅(qū)動晶體管Tls，另一行的每個像素單元102對應(yīng)一個第二子驅(qū)動晶體管T2s。通過對相鄰移位寄存器單元中的第一子驅(qū)動晶體管Tls和第二子驅(qū)動晶體管T2s進行交叉設(shè)置，使得兩側(cè)的邊緣區(qū)域41被上述驅(qū)動晶體管占用的面積相當，從而使得上述驅(qū)動晶體管對兩側(cè)的邊緣區(qū)域41開口率的影響程度相當。進而能夠提高顯示畫面的亮度均勻性，提升顯示效果。
[0092]其中，相鄰移位寄存器單元中的第一子驅(qū)動晶體管Tls和第二子驅(qū)動晶體管T2s進行交叉設(shè)置的方案的具體接線圖如圖6c所示?？梢钥闯?，由于對相鄰移位寄存器單元中的第一子驅(qū)動晶體管Tls和第二子驅(qū)動晶體管T2s進行了交叉設(shè)置。因此，不同行的上述第一邏輯子模塊201和第二邏輯子模塊202的位置也不同。
[0093]例如，對于第一行像素單元102而言，第一邏輯子模塊201 (LI)位于圖6c的左側(cè)的邊緣區(qū)域41中，第二邏輯子模塊202 (LI’)位于圖6c的右側(cè)的邊緣區(qū)域41中。然而，對于第二行像素單元102而言，對移位寄存器單元SR2的第一子驅(qū)動晶體管Tls和第二子驅(qū)動晶體管T2s的位置進行了互換，因此第二邏輯子模塊202 (L2)位于圖6c的左側(cè)的邊緣區(qū)域41中，第一邏輯子模塊201 (L2’ )位于圖6c的右側(cè)的邊緣區(qū)域41中。
[0094]本發(fā)明實施例提供一種顯示裝置，包括如上所述的任意一種陣列基板。具有與前述實施例提供的陣列基板相同的結(jié)構(gòu)和有益效果。由于前述實施例中已經(jīng)將陣列基板的結(jié)構(gòu)和有益效果進行了詳細的描述，此處不再贅述。
[0095]在本發(fā)明實施例中，顯示裝置具體可以包括液晶顯示裝置，例如該顯示裝置可以為液晶顯示器、液晶電視、數(shù)碼相框、手機或平板電腦等任何具有顯示功能的產(chǎn)品或者部件。
[0096]本領(lǐng)域普通技術(shù)人員可以理解:實現(xiàn)上述方法實施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成，前述的程序可以存儲于一計算機可讀取存儲介質(zhì)中，該程序在執(zhí)行時，執(zhí)行包括上述方法實施例的步驟；而前述的存儲介質(zhì)包括:ROM、RAM、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。
[0097] 以上所述，僅為本發(fā)明的【具體實施方式】，但本發(fā)明的保護范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)以所述權(quán)利要求的保護范圍為準。
【權(quán)利要求】
1.一種陣列基板，包括柵極驅(qū)動電路，所述柵極驅(qū)動電路包括至少兩級移位寄存器單元，每一級所述移位寄存器單元與一行柵線相連接，其特征在于，所述移位寄存器單元包括驅(qū)動模塊以及邏輯模塊； 所述驅(qū)動模塊位于所述陣列基板的顯示區(qū)域； 所述邏輯模塊位于所述陣列基板的非顯示區(qū)域； 每個所述驅(qū)動模塊分別連接所述邏輯模塊、所述柵線以及第一驅(qū)動信號輸入端；在所述邏輯模塊輸出信號的控制下，將所述第一驅(qū)動信號輸入端輸入的信號傳輸至所述柵線。
2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述驅(qū)動模塊包括:第一驅(qū)動晶體管和電容； 所述第一驅(qū)動晶體管，其柵極連接所述邏輯模塊的第一控制信號輸出端，第一極連接所述第一驅(qū)動信號輸入端，第二極與所述柵線相連接； 所述電容，其一端與所述第一驅(qū)動晶體管的柵極相連接，另一端連接所述第一驅(qū)動晶體管的第二極。
3.根據(jù)權(quán)利要求2所述的陣列基板，其特征在于，所述驅(qū)動模塊還包括:第二驅(qū)動晶體管； 所述第二驅(qū)動晶體管，其柵極連接所述邏輯模塊的第二控制信號輸出端，第一極連接所述柵線，第二極與第二驅(qū)動信號輸入端相連接。
4.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述驅(qū)動模塊包括至少兩個驅(qū)動子模塊，所述驅(qū)動子模塊包括第一驅(qū)動子晶體管和子電容； 所述第一子驅(qū)動晶體管，其柵極連接所述邏輯模塊的第一控制信號輸出端，第一極連接所述第一驅(qū)動信號輸入端，第二極與所述柵線相連接； 所述子電容，其一端與所述第一子驅(qū)動晶體管的柵極相連接，另一端連接所述第一子驅(qū)動晶體管的第二極。
5.根據(jù)權(quán)利要求4所述的陣列基板，其特征在于，所述驅(qū)動子模塊還包括:第二子驅(qū)動晶體管； 所述第二子驅(qū)動晶體管，其柵極連接所述邏輯模塊的第二控制信號輸出端，第一極連接所述柵線，第二極與第二驅(qū)動信號輸入端相連接。
6.根據(jù)權(quán)利要求4或5所述的陣列基板，其特征在于，所述顯示區(qū)域的每個像素單元中設(shè)置有一個所述驅(qū)動子模塊。
7.根據(jù)權(quán)利要求5所述的陣列基板，其特征在于，每一級所述移位寄存器單元中的所述第一子驅(qū)動晶體管與所述第二子驅(qū)動晶體管分別位于同一行的，兩個相鄰的所述像素單元中。
8.根據(jù)權(quán)利要求5所述的陣列基板，其特征在于， 所述邏輯模塊包括分別位于所述顯示區(qū)域兩側(cè)的第一邏輯子模塊和第二邏輯子模塊； 其中，每一級所述移位寄存器單元的所述第一邏輯子模塊連接所述第一子驅(qū)動晶體管的柵極； 所述第二邏輯子模塊連接所述第二子驅(qū)動晶體管的柵極； 所述第一子驅(qū)動晶體管與所述第二子驅(qū)動晶體管分別位于所述顯示區(qū)域的中心區(qū)域兩側(cè)的邊緣區(qū)域； 其中，所述邊緣區(qū)域包括至少一列像素單元； 所述中心區(qū)域像素單元的列數(shù)大于所述邊緣區(qū)域像素單元的列數(shù)。
9.根據(jù)權(quán)利要求8所述的陣列基板，其特征在于，位于同一側(cè)所述邊緣區(qū)域的相鄰兩行所述像素單元中，一行的每個所述像素單元對應(yīng)一個所述第一子驅(qū)動晶體管，另一行的每個所述像素單元對應(yīng)一個所述第二子驅(qū)動晶體管。
10.一種顯示裝置，其特征在于，包括權(quán)利要求1-9任一項所述的陣列基板。
【文檔編號】G09G3/36GK104485085SQ201510001826
【公開日】2015年4月1日 申請日期:2015年1月4日 優(yōu)先權(quán)日:2015年1月4日
【發(fā)明者】永山和由, 宋松 申請人:京東方科技集團股份有限公司