一種陣列基板及其制備方法、顯示裝置的制造方法
【專利摘要】本發(fā)明實施例提供一種陣列基板及其制備方法、顯示裝置，涉及顯示技術領域，當陣列基板中電極通過過孔與漏極相連接時，能夠減小過孔區(qū)域的落差，降低電極與漏極在該過孔區(qū)域出現(xiàn)接觸不良的幾率。該陣列基板包括設置于襯底基板上的薄膜晶體管，以及依次設置在薄膜晶體管上的第一絕緣層、第二絕緣層、第一電極，在薄膜晶體管的漏極所在位置處，第一絕緣層具有第一過孔，第二絕緣層具有第二過孔，該陣列基板還包括：位于第一絕緣層與第二絕緣層之間的導電圖案，導電圖案覆蓋第一過孔、并與漏極接觸，第一電極覆蓋第二過孔、并與導電圖案接觸。
【專利說明】
一種陣列基板及其制備方法、顯示裝置
技術領域
[0001]本發(fā)明涉及顯示技術領域，尤其涉及一種陣列基板及其制備方法、顯示裝置。
【背景技術】
[0002]隨著顯示技術的不斷提高，人們對于顯示裝置的要求也在不斷提高，在各種顯示技術中，以TFT(Thin Film Transistor，薄膜晶體管)為控制元件，集大規(guī)模半導體集成電路和平板光源技術于一體的光電子產(chǎn)品，例如薄膜晶體管顯示器，以低功耗，方便攜帶，使用范圍廣，尚品質等優(yōu)點成為新一代的主流顯不廣品。
[0003]以TFT_LCD(ThinFilm Transistor Liquid Crystal Display，薄膜晶體管液晶顯示器)為例，如圖1所示，該顯示器中的陣列基板包括設置于襯底基板10上的薄膜晶體管100、公共電極20以及像素電極30，其中，像素電極30相對于公共電極20遠離薄膜晶體管100，且像素電極30通過過孔40與薄膜晶體管100的漏極101相連接。
[0004]然而，如圖1所示，由于像素電極30與漏極101在垂直襯底基板10方向上的距離較大，從而使得過孔40的落差高度H較大，過孔40側面的坡度較陡，并且由于像素電極30的薄膜層自身厚度較薄，因此在沉積像素電極30的薄膜層時，在該過孔40側面以及底面處容易出現(xiàn)沉積不均勻的現(xiàn)象，容易導致像素電極30與漏極101之間出現(xiàn)接觸不良的問題，特別是當該陣列基板應用于彎曲或柔性顯示產(chǎn)品時，在彎折的過程中，在過孔40處不均勻的膜層容易出現(xiàn)斷裂等現(xiàn)象，造成顯示不良。

【發(fā)明內容】

[0005]本發(fā)明的實施例提供一種陣列基板及其制備方法、顯示裝置，陣列基板中電極通過過孔與漏極相連接時，能夠減小過孔區(qū)域的落差，降低電極與漏極在該過孔區(qū)域出現(xiàn)接觸不良的幾率。
[0006]為達到上述目的，本發(fā)明的實施例采用如下技術方案:
[0007]本發(fā)明實施例一方面提供一種陣列基板，包括:設置于襯底基板上的薄膜晶體管，以及依次設置在所述薄膜晶體管上的第一絕緣層、第二絕緣層、第一電極，在所述薄膜晶體管的漏極所在位置處，所述第一絕緣層具有第一過孔，所述第二絕緣層具有第二過孔;所述陣列基板還包括:位于所述第一絕緣層與所述第二絕緣層之間的導電圖案，所述導電圖案覆蓋所述第一過孔、并與所述漏極接觸，所述第一電極覆蓋所述第二過孔、并與所述導電圖案接觸。
[0008]進一步的，所述陣列基板還包括位于所述第二絕緣層和第一絕緣層之間的第二電極，在亞像素區(qū)域內，所述第一電極與所述第二電極沿所述襯底基板的垂直方向相對設置。
[0009]進一步的，所述陣列基板還包括位于所述第二絕緣層和第一絕緣層之間觸控電極線，所述觸控電極線與所述第二電極的表面相接觸。
[0010]進一步的，所述觸控電極線位于所述第二電極背離所述襯底基板一側的表面上。[0011 ]進一步的，所述觸控電極線的厚度大于所述第二電極的厚度。
[0012]進一步的，所述觸控電極線由金屬材料構成。
[0013]進一步的，所述導電圖案與所述第二電極同層同材料;或者，所述導電圖案與所述觸控電極線同層同材料;或者，所述導電圖案包括層疊設置的第一導電子圖案和第二導電子圖案，所述第一導電子圖案與所述第二電極同層同材料，所述第二導電子圖案與所述觸控電極線同層同材料。
[0014]本發(fā)明實施例另一方面還提供一種顯示裝置，包括權利要求上述任一種陣列基板。
[0015]進一步的，在所述陣列基板包括第一電極和第二電極的情況下:所述顯示裝置為液晶顯示裝置，所述第一電極為像素電極，所述第二電極為公共電極;或者，所述顯示裝置為有機發(fā)光顯示裝置，所述第一電極為陽極，所述第二電極為陰極;或者，所述第一電極為陰極，所述第二電極為陽極。
[0016]本發(fā)明實施例再一方面還提供一種陣列基板的制備方法，包括:在襯底基板上形成薄膜晶體管;在形成有所述薄膜晶體管的襯底基板上形成第一絕緣層，所述第一絕緣層在對應所述薄膜晶體管的漏極的位置處具有第一過孔;在形成有所述第一絕緣層的襯底基板上形成第一導電薄膜，并對所述第一導電薄膜構圖形成第一導電層，所述第一導電層包括覆蓋所述第一過孔的導電圖案;在形成有所述第一導電層的襯底基板上形成第二絕緣層，所述第二絕緣層在對應所述導電圖案的位置處具有第二過孔;在形成有所述第二絕緣層的襯底基板上形成第一電極，且所述第一電極覆蓋所述第二過孔、并與所述導電圖案接觸。
[0017]本發(fā)明實施例提供一種陣列基板及其制備方法、顯示裝置，該陣列基板包括設置于襯底基板上的薄膜晶體管，以及依次設置在薄膜晶體管上的第一絕緣層、第二絕緣層、第一電極，在薄膜晶體管的漏極所在位置處，第一絕緣層具有第一過孔，第二絕緣層具有第二過孔;該陣列基板還包括位于第一絕緣層與第二絕緣層之間的導電圖案，導電圖案覆蓋第一過孔、并與漏極接觸，第一電極覆蓋第二過孔、并與導電圖案接觸。
[0018]由于第一絕緣層中的第一過孔和第二絕緣層中的第二過孔均位于薄膜晶體管的漏極所在位置處，當?shù)谝浑姌O覆蓋第二過孔時，該第一電極會與覆蓋第一過孔的導電圖案接觸，通過導電圖案與漏極相連接，這樣一來，相對于現(xiàn)有技術中，第一電極在垂直襯底基板方向上需要跨過第一過孔和第二過孔的整體落差高度與漏極相連接而言，本發(fā)明中，第一電極通過導電圖案與漏極相連接，由于覆蓋第一過孔的導電圖案自身具有一定的厚度，從而使得第一電極在過孔區(qū)域跨過的落差高度減小，進而降低了第一電極在過孔區(qū)域出現(xiàn)斷裂等現(xiàn)象的幾率，降低了第一電極與漏極連接時出現(xiàn)接觸不良的幾率。
【附圖說明】
[0019]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0020]圖1為現(xiàn)有技術提供的一種陣列基板的結構示意圖；
[0021 ]圖2為本發(fā)明實施例提供的一種陣列基板的結構示意圖；
[0022]圖3為本發(fā)明實施例提供的另一種陣列基板的結構示意圖；
[0023]圖4為本發(fā)明實施例提供的再一種陣列基板的結構示意圖；
[0024]圖5為本發(fā)明實施例提供的又一種陣列基板的結構示意圖；
[0025]圖6為本發(fā)明實施例提供的又一種陣列基板的結構示意圖；
[0026]圖7為本發(fā)明實施例提供的又一種陣列基板的結構示意圖；
[0027]圖8為本發(fā)明實施例提供的一種陣列基板的制備方法流程圖；
[0028]圖9a為本發(fā)明實施例提供的一種制備陣列基板的結構示意圖之一；
[0029]圖9b為本發(fā)明實施例提供的一種制備陣列基板的結構示意圖之一；
[0030]圖9c為本發(fā)明實施例提供的一種制備陣列基板的結構示意圖之一；
[0031]圖9d為本發(fā)明實施例提供的一種制備陣列基板的結構示意圖之一。
[0032]附圖標記:
[0033]O 1-陣列基板；I O-襯底基板;20-公共電極;30-像素電極;40-過孔;41-第一過孔；42-第二過孔;50-觸控電極；100-薄膜晶體管；101-漏極；110-第一絕緣層；120-第二絕緣層;201-第一電極;202-第二電極;300-導電圖案;301-第一導電子圖案;302-第二導電子圖案。
【具體實施方式】
[0034]下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0035]本發(fā)明實施例提供一種陣列基板，如圖2所示，該陣列基板01包括:設置于襯底基板10上的薄膜晶體管100，以及依次設置在薄膜晶體管上的第一絕緣層110、第二絕緣層120、第一電極201，在薄膜晶體管100的漏極101所在位置處，第一絕緣層110具有第一過孔41，第二絕緣層120具有第二過孔42，在此情況下，由于上述第一過孔41和第二過孔42的位置向對應，從而使得第一過孔41和第二過孔42的總落差高度為Hl為第一過孔41落差高度與第二過孔42落差高度之和。
[0036]在此基礎上，如圖2所示，該陣列基板01還包括:位于第一絕緣層110與第二絕緣層120之間的導電圖案300，該導電圖案300覆蓋第一過孔41、并與漏極101接觸，由于上述覆蓋第一過孔41的導電圖案300自身具有一定的厚度，此時，過孔區(qū)域的落差高度H2為第一過孔41和第二過孔42的總落差高度Hl減去導電圖案300的厚度，在此情況下，第一電極201覆蓋第二過孔42、并與導電圖案300接觸。
[0037]這樣一來，相對于現(xiàn)有技術中，第一電極在垂直襯底基板方向上跨過第一過孔和第二過孔的整體落差高度與漏極相連接而言，本發(fā)明中，第一電極覆蓋第二過孔，并與導電圖案接觸，由于過孔區(qū)域的落差高度H2小于總落差高度Hl，從而降低了第一電極在過孔區(qū)域出現(xiàn)斷裂等現(xiàn)象的幾率，進而降低了第一電極與漏極電連接時出現(xiàn)接觸不良的幾率。
[0038]此處需要說明的是，上述陣列基板01中依次設置的第二絕緣層110和第一絕緣層120的兩個絕緣層之間一般設置其他的遮光層、信號線、電極等等。
[0039]具體的，例如，如圖3所示，在第二絕緣層120和第一絕緣層110之間設置有第二電極202，在亞像素區(qū)域內，第一電極201與第二電極202沿襯底基板10的垂直方向相對設置。
[0040]以下對包括上述相對設置的第一電極201與第二電極202的陣列基板01在顯示裝置中的應用做進一步說明。
[0041]例如，如圖3所示，該陣列基板01可以為LCD(Liquid Crystal Display，液晶顯示裝置)中的ADS(Advanced-Super Dimens1nal Switching，高級超維場開關)型陣列基板，其中，第一電極201為像素電極，且包括多個條狀子電極，第二電極202為公共電極。第一絕緣層110和第二絕緣層120均為鈍化層。
[0042]又例如，如圖4所示，該陣列基板01還可以為0LED(0rganic Light EmittingD1de，有機發(fā)光顯示裝置)中的陣列基板，其中，第一電極201為陽極，第二電極202為陰極，或者，第一電極201為陰極，第二電極202為陽極。第一絕緣層110為鈍化層，第二絕緣層120
為像素界定層。
[0043 ]以下實施例均是以陣列基板OI為ADS型陣列基板為例，對本發(fā)明做進一步說明。
[0044]為了使得上述陣列基板01在具有陣列基板自身的功能的同時，兼具觸控功能，如圖5所示，該陣列基板01還包括位于第二絕緣層120和第一絕緣層110之間觸控電極線50，該觸控電極線50與第二電極202(即公共電極20)的表面相接觸。
[0045]需要說明的是，觸控電極線50包括設置于公共電極20的表面相接觸的部分，還包括設置在陣列基板外圍區(qū)域的走線部分，通過該部分的走線進行觸控信號的輸入及輸出。在此情況下，第二電極202在顯示階段作為公共電極，在觸控階段作為觸控電極，這樣一來，當該陣列基板應用于顯示裝置時，在顯示階段(例如0.0ls)與觸控階段(例如0.005s)交替進行的過程中能夠實現(xiàn)觸控顯示功能。
[0046]另外，觸控電極線50—般采用金屬材料制成，由于金屬的電阻較小，這樣一來，觸控電極線50中與公共電極20的表面相接觸的部分相當于在公共電極20上并聯(lián)的一個較小電阻，從而能夠減小公共電極20的電阻，進而降低了整個陣列基板的負載。
[0047]此處還需要說明的，上述觸控電極線50與第二電極202的表面相接觸，可以是觸控電極線50與第二電極202的上表面接觸，即如圖5所示的，觸控電極線50位于第二電極202背離襯底基板10的一側；當然，還可以是觸控電極線50與第二電極202的下表面接觸，即觸控電極線50位于第二電極202靠近襯底基板10的一側。
[0048]在此基礎上，由于觸控電極線50與第二電極202的上表面接觸時，觸控電極線50與第二電極202直接接觸，且觸控電極線50的表面相比與第二電極201表面小，從而可以通過半曝光掩膜工藝通過一次構圖形成觸控電極線50和第二電極202。而當觸控電極線50與第二電極202的下表面接觸時，必須通過兩次構圖工藝分別形成觸控電極線50和第二電極202。
[0049]另外，由于觸控電極線50多采用金屬制成，作為公共電極的第二電極202多為透明導電材質，而金屬材質的觸控電極線50的厚度大于透明導電材質的公共電極20的厚度，這樣一來，如果觸控電極線50位于公共電極20的下表面，則容易在觸控電極線50的邊緣位置，使得構成公共電極20的透明導電薄膜容易出現(xiàn)斷裂;而將控電極線50位于公共電極20的上表面則不會出現(xiàn)上述弊端。
[0050]綜上所述，本發(fā)明優(yōu)選的，觸控電極線50的厚度大于第二電極202的厚度;觸控電極線50位于第一電極201背離襯底基板10—側的表面上。[0051 ]以下對上述導電圖案300的具體設置形式作進一步說明。
[0052]例如，可以如圖5所示，該導電圖案300與第二電極202同層同材料設置，在實現(xiàn)降低過孔區(qū)域落差高度的同時，導電圖案300與第二電極202可以通過一次構圖工藝形成，進而達到簡化工藝，降低制作成本的目的。
[0053]又例如，可以如圖6所示，該導電圖案300與觸控電極線50同層同材料，在實現(xiàn)降低過孔區(qū)域落差高度的同時，導電圖案300與觸控電極線50可以通過一次構圖工藝形成，進而達到簡化工藝，降低制作成本的目的。
[0054]在此基礎上，當觸控電極線50與導電圖案300為金屬材質時，相比于導電圖案300與第二電極202(公共電極20)為透明導電材質而言，一方面，金屬材質構成的導電圖案300導電性能更好，從而使得像素電極30與漏極101之間的導通效果更好;另一方面，金屬薄膜的厚度一般較大，從而有利于降低過孔區(qū)域落差高度;再一方面，金屬薄膜的柔韌性較好，使得該陣列基板更適于應用于柔性顯示裝置中，能夠在該過孔區(qū)域發(fā)生彎折或者彎曲時，有效的保證導電圖案300與漏極101的正常導通。
[0055]再例如，如圖7所示，該導電圖案300包括層疊設置的第一導電子圖案301和第二導電子圖案302，第一導電子圖案301與第二電極201同層同材料，第二導電子圖案302與觸控電極線50同層同材料。這樣一來，第一導電子圖案301與第二電極201通過一次構圖工藝形成，第二導電子圖案302與觸控電極線50通過一次構圖工藝形成，進而能夠在簡化工藝，降低制作成本的同時，通過將第一導電子圖案301和第二導電子圖案302同時覆蓋于過孔區(qū)域，能夠進一步有效的降低過孔區(qū)域落差高度。
[0056]需要說明的是，在本發(fā)明中，構圖工藝，可指包括光刻工藝，或，包括光刻工藝以及刻蝕步驟，同時還可以包括打印、噴墨等其他用于形成預定圖形的工藝;光刻工藝，是指包括成膜、曝光、顯影等工藝過程的利用光刻膠、掩模板、曝光機等形成圖形的工藝?？筛鶕?jù)本發(fā)明中所形成的結構選擇相應的構圖工藝。
[0057]本發(fā)明實施例另一方面還提供一種顯示裝置，該顯示裝置包括上述任一種陣列基板，具有與前述實施例提供的陣列基板相同的結構和有益效果。由于前述實施例已經(jīng)對陣列基板的結構和有益效果進行了詳細的描述，此處不再贅述。
[0058]此處需要說明的是，在陣列基板01包括第一電極201和第二電極202的情況下:
[0059]該顯示裝置可以為，圖3所示的ADS型陣列基板01與對盒基板，以及ADS型陣列基板01與對盒基板之間的液晶層構成的液晶顯示裝置，其中，第一電極201為像素電極，且包括多個條狀子電極，第二電極202為公共電極，第一絕緣層110和第二絕緣層120均為鈍化層。
[0060]該顯示裝置還可以為，圖4所示的陣列基板構成的有機發(fā)光顯示裝置，其中，第一電極201為陽極，第二電極202為陰極，或者，第一電極201為陰極，第二電極202為陽極。第一絕緣層110為鈍化層，第二絕緣層120為像素界定層。當然，在第一電極201和第二電極202之間具有發(fā)光功能層。
[0061]需要說明的是，當該顯示裝置為有機發(fā)光顯示裝置的情況下，當?shù)谝浑姌O201反射電極，第二電極202為透射電極時，該顯示裝置為底發(fā)射型；當?shù)谝浑姌O201為透射電極，第二電極202為反射電極時，該顯示裝置為頂發(fā)射型，本發(fā)明對此不做限定。
[0062]此處還需要說明的是，對于構成OLED的陣列基板，與構成LCD的ADS型陣列基板相比，兩種陣列基板關于觸控電極線50和導電圖案300的設置形式以及相關的原理過程相近，此處不再贅述。
[0063]本發(fā)明實施例還提供一種陣列基板的制備方法，如圖8所示，該制備方法包括:
[0064]步驟SlOl，如圖9a所示，在襯底基板10上形成薄膜晶體管100，其中該薄膜晶體管100包括柵極、源極和漏極101。
[0065]步驟S102，如圖9b所示，在形成有薄膜晶體管100的襯底基板10上形成第一絕緣層110，第一絕緣層110在對應薄膜晶體管100的漏極101的位置處具有第一過孔41。
[0066]步驟S103，如圖9c所示，在形成有第一絕緣層110的襯底基板10上形成第一導電薄膜，并對第一導電薄膜構圖形成第一導電層，第一導電層包括覆蓋第一過孔41的導電圖案300。
[0067]其中，圖9c僅是以通過對第一導電薄膜構圖形成第一導電層中僅包括導電圖案300為例進行說明的，在實際的應用中，該第一導電層還可以包括第二電極202，例如，圖3中公共電極20，或者，圖4中的陰極或者陽極。
[0068]步驟S104，如圖9d所示，在形成有第一導電層(包括導電圖案300)的襯底基板上形成第二絕緣層120，第二絕緣層120在對應導電圖案300的位置處具有第二過孔42。
[0069]步驟S105，如圖2所示，在形成有第二絕緣層120的襯底基板10上形成第一電極201，且第一電極201覆蓋第二過孔42、并與導電圖案300接觸。
[0070]需要說明的是，當步驟S103中形成的第一導電層還包括與第一電極201沿襯底基板10的垂直方向相對設置的第二電極202時，上述僅是以圖2所示的ADS型陣列基板，第一電極201為像素電極為例進行說明的；當然也可以是圖4所示的OLED中的陣列基板，當?shù)诙姌O202為陰極時，第一電極201為陽極，或者第二電極202為陽極時，第一電極201為陰極。
[0071]當然，在步驟S105之后還可以繼續(xù)制作平坦層或者保護層，其制作方法與現(xiàn)有技術中的制作方法相同，此處不再附圖贅述。
[0072]以上所述，僅為本發(fā)明的【具體實施方式】，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發(fā)明揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本發(fā)明的保護范圍之內。因此，本發(fā)明的保護范圍應以所述權利要求的保護范圍為準。
【主權項】
1.一種陣列基板，其特征在于，包括:設置于襯底基板上的薄膜晶體管，以及依次設置在所述薄膜晶體管上的第一絕緣層、第二絕緣層、第一電極，在所述薄膜晶體管的漏極所在位置處，所述第一絕緣層具有第一過孔，所述第二絕緣層具有第二過孔； 所述陣列基板還包括:位于所述第一絕緣層與所述第二絕緣層之間的導電圖案，所述導電圖案覆蓋所述第一過孔、并與所述漏極接觸，所述第一電極覆蓋所述第二過孔、并與所述導電圖案接觸。2.根據(jù)權利要求1所述的陣列基板，其特征在于，所述陣列基板還包括位于所述第二絕緣層和第一絕緣層之間的第二電極，在亞像素區(qū)域內，所述第一電極與所述第二電極沿所述襯底基板的垂直方向相對設置。3.根據(jù)權利要求2所述的陣列基板，其特征在于，所述陣列基板還包括位于所述第二絕緣層和第一絕緣層之間觸控電極線，所述觸控電極線與所述第二電極的表面相接觸。4.根據(jù)權利要求3所述的陣列基板，其特征在于，所述觸控電極線位于所述第二電極背離所述襯底基板一側的表面上。5.根據(jù)權利要求3或4所述的陣列基板，其特征在于，所述觸控電極線的厚度大于所述第二電極的厚度。6.根據(jù)權利要求3或4所述的陣列基板，其特征在于，所述觸控電極線由金屬材料構成。7.根據(jù)權利要求3或4所述的陣列基板，其特征在于， 所述導電圖案與所述第二電極同層同材料； 或者，所述導電圖案與所述觸控電極線同層同材料； 或者，所述導電圖案包括層疊設置的第一導電子圖案和第二導電子圖案，所述第一導電子圖案與所述第二電極同層同材料，所述第二導電子圖案與所述觸控電極線同層同材料。8.—種顯示裝置，其特征在于，包括權利要求1至7任一項所述的陣列基板。9.根據(jù)權利要求8所述的顯示裝置，其特征在于，在所述陣列基板包括第一電極和第二電極的情況下: 所述顯示裝置為液晶顯示裝置，所述第一電極為像素電極，所述第二電極為公共電極； 或者， 所述顯示裝置為有機發(fā)光顯示裝置，所述第一電極為陽極，所述第二電極為陰極；或者，所述第一電極為陰極，所述第二電極為陽極。10.一種陣列基板的制備方法，其特征在于，包括: 在襯底基板上形成薄膜晶體管； 在形成有所述薄膜晶體管的襯底基板上形成第一絕緣層，所述第一絕緣層在對應所述薄膜晶體管的漏極的位置處具有第一過孔； 在形成有所述第一絕緣層的襯底基板上形成第一導電薄膜，并對所述第一導電薄膜構圖形成第一導電層，所述第一導電層包括覆蓋所述第一過孔的導電圖案； 在形成有所述第一導電層的襯底基板上形成第二絕緣層，所述第二絕緣層在對應所述導電圖案的位置處具有第二過孔； 在形成有所述第二絕緣層的襯底基板上形成第一電極，且所述第一電極覆蓋所述第二過孔、并與所述導電圖案接觸。
【文檔編號】H01L27/12GK106098710SQ201610763438
【公開日】2016年11月9日
【申請日】2016年8月29日
【發(fā)明人】李坤
【申請人】京東方科技集團股份有限公司, 成都京東方光電科技有限公司