本發(fā)明屬于顯示控制技術(shù)領(lǐng)域，具體地說(shuō)，尤其涉及一種GOA驅(qū)動(dòng)電路。

背景技術(shù)：

GOA(Gate Driver On Array，集成在陣列基板上的行掃描)是利用現(xiàn)有薄膜晶體管液晶顯示器陣列制程，將行掃描驅(qū)動(dòng)信號(hào)電路制作在陣列基板上，實(shí)現(xiàn)逐行掃描驅(qū)動(dòng)的一項(xiàng)技術(shù)。

現(xiàn)有技術(shù)中，帶有正反掃功能的CMOS GOA電路的設(shè)計(jì)較為復(fù)雜，需要的驅(qū)動(dòng)晶體管數(shù)量較多，不利于窄邊框GOA電路設(shè)計(jì)。同時(shí)，用于產(chǎn)生驅(qū)動(dòng)時(shí)鐘控制信號(hào)的負(fù)載較大，電路功耗較大。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供了一種GOA驅(qū)動(dòng)電路，可以減小GOA電路所需要的驅(qū)動(dòng)晶體管的數(shù)量，降低產(chǎn)生時(shí)序控制信號(hào)的負(fù)載和電路的功耗。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種GOA驅(qū)動(dòng)電路，包括：

輸入控制模塊，用于選擇輸入正反向級(jí)傳信號(hào)；

鎖存模塊，用于鎖存選擇輸入的正反向級(jí)傳信號(hào)；

處理模塊，用于將所述鎖存模塊輸出的級(jí)傳信號(hào)處理為第一中間信號(hào)；

緩存模塊，用于緩存并處理所述第一中間信號(hào)為柵極驅(qū)動(dòng)信號(hào)和第二中間信號(hào)，所述第一中間信號(hào)和所述第二中間信號(hào)的相位相反，

其中，由上一級(jí)GOA驅(qū)動(dòng)電路和下一級(jí)GOA驅(qū)動(dòng)電路輸出的所述第一中間信號(hào)和/或所述第二中間信號(hào)控制所述輸入控制模塊來(lái)選擇輸入正反向級(jí)傳信號(hào)，以及控制所述鎖存模塊鎖存由所述輸入控制模塊選擇輸入的正反向級(jí)傳信號(hào)。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述輸入控制模塊包括：

第一晶體管，其為N型晶體管，柵極用于輸入下一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)，源極用于輸入第一選擇輸入信號(hào)，漏極連接所述鎖存模塊；

第二晶體管，其為N型晶體管，柵極用于輸入上一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)，源極用于輸入第二選擇輸入信號(hào)，漏極連接所述鎖存模塊。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述鎖存模塊包括：

第一反相器，其輸入端連接所述第一晶體管和所述第二晶體管的漏極，輸出端連接所述處理模塊；

第三晶體管，其為P型晶體管，柵極用于輸入上一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)，漏極連接所述第一反相器的輸入端；

第四晶體管，其為P型晶體管，柵極用于輸入下一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)，漏極連接所述第三晶體管的源極；

第二反相器，其輸入端連接所述第一反相器的輸出端，輸出端連接所述第四晶體管的源極。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述輸入控制模塊包括：

第一晶體管，其為N型晶體管，柵極用于輸入下一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)，源極用于輸入第二選擇輸入信號(hào)，漏極連接所述鎖存模塊；

第二晶體管，其為N型晶體管，柵極用于輸入上一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)，源極用于輸入第一選擇輸入信號(hào)，漏極連接所述鎖存模塊。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述鎖存模塊包括：

第一反相器，其輸入端連接所述第一晶體管和所述第二晶體管的漏極；

第二反相器，其輸入端連接所述第一反相器的輸出端，輸入端連接所述處理模塊；

第三晶體管，其為P型晶體管，柵極用于輸入上一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)，漏極連接所述第一反相器的輸入端；

第四晶體管，其為P型晶體管，柵極用于輸入下一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)，漏極連接所述第三晶體管的源極，源極連接所述第二反相器的輸出端。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述輸入控制模塊包括：

第一晶體管，其為P型晶體管，柵極用于輸入下一級(jí)GOA驅(qū)動(dòng)電路輸出的第一中間信號(hào)，源極用于輸入第一選擇輸入信號(hào)，漏極連接所述鎖存模塊；

第二晶體管，其為N型晶體管，柵極用于輸入上一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)，源極用于輸入第二選擇輸入信號(hào)，漏極連接所述鎖存模塊。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述鎖存模塊包括：

第一反相器，其輸入端連接所述第一晶體管和所述第二晶體管的漏極，輸出端連接所述處理模塊；

第三晶體管，其為P型晶體管，柵極用于輸入上一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)，漏極連接所述第一反相器的輸入端；

第四晶體管，其為N型晶體管，其柵極用于輸入下一級(jí)GOA驅(qū)動(dòng)電路輸出的第一中間信號(hào)，漏極連接所述第三晶體管的源極；

第二反相器，其輸入端連接所述第一反相器的輸出端，輸出端連接所述第四晶體管的源極。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述輸入控制模塊包括：

第一晶體管，其為P型晶體管，柵極用于輸入上一級(jí)GOA驅(qū)動(dòng)電路輸出的第一中間信號(hào)，源極用于輸入第一選擇輸入信號(hào)，漏極連接所述鎖存模塊；

第二晶體管，其為N型晶體管，柵極用于輸入下一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)，源極用于輸入第二選擇輸入信號(hào)，漏極連接所述鎖存模塊。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述鎖存模塊包括：

第一反相器，其輸入端連接所述第一晶體管和所述第二晶體管的漏極；

第二反相器，其輸入端連接所述第一反相器的輸出端，輸出端連接所述處理模塊；

第三晶體管，其為N型晶體管，柵極用于輸入上一級(jí)GOA驅(qū)動(dòng)電路輸出的第一中間信號(hào)，漏極連接所述第一反相器的輸入端；

第四晶體管，其為P型晶體管，柵極用于輸入下一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)，漏極連接所述第三晶體管的源極，源極連接所述第二反相器的輸出端。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述處理模塊包括一與非門，其第一輸入端連接所述緩存模塊的輸出端，第二輸入端連接第一時(shí)序驅(qū)動(dòng)信號(hào)，輸出端與所述緩存模塊連接并輸出所述第一中間信號(hào)，

所述緩存模塊包括串聯(lián)的第三反相器、第四反相器和第五反相器，其中，

所述第三反相器的輸入端連接所述處理模塊，輸出端連接所述第四反相器的輸入端；

所述第四反相器的輸出端連接所述第五反相器的輸入端，并輸出所述第二中間信號(hào)；

所述第五反相器的輸出端輸出柵極驅(qū)動(dòng)信號(hào)，

所述復(fù)位模塊包括第六反相器及與所述第六反相器連接的第五晶體管，其中，

所述第六反相器的輸出端連接所述緩存模塊的輸出端，輸入端分別連接所述第五晶體管的漏極和所述第六反相器的輸入端；

所述第五晶體管的源極引入第一控制信號(hào)，柵極引入復(fù)位信號(hào)。

本發(fā)明的有益效果；

本發(fā)明提供的帶有正反向掃描功能的GOA電路，去除了傳統(tǒng)GOA電路中的正反向掃描控制模塊，采用鎖存模塊與正反掃輸入控制模塊相結(jié)合的電路設(shè)計(jì)，有效的減小了GOA電路所需要的驅(qū)動(dòng)晶體管的數(shù)量，有利于窄邊框GOA電路的設(shè)計(jì)。同時(shí)，本發(fā)明的鎖存模塊與輸入控制模塊不采用時(shí)鐘控制信號(hào)控制，有效地降低了產(chǎn)生時(shí)鐘控制信號(hào)的負(fù)載和電路的功耗。

本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說(shuō)明書中闡述，并且，部分地從說(shuō)明書中變得顯而易見(jiàn)，或者通過(guò)實(shí)施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過(guò)在說(shuō)明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來(lái)實(shí)現(xiàn)和獲得。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要的附圖做簡(jiǎn)單的介紹：

圖1是現(xiàn)有技術(shù)中一種GOA驅(qū)動(dòng)電路示意圖；

圖2a-2c是圖1中部分電路元器件的內(nèi)部結(jié)構(gòu)示意圖；

圖3是圖1正向掃描時(shí)的工作時(shí)序圖；

圖4是圖1反向掃描時(shí)的工作時(shí)序圖；

圖5是根據(jù)本發(fā)明的一個(gè)實(shí)施例的驅(qū)動(dòng)電路結(jié)構(gòu)圖；

圖6是根據(jù)本發(fā)明的第一個(gè)實(shí)施例的驅(qū)動(dòng)電路示意圖；

圖7是根據(jù)本發(fā)明的第二個(gè)實(shí)施例的驅(qū)動(dòng)電路示意圖；

圖8是根據(jù)本發(fā)明的第三個(gè)實(shí)施例的驅(qū)動(dòng)電路示意圖；

圖9是根據(jù)本發(fā)明的第四個(gè)實(shí)施例的驅(qū)動(dòng)電路示意圖；

圖10是根據(jù)本發(fā)明的一個(gè)實(shí)施例的驅(qū)動(dòng)架構(gòu)示意圖；

圖11是根據(jù)本發(fā)明的一個(gè)實(shí)施例的正向掃描時(shí)的工作時(shí)序圖；

圖12是根據(jù)本發(fā)明的一個(gè)實(shí)施例的反向掃描時(shí)的工作時(shí)序圖；

圖13是根據(jù)本發(fā)明的一個(gè)實(shí)施例的正向掃描時(shí)的仿真波形時(shí)序圖；

圖14是根據(jù)本發(fā)明的一個(gè)實(shí)施例的反向掃描時(shí)的仿真波形時(shí)序圖。

具體實(shí)施方式

以下將結(jié)合附圖及實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式，借此對(duì)本發(fā)明如何應(yīng)用技術(shù)手段來(lái)解決技術(shù)問(wèn)題，并達(dá)成技術(shù)效果的實(shí)現(xiàn)過(guò)程能充分理解并據(jù)以實(shí)施。需要說(shuō)明的是，只要不構(gòu)成沖突，本發(fā)明中的各個(gè)實(shí)施例以及各實(shí)施例中的各個(gè)特征可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。

如圖1所示是現(xiàn)有技術(shù)中一種帶有正反向掃描功能的CMOS GOA驅(qū)動(dòng)電路，該電路采用交錯(cuò)驅(qū)動(dòng)方式，單邊奇數(shù)行掃描線GOA電路需要兩條時(shí)鐘控制信號(hào)CK走線(如CK1信號(hào)、CK3信號(hào))，一條啟動(dòng)信號(hào)STV走線，一條復(fù)位信號(hào)RESET走線，一條高電位信號(hào)VGH走線和一條低電位信號(hào)VGL走線，第一條選擇輸入信號(hào)U2D走線和第二條選擇輸入信號(hào)D2U走線。如圖1所示，這種CMOS GOA電路主要由如下幾個(gè)部分組成。

正反向掃描控制模塊100通過(guò)U2D和D2U信號(hào)控制傳輸門TG的開(kāi)關(guān)，從而實(shí)現(xiàn)對(duì)于上一級(jí)級(jí)傳信號(hào)Q(N-2)和下一級(jí)級(jí)傳信號(hào)Q(N+2)的選擇輸入；時(shí)鐘控制反相器200通過(guò)CK1信號(hào)控制時(shí)鐘控制反相器200，實(shí)現(xiàn)上一級(jí)Q點(diǎn)信號(hào)的傳輸；RESET模塊300用于電路中信號(hào)節(jié)點(diǎn)的復(fù)位處理；鎖存模塊400通過(guò)對(duì)時(shí)鐘控制反相器200的控制，實(shí)現(xiàn)本級(jí)Q點(diǎn)信號(hào)的鎖存；Q點(diǎn)信號(hào)處理模塊500(與非門NAND)，通過(guò)CK3信號(hào)與Q點(diǎn)信號(hào)的與非處理，產(chǎn)生本級(jí)的柵極驅(qū)動(dòng)信號(hào)；柵極驅(qū)動(dòng)信號(hào)緩存處理模塊600個(gè)串聯(lián)的反相器(如IN1、NI2、IN3)，包括三用于提高柵極驅(qū)動(dòng)信號(hào)的驅(qū)動(dòng)能力。其中，圖1中的Q(N)表示第N級(jí)GOA電路的Q點(diǎn)信號(hào)，Q點(diǎn)是用于控制柵極驅(qū)動(dòng)信號(hào)輸出的點(diǎn)；P(N)表示第N級(jí)GOA電路的P點(diǎn)信號(hào)，P點(diǎn)是用于控制在電路非作用期間保持電路穩(wěn)定輸出的點(diǎn)。XCK1為CK1的反相信號(hào)。Q(N-2)和Q(N+2)是級(jí)傳信號(hào)。

如圖2a-2c所示是圖1中CMOS GOA電路中部分元器件的等效電路圖，其中，圖2a表示反相器對(duì)應(yīng)的等效電路，圖2b表示時(shí)鐘控制反相器200的等效電路，圖2c表示處理模塊500中與非門對(duì)應(yīng)的等效電路。

圖3是圖1所示GOA電路正向掃描時(shí)的工作時(shí)序圖，由圖3分析可知，如1所示電路的工作原理為：在級(jí)傳信號(hào)輸入之前，先進(jìn)行所有GOA電路的復(fù)位處理，所有電路的Q節(jié)點(diǎn)復(fù)位為低電平，柵極驅(qū)動(dòng)信號(hào)為低電平；U2D為高電平第一選擇輸入信號(hào)，D2U為低電平第二選擇輸入信號(hào)時(shí)，上一級(jí)Q點(diǎn)信號(hào)可以被寫入；當(dāng)上一級(jí)Q點(diǎn)信號(hào)和本級(jí)控制輸入的時(shí)鐘控制信號(hào)CK1的高電平脈沖信號(hào)同時(shí)來(lái)臨時(shí)，本級(jí)Q(N)點(diǎn)被充電至高電平，當(dāng)控制輸入的時(shí)序控制信號(hào)CK1變成低電平時(shí)，時(shí)鐘控制反相器200鎖存Q(N)點(diǎn)的高電平信號(hào)；當(dāng)與非門的時(shí)序控制信號(hào)CK3的高電平脈沖信號(hào)來(lái)臨時(shí)，緩存模塊600輸出高電平信號(hào)，即產(chǎn)生本級(jí)的柵極驅(qū)動(dòng)信號(hào)；當(dāng)控制輸入的時(shí)序控制信號(hào)CK1的高電平脈沖信號(hào)再一次來(lái)臨時(shí)，Q(N))點(diǎn)被充電至低電平；之后，Q(N)點(diǎn)一直鎖存和輸入低電平信號(hào)，緩存模塊600維持穩(wěn)定的低電平輸出。

圖4是圖1所示GOA電路反向掃描時(shí)的工作時(shí)序圖，由圖4分析可知，其與圖3所示時(shí)序圖的不同點(diǎn)在于：U2D為低電平，D2U為高電平，這樣下一級(jí)的Q點(diǎn)級(jí)傳信號(hào)可以被寫入到本級(jí)的GOA電路當(dāng)中；同時(shí)時(shí)鐘控制信號(hào)也要做出相應(yīng)的變換，以便于能夠更好的搭配級(jí)傳信號(hào)的輸入。

由以上分析可知，現(xiàn)有帶有正反向掃描功能的COMS GOA電路的正反向掃描控制模塊100和時(shí)鐘控制反相器200需要較多的晶體管，占據(jù)顯示面板面積較大，不利于窄邊框GOA電路設(shè)計(jì)。

因此，本發(fā)明提供了一種GOA驅(qū)動(dòng)電路，可以去除現(xiàn)有GOA電路中的正反向掃描控制模塊100和時(shí)鐘控制反相器200，本發(fā)明采用鎖存與正反掃控制雙結(jié)合的電路設(shè)計(jì)，有效減小GOA電路所需要的驅(qū)動(dòng)晶體管的數(shù)量。同時(shí)，采用不帶有CK控制的信號(hào)輸入及鎖存模塊，有效地降低用于產(chǎn)生CK信號(hào)的負(fù)載和電路的功耗。如圖5所示為根據(jù)本發(fā)明的一個(gè)實(shí)施例的GOA驅(qū)動(dòng)電路結(jié)構(gòu)圖，以下參考圖5來(lái)對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。

該GOA驅(qū)動(dòng)電路包括輸入控制模塊21、鎖存模塊22、處理模塊23和緩存模塊24。輸入控制模塊21用于選擇輸入正反向級(jí)傳信號(hào)，具體的，用于選擇輸入正向級(jí)傳信號(hào)還是選擇輸入反向級(jí)傳信號(hào)；鎖存模塊22與輸入控制模塊21連接，用于鎖存選擇輸入的正反向級(jí)傳信號(hào)；處理模塊23與鎖存模塊22連接，用于將鎖存模塊22輸出的級(jí)傳信號(hào)處理為第一中間信號(hào)；緩存模塊24與處理模塊23連接，用于緩存并處理第一中間信號(hào)為柵極驅(qū)動(dòng)信號(hào)和第二中間信號(hào)，第一中間信號(hào)和第二中間信號(hào)的相位相反。其中，由上一級(jí)GOA驅(qū)動(dòng)電路和下一級(jí)GOA驅(qū)動(dòng)電路輸出的第一中間信號(hào)和/或第二中間信號(hào)控制輸入控制模塊21來(lái)選擇輸入正反向級(jí)傳信號(hào)，以及控制鎖存模塊22鎖存由輸入控制模塊21選擇輸入的正反向級(jí)傳信號(hào)。

本發(fā)明提供的帶有正反向掃描功能的GOA電路，去除了傳統(tǒng)GOA電路中的正反向掃描控制模塊，采用鎖存模塊與正反掃輸入控制模塊相結(jié)合的電路設(shè)計(jì)，有效的減小了GOA電路所需要的驅(qū)動(dòng)晶體管的數(shù)量，有利于窄邊框GOA電路的設(shè)計(jì)。同時(shí)，本發(fā)明的鎖存模塊與輸入控制模塊不采用時(shí)鐘控制信號(hào)控制，有效地降低了產(chǎn)生時(shí)鐘控制信號(hào)的負(fù)載和電路的功耗。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，該輸入控制模塊包括第一晶體管T11和第二晶體管T12，如圖6所示。第一晶體管T11為N型晶體管，其柵極用于輸入下一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N+1)，源極用于輸入第一選擇輸入信號(hào)U2D，漏極連接鎖存模塊22；第二晶體管T12為N型晶體管，其柵極用于輸入上一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N-1)，源極用于輸入第二選擇輸入信號(hào)D2U，漏極連接鎖存模塊22。

當(dāng)?shù)谝贿x擇輸入信號(hào)U2D為高電平、第二選擇輸入信號(hào)D2U為低電平時(shí)，P(N-1)信號(hào)控制第二選擇輸入信號(hào)D2U用于本級(jí)Q點(diǎn)的上拉控制，P(N+1)信號(hào)控制第一選擇輸入信號(hào)U2D用于本級(jí)Q點(diǎn)信號(hào)的下拉控制；當(dāng)?shù)谝贿x擇輸入信號(hào)U2D為低電平、第二選擇輸入信號(hào)D2U為高電平時(shí)，P(N+1)信號(hào)控制第一選擇輸入信號(hào)U2D用于本級(jí)Q點(diǎn)的上拉控制，P(N-1)信號(hào)控制D2U信號(hào)用于本級(jí)Q點(diǎn)的下拉控制；即通過(guò)對(duì)于第一選擇輸入信號(hào)U2D和第二選擇輸入信號(hào)D2U的信號(hào)控制，可以實(shí)現(xiàn)GOA電路的驅(qū)動(dòng)方向控制。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，該鎖存模塊包括第一反相器IN11、第二反相器IN12、第三晶體管T13和第四晶體管T14，如圖6所示。第一反相器IN11的輸入端連接第一晶體管T11和第二晶體管T12的漏極，輸出端連接處理模塊23；第三晶體管T13為P型晶體管，柵極用于輸入上一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N-1)，漏極連接第一反相器IN1的輸入端；第四晶體管T14為P型晶體管，其柵極用于輸入下一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N+1)，漏極連接第三晶體管的源極；第二反相器IN12的輸入端連接第一反相器IN11的輸出端，輸出端連接第四晶體管T14的源極。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，該輸入控制模塊包括第一晶體管T21，其為N型晶體管，柵極用于輸入下一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N+1)，源極用于輸入第二選擇輸入信號(hào)D2U，漏極連接鎖存模塊22；第二晶體管T22，其為N型晶體管，柵極用于輸入上一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N-1)，源極用于輸入第一選擇輸入信號(hào)U2D，漏極連接鎖存模塊22。

當(dāng)U2D為高電平、D2U信號(hào)為低電平時(shí)，P(N-1)信號(hào)控制U2D信號(hào)用于本級(jí)Q點(diǎn)的上拉控制，P(N+1)信號(hào)控制D2U信號(hào)用于本級(jí)Q點(diǎn)信號(hào)的下拉控制；當(dāng)U2D為低電平、D2U為高電平時(shí)，P(N+1)信號(hào)控制D2U信號(hào)用于本級(jí)Q點(diǎn)的上拉控制，P(N-1)信號(hào)控制U2D信號(hào)用于本級(jí)Q點(diǎn)的下拉控制。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，該鎖存模塊包括第一反相器IN21、第二反相器IN22、第三晶體管T23和第四晶體管T24，如圖7所示。第一反相器IN21的輸入端連接第一晶體管T21和第二晶體管T22的漏極；第二反相器IN22的輸入端連接第一反相器IN21的輸出端，輸出端連接處理模塊23；第三晶體管T23為P型晶體管，柵極用于輸入上一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N-1)，漏極連接第一反相器IN21的輸入端；第四晶體管T24為P型晶體管，柵極用于輸入下一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N+1)，漏極連接第三晶體管T23的源極，源極連接第二反相器IN22的輸出端。

由圖6和圖7可知，第三晶體管和第四晶體管用于鎖存模塊中鎖存回路的開(kāi)關(guān)控制。如圖6所示，該鎖存回路由第一反相器IN11、第二反相器IN12、第三晶體管T13和第四晶體管T14構(gòu)成。當(dāng)級(jí)傳信號(hào)通過(guò)第一晶體管T11或第二晶體管T12到達(dá)鎖存模塊后，上一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N-1)和下一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N+1)均為低電平，此時(shí)第三晶體管T13和第四晶體管T14打開(kāi)，級(jí)傳信號(hào)保存在鎖存回路中。如圖7所示，該鎖存回路由第一反相器IN21、第二反相器IN22、第三晶體管T23和第四晶體管T24構(gòu)成。當(dāng)級(jí)傳信號(hào)通過(guò)第一晶體管T11或第二晶體管T12到達(dá)鎖存模塊后，上一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N-1)和下一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N+1)均為低電平，此時(shí)第三晶體管T23和第四晶體管T24打開(kāi)，級(jí)傳信號(hào)保存在鎖存回路中。

在本發(fā)明中，鎖存模塊不采用時(shí)鐘控制信號(hào)控制，可以有效降低產(chǎn)生時(shí)鐘控制信號(hào)的負(fù)載和電路的功耗。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，該輸入控制模塊包括第一晶體管T31和第二晶體管T32，如圖8所示。第一晶體管T31為P型晶體管，柵極用于輸入下一級(jí)GOA驅(qū)動(dòng)電路輸出的第一中間信號(hào)X P(N+1)，源極用于輸入第一選擇輸入信號(hào)U2D，漏極連接鎖存模塊22；第二晶體管T32為N型晶體管，柵極用于輸入上一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N-1)，源極用于輸入第二選擇輸入信號(hào)D2U，漏極連接鎖存模塊22。

當(dāng)?shù)谝贿x擇輸入信號(hào)U2D為高電平、第二選擇輸入信號(hào)D2U信號(hào)為低電平時(shí)，P(N-1)信號(hào)控制第二選擇輸入信號(hào)D2U用于本級(jí)Q點(diǎn)的上拉控制，XP(N+1)信號(hào)控制第一選擇輸入信號(hào)U2D用于本級(jí)Q點(diǎn)信號(hào)的下拉控制；當(dāng)?shù)谝贿x擇輸入信號(hào)U2D為低電平、第二選擇輸入信號(hào)D2U為高電平時(shí)，XP(N+1)信號(hào)控制第一選擇輸入信號(hào)U2D用于本級(jí)Q點(diǎn)的上拉控制，P(N-1)信號(hào)控制第二選擇輸入信號(hào)D2U用于本級(jí)Q點(diǎn)的下拉控制；即通過(guò)對(duì)于第一選擇輸入信號(hào)U2D和第二選擇輸入信號(hào)D2U的信號(hào)控制，可以實(shí)現(xiàn)GOA電路的驅(qū)動(dòng)方向控制。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，該鎖存模塊包括第一反相器IN31、第二反相器IN32、第三晶體管T33和第四晶體管T34，如圖8所示。第一反相器IN31的輸入端連接第一晶體管T21和第二晶體管T22的漏極，輸出端連接處理模塊23；第三晶體管T33為P型晶體管，柵極用于輸入上一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N-1)，漏極連接第一反相器IN31的輸入端；第四晶體管T34為N型晶體管，其柵極用于輸入下一級(jí)GOA驅(qū)動(dòng)電路輸出的第一中間信號(hào)XP(N+1)，漏極連接第三晶體管T33的源極；第二反相器IN32的輸入端連接第一反相器IN31的輸出端，輸出端連接第四晶體管T34的源極。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，該輸入控制模塊包括第一晶體管T41，其為P型晶體管，柵極用于輸入上一級(jí)GOA驅(qū)動(dòng)電路輸出的第一中間信號(hào)XP(N-1)，源極用于輸入第一選擇輸入信號(hào)U2D，漏極連接鎖存模塊22；第二晶體管T42，其為N型晶體管，柵極用于輸入下一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N+1)，源極用于輸入第二選擇輸入信號(hào)D2U，漏極連接鎖存模塊22，如圖9所示。

當(dāng)U2D為高電平、D2U信號(hào)為低電平時(shí)，XP(N-1)信號(hào)控制U2D信號(hào)用于本級(jí)Q點(diǎn)的上拉控制，P(N+1)信號(hào)控制D2U信號(hào)用于本級(jí)Q點(diǎn)信號(hào)的下拉控制；當(dāng)U2D為低電平、D2U為高電平時(shí)，P(N+1)信號(hào)控制D2U信號(hào)用于本級(jí)Q點(diǎn)的上拉控制，XP(N-1)信號(hào)控制U2D信號(hào)用于本級(jí)Q點(diǎn)的下拉控制。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，該鎖存模塊包括第一反相器IN41、第二反相器IN42、第三晶體管T43和第四晶體管T44，如圖9所示。第一反相器IN41的輸入端連接第一晶體管T41和第二晶體管T42的漏極；第二反相器IN42的輸入端連接第一反相器IN41的輸出端，輸出端連接處理模塊23；第三晶體管T43為N型晶體管，柵極用于輸入上一級(jí)GOA驅(qū)動(dòng)電路輸出的第一中間信號(hào)XP(N+1)，漏極連接第一反相器IN41的輸入端；第四晶體管T44為P型晶體管，柵極用于輸入下一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N+1)，漏極連接第三晶體管T43的源極，源極連接第二反相器IN42的輸出端。

由圖8和圖9可知，第三晶體管和第四晶體管用于各自鎖存模塊中鎖存回路的開(kāi)關(guān)控制。圖8中的鎖存回路由第一反相器IN31、第二反相器IN32、第三晶體管T33和第四晶體管T34構(gòu)成，圖9中的鎖存回路由第一反相器IN41、第二反相器IN42、第三晶體管T43和第四晶體管T44構(gòu)成。當(dāng)級(jí)傳信號(hào)通過(guò)第一晶體管T31或第二晶體管T32到達(dá)鎖存模塊后，在圖8中，上一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N-1)為低電平，下一級(jí)GOA驅(qū)動(dòng)電路輸出的第一中間信號(hào)XP(N+1)為高電平，此時(shí)第三晶體管T33和第四晶體管T34打開(kāi)，級(jí)傳信號(hào)保存在鎖存回路中。當(dāng)級(jí)傳信號(hào)通過(guò)第一晶體管T41或第二晶體管T42到達(dá)鎖存模塊后，在圖9中，上一級(jí)GOA驅(qū)動(dòng)電路輸出的第一中間信號(hào)XP(N-1)為低電平，下一級(jí)GOA驅(qū)動(dòng)電路輸出的第二中間信號(hào)P(N+1)為高電平，此時(shí)第三晶體管T43和第四晶體管T44打開(kāi)，級(jí)傳信號(hào)保存在鎖存回路中。

在本發(fā)明中，鎖存模塊不采用時(shí)鐘控制信號(hào)控制，可以有效降低產(chǎn)生時(shí)鐘控制信號(hào)的負(fù)載和電路的功耗。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，該處理模塊包括一與非門NAND23，其第一輸入端連接緩存模塊的輸出端，第二輸入端連接第一時(shí)序信號(hào)CK3，輸出端連接緩存模塊并輸出本級(jí)的第一中間信號(hào)P(N)，如圖6-圖9所示。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，該緩存模塊包括串聯(lián)的第三反相器IN23、第四反相器IN24和第五反相器IN25，其中，第三反相器IN23的輸入端連接處理模塊，輸出端連接第四反相器IN24的輸入端；第四反相器IN24的輸出端連接第五反相器IN25的輸入端，并輸出第二中間信號(hào)；第五反相器IN25的輸出端輸出柵極驅(qū)動(dòng)信號(hào)，如圖6-圖9所示。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，復(fù)位模塊包括第六反相器IN26及與第六反相器IN26連接的第五晶體管T25，其中，第六反相器IN26的輸出端連接緩存模塊的輸出端，輸入端分別連接第五晶體管T25的漏極和第六反相器IN26的輸入端；第五晶體管T25的源極引入第一控制信號(hào)，柵極引入復(fù)位信號(hào)。

如圖10所示為圖6-至圖9所示電路的驅(qū)動(dòng)框架圖，該驅(qū)動(dòng)框架圖為單邊驅(qū)動(dòng)框架圖，對(duì)應(yīng)奇數(shù)行的掃描線。單邊GOA電路需要兩根STV信號(hào)走線，分別用于第一級(jí)GOA電路Q點(diǎn)的上拉和最后一級(jí)GOA電路Q點(diǎn)的下拉；單邊需要一根U2D和一根D2U走線，用于GOA電路正反掃的控制；單邊需要兩根CK信號(hào)走線，用于柵極移位驅(qū)動(dòng)信號(hào)的產(chǎn)生；單邊需要一根RESET走線，用于每一級(jí)GOA電路的復(fù)位處理；單邊需要一條VGH走線和一條VGL走線，用于CMOS GOA電路的驅(qū)動(dòng)。其中，STV1為正向級(jí)傳啟動(dòng)信號(hào)，STV2為反向級(jí)傳啟動(dòng)信號(hào)，U2D為第一選擇輸入信號(hào)，D2U為第二選擇輸入信號(hào)，CK1、CK3為時(shí)序控制信號(hào)，RESET為復(fù)位信號(hào)，VGH為高電平信號(hào)，VGL為低電平信號(hào)。

如圖11所示為圖10所示驅(qū)動(dòng)框架的正向掃描驅(qū)動(dòng)時(shí)序圖，由時(shí)序圖11分析可知：當(dāng)RESET信號(hào)低電平脈沖信號(hào)來(lái)臨時(shí)，所有的GOA電路進(jìn)行復(fù)位處理，Q點(diǎn)復(fù)位后鎖存低電平信號(hào)；U2D為高電平，D2U為低電平，此時(shí)電路正方向掃描；當(dāng)XP0低電平脈沖或者P0高電平脈沖信號(hào)來(lái)臨時(shí)，Q點(diǎn)被充電至高電平，之后Q點(diǎn)鎖存高電平信號(hào)；當(dāng)CK3信號(hào)的高電平脈沖來(lái)臨時(shí)，產(chǎn)生本級(jí)中間信號(hào)XP1、P1和本級(jí)柵極驅(qū)動(dòng)信號(hào)GATE1；當(dāng)XP2的低電平脈沖活著P2的高電平脈沖信號(hào)來(lái)臨時(shí)，Q點(diǎn)被充電至低電平，之后Q點(diǎn)一直鎖存低電平信號(hào)，GOA電路穩(wěn)定輸出低電平柵極驅(qū)動(dòng)信號(hào)。

如圖12為圖10所示驅(qū)動(dòng)框架的反向掃描驅(qū)動(dòng)時(shí)序圖，此時(shí)，U2D為低電平，D2U為高電平，電路反方向掃描。

如圖13為根據(jù)本發(fā)明的一個(gè)實(shí)施例的正向掃描驅(qū)動(dòng)仿真示意圖，如圖14為根據(jù)本發(fā)明的一個(gè)實(shí)施例的反向掃描驅(qū)動(dòng)仿真示意圖，由圖13和圖14可知，本發(fā)明的電路可以實(shí)現(xiàn)正向或反向輸出掃描信號(hào)。

雖然本發(fā)明所公開(kāi)的實(shí)施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實(shí)施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所公開(kāi)的精神和范圍的前提下，可以在實(shí)施的形式上及細(xì)節(jié)上作任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。