基于p型薄膜晶體管的goa電路的制作方法
【技術領域】
[0001]本發(fā)明涉及液晶顯示器技術領域，尤其涉及一種基于P型薄膜晶體管的GOA電路。
【背景技術】
[0002]液晶顯示器(Liquid Crystal Display，LCD)具有機身薄、省電、無福射等眾多優(yōu)點，得到了廣泛的應用。如:液晶電視、移動電話、個人數(shù)字助理(PDA)、數(shù)字相機、計算機屏幕或筆記本電腦屏幕等，在平板顯示領域中占主導地位。
[0003]現(xiàn)有市場上的液晶顯示器大部分為背光型液晶顯示器，其包括液晶顯示面板及背光模組(backlight module) ο液晶顯示面板的工作原理是在薄膜晶體管陣列基板(ThinFilm Transistor Array Substrate，TFT Array Substrate)與彩色濾光片基板(ColorFilter, CF)之間灌入液晶分子，并在兩片基板上施加驅(qū)動電壓來控制液晶分子的旋轉(zhuǎn)方向，以將背光模組的光線折射出來產(chǎn)生畫面。
[0004]主動式液晶顯示器中，每個像素電性連接一個薄膜晶體管(TFT)，薄膜晶體管的柵極(Gate)連接至水平掃描線，漏極(Drain)連接至垂直方向的數(shù)據(jù)線，源極(Source)則連接至像素電極。在水平掃描線上施加足夠的電壓，會使得電性連接至該條水平掃描線上的所有TFT打開，從而數(shù)據(jù)線上的信號電壓能夠?qū)懭胂袼?，控制不同液晶的透光度進而達到控制色彩與亮度的效果。目前主動式液晶顯示面板水平掃描線的驅(qū)動主要由外接的集成電路板(Integrated Circuit，IC)來完成，外接的IC可以控制各級水平掃描線的逐級充電和放電。而GOA技術(Gate Driver on Array)即陣列基板行驅(qū)動技術，可以運用液晶顯示面板的原有陣列制程將水平掃描線的驅(qū)動電路制作在顯示區(qū)周圍的基板上，使之能替代外接IC來完成水平掃描線的驅(qū)動。GOA技術能減少外接IC的焊接(bonding)工序，有機會提升產(chǎn)能并降低產(chǎn)品成本，而且可以使液晶顯示面板更適合制作窄邊框或無邊框的顯示產(chǎn)品。
[0005]通常GOA電路包括:基于P型薄膜晶體管的GOA電路、基于CMOS的GOA電路、和基于N型薄膜晶體管的GOA電路，其中基于P型薄膜晶體管的GOA電路，尤其是以低溫多晶硅(LTPS)為材料的基于P型薄膜晶體管的GOA電路具有工藝較為簡單、漏電較低的特點，發(fā)展前景良好。然而，現(xiàn)有的基于P型薄膜晶體管的GOA電路往往穩(wěn)定性較差，且功耗較高。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于，提供一種基于P型薄膜晶體管的GOA電路，能夠減輕正反向掃描模塊中的薄膜晶體管的惡化，降低電路功耗，減少信號線的條數(shù)，實現(xiàn)窄邊框設計，提升GOA電路的穩(wěn)定性。
[0007]為實現(xiàn)上述目的，本發(fā)明提供了一種基于P型薄膜晶體管的GOA電路，包括級聯(lián)的多個GOA單元電路，每一級GOA單元電路均包括:正反向掃描模塊、輸出模塊、下拉維持模塊、及下拉模塊；設η為正整數(shù)，第η級GOA單元電路與其相鄰的第η+1級GOA單元電路為一周期；
[0008]除第一級與最后一級GOA單元電路以外，在第η級GOA單元電路中:
[0009]所述正反向掃描模塊包括:第一 P型薄膜晶體管，所述第一 P型薄膜晶體管的柵極電性連接于第一高頻時鐘信號，源極電性連接于上一級第η-1級GOA單元的級傳信號，漏極電性連接于第一節(jié)點；第二P型薄膜晶體管，所述第二P型薄膜晶體管的柵極電性連接于第一反向高頻時鐘信號，源極電性連接于下一級第η+1級GOA單元的級傳信號，漏極電性連接于第一節(jié)點；
[0010]所述輸出模塊包括:第三P型薄膜晶體管，所述第三P型薄膜晶體管的柵極電性連接于第一節(jié)點，源極電性連接于第二節(jié)點，漏極電性連接于恒壓低電位及第四P型薄膜晶體管的柵極；第四P型薄膜晶體管，所述第四P型薄膜晶體管的柵極電性連接于恒壓低電位及第三P型薄膜晶體管的漏極，源極電性連接于第二節(jié)點，漏極電性連接于第三節(jié)點；第五P型薄膜晶體管，所述第五P型薄膜晶體管的柵極電性連接于第三節(jié)點，源極電性連接于第二高頻時鐘信號，漏極電性連接于級傳信號；第十五P型薄膜晶體管，所述第十五P型薄膜晶體管的柵極電性連接于第三節(jié)點，源極電性連接于第二高頻時鐘信號，漏極電性連接于掃描信號；第一電容，所述第一電容的一端電性連接于第二節(jié)點，另一端電性連接于一恒定尚電壓；
[0011 ] 所述下拉維持模塊包括:第十一 P型薄膜晶體管，所述第十一 P型薄膜晶體管的柵極電性連接于第四節(jié)點，源極電性連接于第二節(jié)點，漏極電性連接于恒壓高電位；第七P型薄膜晶體管，所述第七P型薄膜晶體管的柵極電性連接于第四節(jié)點，源極電性連接于級傳信號，漏極電性連接于恒壓高電位；第八P型薄膜晶體管，所述第八P型薄膜晶體管的柵極電性連接于第四節(jié)點，源極電性連接于掃描信號，漏極電性連接于恒壓高電位；
[0012]所述下拉模塊包括:第十P型薄膜晶體管，所述第十P型薄膜晶體管的柵極電性連接于第一節(jié)點，源極電性連接于第十三P型薄膜晶體管的柵極，漏極電性連接于恒壓高電位；第九P型薄膜晶體管，所述第九P型薄膜晶體管的柵極電性連接于第一節(jié)點，源極電性連接于第四節(jié)點，漏極電性連接于恒壓高電位；
[0013]所述第η級GOA單元電路還包括:第十四P型薄膜晶體管，所述第十四P型薄膜晶體管的柵極及源極均電性連接于第二高頻時鐘信號，漏級電性連接于第二電容的一端及第十三P型薄膜晶體管的柵極；第十三P型薄膜晶體管，所述第十三P型薄膜晶體管的柵極電性連接于第十四P型薄膜晶體管的漏極及第十P型薄膜晶體管的源極，源極電性連接于第二反向高頻時鐘信號，漏極電性連接于第十二 P型薄膜晶體管的源極；第十二 P型薄膜晶體管，所述第十二 P型薄膜晶體管的柵極電性連接于第二反向高頻時鐘信號，源極電性連接于第十三P型薄膜晶體管的漏極，漏極電性連接于第四節(jié)點；第二電容，所述第二電容的一端電性連接于第十四P型薄膜晶體管的漏極，另一端電性連接于一恒定高電壓；
[0014]在第η+1級GOA單元電路中，第一 P型薄膜晶體管的柵極電性連接于第一反向高頻時鐘信號、第二 P型薄膜晶體管的柵極電性連接于第一高頻時鐘信號、第五與第十五P型薄膜晶體管的源極均電性連接于第二反向高頻時鐘信號、第十四P型薄膜晶體管的柵極及源極均電性連接于第二反向高頻時鐘信號、第十三P型薄膜晶體管的源極與第十二薄膜晶體管的柵極均電性連接于第二高頻時鐘信號；
[0015]所述第一高頻時鐘信號與第一反向高頻時鐘信號的相位相反，所述第二高頻時鐘信號與第二反向高頻時鐘信號的相位相反；
[0016]所述基于P型薄膜晶體管的GOA電路進行正向掃描時，所述第一高頻時鐘信號和第二反向高頻時鐘信號的時序一致，第一反向高頻時鐘信號和第二高頻時鐘信號的時序一致；
[0017]所述基于P型薄膜晶體管的GOA電路進行反向掃描時，所述第一高頻時鐘信號和第二高頻時鐘信號的時序一致，第一反向高頻時鐘信號和第二反向高頻時鐘信號的時序一致。
[0018]所述基于P型薄膜晶體管的GOA電路的第一級連接關系中，所述第一 P型薄膜晶體管的源極電性連接于起始信號。
[0019]所述基于P型薄膜晶體管的GOA電路的最后一級連接關系中，所述第二 P型薄膜晶體管的源極電性連接于起始信號。
[0020]所述基于P型薄膜晶體管的GOA電路進行正向掃描時，所述第二反向高頻時鐘信號能夠被第一高頻時鐘信號替換，所述第二高頻時鐘信號能夠被第一反向高頻時鐘信號替換；
[0021]所述基于P型薄膜晶體管的GOA電路進行反向掃描時，所述第二高頻時鐘信號能夠被第一反向高頻時鐘信號替換，所述第第二反向高頻時鐘信號能夠被第一反向高頻時鐘信號替換。
[0022]所述基于P型薄膜晶體管的GOA電路具有四條高頻時鐘信號線或兩條高頻時鐘信號線。
[0023]所述每一級GOA單元電路還包括:第十六P型薄膜晶體管，所述第十六P型薄膜晶體管的柵極電性連接于級傳信號，源極電性連接于第四節(jié)點，漏極電性連接于恒壓高電位。
[0024]所述每一級GOA單元電路還包括:第十六P型薄膜晶體管，所述第十六P型薄膜晶體管的柵極電性連接于第四節(jié)點，源極電性連接于第一節(jié)點，漏極電性連接于恒壓高電位。
[0025]所述每一級GOA單元電路還包括:第十六P型薄膜晶體管，所述第十六P型薄膜晶體管的柵極電性連接于第四節(jié)點，源極電性連接于第一節(jié)點，漏極電性連接于恒壓高電位；第十七P型薄膜晶體管，所述第十七P型薄膜晶體管的源極電性連接于第四P型薄膜晶