基于fpga實現(xiàn)mipi信號傳輸調(diào)整的方法和裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及MIPI液晶模組的顯示和測試領(lǐng)域，具體地指一種基于FPGA實現(xiàn)MIPI信號傳輸調(diào)整的方法和裝置。
【背景技術(shù)】
[0002]目前在許多手機(jī)和便攜設(shè)備上所用的顯示屏均采用MIPI視頻信號作為接收視頻數(shù)據(jù)的接口信號，MIPI信號具有傳輸率高、功耗低、可靠性高、支持各種顯示分辨率和顯示模組。
[0003]在傳輸視頻圖像時，當(dāng)傳輸一行或一幀視頻數(shù)據(jù)時則在MIPI信號的HS(HighSpeed)狀態(tài)下以數(shù)據(jù)流形式傳輸，當(dāng)在一行或一幀圖像的消隱區(qū)里，MIPI信號則進(jìn)入LP (Low Power)狀態(tài)。
[0004]為了保證視頻傳輸?shù)目煽啃院偷凸男?，MIPI DPHY協(xié)議中對視頻圖像在傳輸過程中，其MIPI時鐘和數(shù)據(jù)信號自身的HS狀態(tài)、LP狀態(tài)之間的傳輸時序上，以及時鐘和數(shù)據(jù)信號之間的傳輸時序上有著明確的規(guī)定，且傳輸時序參數(shù)較多，基本和信號傳輸率相關(guān)，這就會導(dǎo)致在顯示不同分辨率的圖像時其MIPI傳輸時序也不一樣。
[0005]由于傳輸時序參數(shù)且不同分辨率都不一樣，這樣在目前的MIPI信號實現(xiàn)方案上(采用視頻源加外接MIPI轉(zhuǎn)接芯片方式)需要給轉(zhuǎn)接芯片配置相關(guān)參數(shù)，這對于在MIPI模組的研發(fā)、生產(chǎn)、檢測等場合下需要專人能熟悉轉(zhuǎn)接芯片性能和配置方式，這樣操作起來很不方便、且使得生產(chǎn)效率和資源利用效率低。

【發(fā)明內(nèi)容】

[0006]針對現(xiàn)有技術(shù)的不足，本發(fā)明的目的是提供一種通過上層對MIPI時鐘和數(shù)據(jù)傳輸所需時序進(jìn)行配置和控制，使得所輸出的MIPI信號達(dá)到MIPI DPHY協(xié)議傳輸時序要求的基于FPGA實現(xiàn)MIPI信號傳輸調(diào)整的方法和裝置。
[0007]為實現(xiàn)上述目的，本發(fā)明所設(shè)計的一種基于FPGA實現(xiàn)MIPI信號傳輸調(diào)整的方法，其特殊之處在于，包括如下步驟:
[0008]I)從上層接收MIPI傳輸配置參數(shù)并緩存，所述MIPI傳輸配置參數(shù)包括MIPI信號傳輸速率配置參數(shù)、MIPI輸出電氣配置參數(shù)、MIPI時鐘信號傳輸時序參數(shù)和MIPI數(shù)據(jù)傳輸時序參數(shù)；
[0009]2)讀取所述MIPI信號傳輸速率配置參數(shù)，并根據(jù)所述MIPI信號傳輸速率配置參數(shù)產(chǎn)生MIPI時鐘信號和MIPI數(shù)據(jù)信號；
[0010]3)讀取所述MIPI輸出電氣配置參數(shù)，并根據(jù)所述MIPI輸出電氣配置參數(shù)產(chǎn)生HS和LP狀態(tài)下的MIPI時鐘信號和MIPI數(shù)據(jù)信號；
[0011]4)讀取所述MIPI時鐘信號傳輸時序參數(shù)，并根據(jù)MIPI DPHY協(xié)議和所述MIPI時鐘信號傳輸時序參數(shù)，控制所述MIPI時鐘信號和MIPI數(shù)據(jù)信號以HS狀態(tài)或者LP狀態(tài)輸出；
[0012]5)當(dāng)接收到以HS狀態(tài)輸出時，將所述MIPI時鐘信號由默認(rèn)的LP狀態(tài)轉(zhuǎn)換為HS狀態(tài)，并根據(jù)MIPI DPHY協(xié)議和所述MIPI數(shù)據(jù)傳輸時序參數(shù)，將輸入的RGB視頻信號轉(zhuǎn)換為MIPI數(shù)據(jù)信號；
[0013]6)將所述HS狀態(tài)的MIPI時鐘信號和MIPI數(shù)據(jù)信號輸出為MIPI標(biāo)準(zhǔn)的一條LVDS差分信號，MIPI模組接收所述LVDS差分信號并顯示；
[0014]7)當(dāng)接收到LP狀態(tài)輸出時，根據(jù)MIPI DPHY協(xié)議和所述MIPI數(shù)據(jù)傳輸時序參數(shù)，將所述MIPI數(shù)據(jù)信號以LP狀態(tài)輸出，并根據(jù)MIPI DPHY協(xié)議和所述MIPI時鐘信號傳輸時序參數(shù)，將所述MIPI時鐘信號由HS狀態(tài)轉(zhuǎn)換為LP狀態(tài)輸出；
[0015]8)將所述LP狀態(tài)的MIPI時鐘信號和MIPI數(shù)據(jù)信號輸出為MIPI標(biāo)準(zhǔn)的兩條CMOS單端信號，MIPI模組接收所述兩條CMOS單端信號并進(jìn)入等待狀態(tài)。
[0016]優(yōu)選地，所述步驟2)中所述MIPI時鐘信號為MIPI HS串化時鐘信號，所述MIPI數(shù)據(jù)信號為MIPI HS串化數(shù)據(jù)信號，所述MIPI時鐘信號為DDR類型。
[0017]優(yōu)選地，所述電氣配置參數(shù)包括輸出電平范圍、輸出驅(qū)動強(qiáng)度、輸出端接匹配、高頻預(yù)加重指標(biāo)的參數(shù)，從而向MIPI模組輸出最佳顯示效果的MIPI信號。
[0018]優(yōu)選地，所述步驟5)中將輸入的RGB視頻信號轉(zhuǎn)換為MIPI HS數(shù)據(jù)信號的具體步驟包括:將RGB視頻信號的RGB數(shù)據(jù)轉(zhuǎn)換為MIPI組包數(shù)據(jù)，將所述MIPI組包數(shù)據(jù)根據(jù)所述MIPI信號傳輸速率配置參數(shù)進(jìn)行并轉(zhuǎn)串操作，再以HS方式輸出為MIPI HS數(shù)據(jù)信號。
[0019]優(yōu)選地，所述步驟6)中MIPI標(biāo)準(zhǔn)的一條LVDS差分信號為MIPI標(biāo)準(zhǔn)的Clk-p/n信號和Dat-p/n信號，其中所述MIPI時鐘信號和MIPI數(shù)據(jù)信號分別用ρ、η兩個信號線輸出為一條LVDS差分信號。
[0020]優(yōu)選地，所述步驟2)之后還包括將所述MIPI時鐘信號與MIPI數(shù)據(jù)信號中心對齊的步驟，以確保MIPI模組對MIPI信號接收正確。
[0021]一種實現(xiàn)上述基于FPGA實現(xiàn)MIPI信號傳輸調(diào)整的方法的裝置，包括時序控制接口模塊、MIPI傳輸控制模塊、MIPI信號產(chǎn)生模塊、MIPI信號輸出模塊、MIPI時鐘產(chǎn)生模塊、MIPI數(shù)據(jù)轉(zhuǎn)換模塊和MIPI數(shù)據(jù)產(chǎn)生模塊；
[0022]所述時序控制接口模塊通過MIPI傳輸控制模塊與MIPI信號產(chǎn)生模塊連接，所述MIPI傳輸控制模塊還分別與MIPI時鐘產(chǎn)生模塊和MIPI數(shù)據(jù)產(chǎn)生模塊連接，所述MIPI時鐘產(chǎn)生模塊和MIPI數(shù)據(jù)產(chǎn)生模塊還分別與MIPI信號產(chǎn)生模塊連接，所述MIPI數(shù)據(jù)轉(zhuǎn)換模塊分別與MIPI數(shù)據(jù)產(chǎn)生模塊和MIPI信號輸出模塊連接，所述MIPI信號產(chǎn)生模塊通過MIPI信號輸出模塊與MIPI模組連接；
[0023]所述時序控制接口模塊用于從上層接收MIPI傳輸配置參數(shù)并傳輸至MIPI傳輸控制豐旲塊;
[0024]所述MIPI傳輸控制模塊用于將MIPI傳輸配置參數(shù)分別傳輸至MIPI信號產(chǎn)生模塊、MIPI時鐘產(chǎn)生模塊和MIPI數(shù)據(jù)產(chǎn)生模塊；
[0025]所述MIPI信號產(chǎn)生模塊用于控制接收的MIPI時鐘信號和MIPI數(shù)據(jù)信號以HS狀態(tài)或者LP狀態(tài)輸出；
[0026]所述MIPI信號輸出模塊用于將輸入的HS狀態(tài)的MIPI時鐘信號和MIPI數(shù)據(jù)信號輸出為MIPI標(biāo)準(zhǔn)的一條LVDS差分信號或者將LP狀態(tài)的MIPI時鐘信號和MIPI數(shù)據(jù)信號輸出為MIPI標(biāo)準(zhǔn)的兩條CMOS單端信號并傳輸至MIPI模組；
[0027]所述MIPI時鐘產(chǎn)生模塊用于根據(jù)所述MIPI傳輸配置參數(shù)產(chǎn)生MIPI時鐘信號；
[0028]所述MIPI數(shù)據(jù)轉(zhuǎn)換模塊用于將輸入的RGB視頻信號轉(zhuǎn)換為MIPI數(shù)據(jù)信號；
[0029]所述MIPI數(shù)據(jù)產(chǎn)生模塊用于根據(jù)所述MIPI傳輸配置參數(shù)產(chǎn)生MIPI數(shù)據(jù)信號。
[0030]進(jìn)一步地，所述時序控制接口模塊與上層通過以太網(wǎng)、USB或者串口方式連接。
[0031]更進(jìn)一步地，所述時序控制接口模塊通過FPGA的1單元輸入接收MIPI傳輸配置參數(shù)的電氣信號。
[0032]本發(fā)明的有益效果在于:
[0033](I)本發(fā)明可通過上層軟件標(biāo)準(zhǔn)化的操作來對不同傳輸時序參數(shù)進(jìn)行配置，在MIPI模組研發(fā)、生產(chǎn)、測試過程中無需了解并使用其他轉(zhuǎn)換芯片特性，降低其實現(xiàn)復(fù)雜性。
[0034](2)本發(fā)明能對MIPI時鐘和數(shù)據(jù)的傳輸時序分別設(shè)置、便于MIPI模組問題的定位和查找。
[0035](3)本發(fā)明支持不同分辨率和傳輸率模組的傳輸時序配置，并可由上層軟件控制在傳輸信號時實時的對不同參數(shù)進(jìn)行調(diào)整和控制，方便MIPI模組優(yōu)化。
[0036](4)本發(fā)明能對MIPI信號的發(fā)送速率進(jìn)行調(diào)整，并能設(shè)置不同的MIPI數(shù)據(jù)工作模式。
[0037](5)本發(fā)明可通過用FPGA(現(xiàn)場可編程邏輯陣列)芯片、來實現(xiàn)所述全部功能；FPGA是市場常見芯片，不僅工作穩(wěn)定、實現(xiàn)容易，而且價格便宜，避免了因使用視頻源設(shè)備外接橋接芯片而導(dǎo)致的操作復(fù)雜、穩(wěn)定性差、使用成本高等問題。
【附圖說明】
[0038]圖1為本發(fā)明基于FPGA實現(xiàn)MIPI信號傳輸調(diào)整的裝置的電路方框圖。
[0039]圖2為本發(fā)明基于FPGA實現(xiàn)MIPI信號傳輸調(diào)整的方法的流程圖。
[0040]圖3為根據(jù)MIPI DPHY協(xié)議規(guī)定MIPI時鐘信號和數(shù)據(jù)信號的傳輸時序圖。
[0041]圖中:時序控制接口模塊L MIPI傳輸