一種陣列基板、顯示面板及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別涉及一種陣列基板、顯示面板及顯示裝置。
【背景技術(shù)】
[0002]隨著顯示技術(shù)的飛速發(fā)展，顯示器呈現(xiàn)出了高集成度和低成本的發(fā)展趨勢。其中，GOA (Gate Driver on Array，陣列基板行驅(qū)動)技術(shù)將 TFT (Thin Film Transistor,薄膜晶體管)柵極開關(guān)電路集成在顯示面板的陣列基板上以形成對顯示面板的掃描驅(qū)動，從而可以省去柵極集成電路(IC，Integrated Circuit)的綁定(Bonding)區(qū)域以及扇出(Fan-out)區(qū)域的布線空間，不僅可以在材料成本和制作工藝兩方面降低產(chǎn)品成本，而且可以使顯示面板做到兩邊對稱和窄邊框的美觀設(shè)計；并且，這種集成工藝還可以省去柵極掃描線方向的Bonding工藝，從而提高了產(chǎn)能和良率。
[0003]一般地，柵極驅(qū)動電路通常由級聯(lián)的多個移位寄存器單元構(gòu)成，各級移位寄存器單元的驅(qū)動信號輸出端分別對應(yīng)一條柵線，用于依次逐行向多條柵線輸入掃描信號。隨著大尺寸顯示器要求的分辨率越來越高，柵極驅(qū)動電路往往通過預(yù)充電實現(xiàn)，即柵極驅(qū)動電路中的各級移位寄存器單元按序輸出，各時鐘信號的依次具有小于I個脈沖寬度的交疊，使得當(dāng)前級的移位寄存器單元輸出的掃描信號和上一級移位寄存器單元輸出的掃描信號具有小于I個脈沖寬度的交疊。
[0004]在現(xiàn)有的顯示面板中，柵極驅(qū)動電路和用于向該柵極驅(qū)動電路輸入時鐘信號的各時鐘信號線的排布方式一般如圖1所示，以四條時鐘信號線CK1、CK2、CK3和CK4為例，四條時鐘信號線CK1、CK2、CK3和CK4并排設(shè)置，柵極驅(qū)動電路位于四條時鐘信號線同一側(cè)，且柵極驅(qū)動電路中的多個移位寄存器單元-SR⑴、SR (2)…SR (η)…SR (N-1)、SR(N)(共N個移位寄存器單元，I ^ n ^ N)逐級沿時鐘信號線的延伸方向依次排布的，各級移位寄存器單元分別通過兩條垂直于時鐘信號線的引線與對應(yīng)的兩條時鐘信號線連接。
[0005]并且考慮到時鐘信號的延遲效應(yīng)，一般時鐘信號線不能太細(xì)，這樣勢必會導(dǎo)致引線和與其不相連的時鐘信號線的交疊處產(chǎn)生寄生電容。如圖1所示，以前四級移位寄存器單元為例，其中，第一級移位寄存器單元SR(I)通過引線I分別與的時鐘信號線CKl和時鐘信號線CK3連接，則該引線I與與其不相連的時鐘信號線CK2和時鐘信號線CK4的交疊處產(chǎn)生的寄生電容的個數(shù)總共為4 ;第二級移位寄存器單元SR(2)通過引線2分別與的時鐘信號線CK2和時鐘信號線CK4連接，則該引線2與與其不相連的時鐘信號線CK3的交疊處產(chǎn)生的寄生電容的個數(shù)總共為2 ;第三級移位寄存器單元SR(3)中連接對應(yīng)的時鐘信號線的引線3與與其不相連的時鐘信號線CK2和時鐘信號線CK4的交疊處產(chǎn)生的寄生電容的個數(shù)總共為4 ;第四級移位寄存器單元SR(4)連接對應(yīng)的時鐘信號線的引線4與與其不相連的時鐘信號線CK3的交疊處產(chǎn)生的寄生電容的個數(shù)總共為2 ;因此，前四級移位寄存器單元與對應(yīng)時鐘信號線連接的引線1、引線2、引線3和引線4與與其不相連的時鐘信號線的交疊處產(chǎn)生的寄生電容的數(shù)量為12 ;同理，以每相鄰的4個移位寄存器單元作為一個移位寄存器單元組時，各組移位寄存器單元組中與對應(yīng)時鐘信號線連接的引線與與其不相連的時鐘信號線的交疊處產(chǎn)生的寄生電容均數(shù)量為12。
[0006]隨著大尺寸顯示器要求的分辨率越來越高，柵極驅(qū)動電路中需要的時鐘信號線的個數(shù)也隨即增多，因此時鐘信號線的增加會導(dǎo)致與時鐘信號線連接的引線與與其不相連的時鐘信號線的交疊處的寄生電容的數(shù)量增加，進而造成時鐘信號的延遲增大，導(dǎo)致移位寄存器單元的輸出延遲以及柵極驅(qū)動電路的功耗的提高。

【發(fā)明內(nèi)容】

[0007]本發(fā)明實施例提供一種陣列基板、顯示面板及顯示裝置，通過調(diào)整移位寄存器單元的排布順序以減少引線與時鐘信號線間的交疊，進而降低由于時鐘信號線的增加導(dǎo)致時鐘信號線與引線間的交疊處產(chǎn)生的寄生電容的數(shù)量，減小時鐘信號的延誤，并降低移位寄存器單元的輸出延遲和柵極驅(qū)動電路的功耗。
[0008]因此，本發(fā)明實施例提供一種陣列基板，包括襯底基板，位于所述襯底基板上的并排設(shè)置的η組時鐘信號線以及位于所述η組時鐘信號線一側(cè)的具有預(yù)充電功能的柵極驅(qū)動電路；其中，所述柵極驅(qū)動電路包括級聯(lián)的且沿所述時鐘信號線的延伸方向并列排布的多級移位寄存器單元，各所述移位寄存器單元具有兩個時鐘信號端分別用于接收相位相反的時鐘信號且各級所述移位寄存器單元分別對應(yīng)一組時鐘信號線；
[0009]將所有的所述移位寄存器單元劃為N個移位寄存器單元組，針對第k個所述移位寄存器單元組，包括第2nk-(2n-l)級至第2nk級的移位寄存器單元；其中，第2nk_(2n_l)級至第2nk-n級的移位寄存器單元作為第一類移位寄存器單元，第2nk-(n_l)級至第2nk級的移位寄存器單元作為第二類移位寄存器單元，所述第一類移位寄存器單元與所述第二類移位寄存器單元交替排布設(shè)置；且各所述第一類移位寄存器單元的級數(shù)沿所述時鐘信號線的延伸方向逐漸增大，各所述第二類移位寄存器單元的級數(shù)沿所述時鐘信號線的延伸方向逐漸增大；n為大于I的正整數(shù)，N為大于I的正整數(shù)，k為大于O且小于且等于N的正整數(shù)；
[0010]針對第k個所述移位寄存器單元組，以每相鄰的兩個所述第一類移位寄存器單元與所述第二類移位寄存器單元作為一個子組，各所述子組中的兩個移位寄存器單元對應(yīng)同一組時鐘信號線，且屬于同一子組中的兩個移位寄存器單元用于接收同一時鐘信號的信號端分別通過一條第一引線相連接，且所述第一引線設(shè)置于各所述移位寄存器單元和與其最近鄰的時鐘信號線之間；
[0011]所述各組時鐘信號線均包括兩條時鐘信號相位相反的時鐘信號線，各所述第一引線分別通過一條第二引線與輸出對應(yīng)的時鐘信號的時鐘信號線相連接；或者，所述各組時鐘信號線包括一條時鐘信號線，與同一所述子組中的兩個移位寄存器單元均連接的兩條第一引線中，其中一條所述第一引線通過第二引線與所述時鐘信號線相連接，另一條所述第一引線通過反相器與所述第二引線相連接。
[0012]較佳地，在本發(fā)明實施例提供的上述陣列基板中，各所述子組中的兩個所述移位寄存器單元，沿所述時鐘信號線的延伸方向按照所述第一類移位寄存器單元和所述第二類移位寄存器單元的順序排布。
[0013]較佳地，在本發(fā)明實施例提供的上述陣列基板中，屬于同一所述移位寄存器單元組中的各所述子組分別對應(yīng)不同的一組時鐘信號線。
[0014]較佳地，在本發(fā)明實施例提供的上述陣列基板中，在所述柵極驅(qū)動電路中，除前η級所述移位寄存器單元外，各級所述移位寄存器單元的的驅(qū)動信號輸出端分別與其下η級所述移位寄存器單元的輸入信號端相連；
[0015]除后η級所述移位寄存器單元外，各級所述移位寄存器單元的驅(qū)動信號輸出端分別與其上η級所述移位寄存器單元的復(fù)位信號端相連。
[0016]較佳地，在本發(fā)明實施例提供的上述陣列基板中，η小于且等于5。
[0017]較佳地，在本發(fā)明實施例提供的上述陣列基板中，所述反相器具體包括:時鐘信號輸入端、時鐘信號輸出端、第一直流參考信號端、第二直流參考信號端、第一開關(guān)晶體管和第二開關(guān)晶體管；其中，
[0018]所述時鐘信號輸入端用于連接所述第二引線；所述時鐘信號輸出端用于連接所述第一引線；
[0019]所述第一開關(guān)晶體管的柵極和源極均與所述第一直流參考信號端相連，漏極與所述時鐘信號輸出端相連；
[0020]所述第二開關(guān)晶體管的柵極與所述時鐘信號輸入端相連，源極與所述時鐘信號輸出端相連，漏極與所述第二直流參考信號端相連。
[0021]較佳地，在本發(fā)明實施例提供的上述陣列基板中，所述第一開關(guān)晶體管和所述第二開關(guān)晶體管均為N型開關(guān)晶體管，所述第一直流參考信號端的電位為高電位，所述第二直流參考信號端的電位為低電位；或者，
[0022]所述第一開關(guān)晶體管和所述第二開關(guān)晶體管均為P型開關(guān)晶體管，所述第一直流參考信號端的電位為低電位，所述第二直流參考信號端的電位為高電位。
[0023]較佳地，在本發(fā)明實施例提供的上述陣列基板中，還包括:沿所述時鐘信號線的延伸方向依次設(shè)置的多條柵線；
[0024]各級所述移位寄存器單元的所述驅(qū)動信號輸出端分別與對應(yīng)的所述柵線一一相連；
[0025]所述柵極驅(qū)動電路用于逐級向所述柵線輸出掃描信號。
[0026]較佳地，在本發(fā)明實施例提供的上述陣列基板中，各所述第一引線與所述柵線同層設(shè)置；或，
[0027]各所述第二引線與所述柵線同層設(shè)置。
[0028]較佳地，在本發(fā)明實施例提供的上述陣列基板中，各所述第一引線同層設(shè)置；和/或，
[0029]各所述第二弓丨線同層設(shè)置。
[0030]較佳地，在本發(fā)明實施例提供的上述陣列基板中，所述η組時鐘信號線同層設(shè)置，且各所述第一引線與所述η組時鐘信號線同層設(shè)置。
[0031]相應(yīng)地，本發(fā)明實施例還提供了一種顯示面板，包括本發(fā)明實施例提供的上述任一種陣列基板。
[0032]相應(yīng)地，本發(fā)明實施例還提供了一種顯示裝置，包括本發(fā)明實施例提供的上述任一種顯不面板。
[0033]本發(fā)明實施例提供的陣列基板、顯示面板及顯示裝置，以每相鄰的2η個移位寄存器單元作為一個移位寄存器單元組，針對每一個移位寄存器單元組，前η級的移位寄存器單元作為第一類移位寄存器單元，后η級的移位寄存器單元作為第二類移位寄存器單元，并將第一類移位寄存器單元與第二類移位寄存器單元交替排布設(shè)置；以及針對每一個移位寄存器單元組，以每相鄰的兩個第一類移位寄存器單元與第二類移位寄存器單元作為一個子組，并將各子組中的兩個移位寄存器單元的用于接收同一時鐘信號的信號端分別通過一條第一引線連接，當(dāng)各組時鐘信號線均包括兩條時鐘信號相位相反的時鐘信號線時，各第一引線分別通過一條第二引線與輸出對應(yīng)的時鐘信號的時鐘信號線相連接，當(dāng)各組時鐘信號線包括一條時鐘信號線時，與同一子組中的兩個移位寄存器單元均連接的兩條第一引線中，其中一條第一引線通過第二引線與時鐘信號線相連接，另一條第一引線通過反相器與第二引線相連接。這樣通過調(diào)整移位寄存器單元的排布順序或者減少時鐘信號線的個數(shù)，減少了引線與時鐘信號線間的交疊，進而減少了引線與時鐘信號線間的交疊處產(chǎn)生的寄生電容的數(shù)量，從而減小了時鐘信號的延誤，以及降低了移位寄存器單元的輸出延遲和柵極驅(qū)動電路的功耗。
【附圖說明】
[0034]圖1為現(xiàn)有技術(shù)中柵極驅(qū)動電路的結(jié)構(gòu)示意圖；
[0035]圖2為圖1中柵極驅(qū)動電路對應(yīng)的電路時序圖；
[0036]圖3a為本發(fā)明實