電位為第一電平，并通過(guò)控制所述第二輸出控制節(jié)點(diǎn)的電位而控制所述柵極驅(qū)動(dòng)信號(hào)輸出端復(fù)位而輸出第一電平。
[0033]本發(fā)明還提供了一種柵極驅(qū)動(dòng)電路，包括多級(jí)上述的移位寄存器單元；
[0034]除了第一級(jí)移位寄存器單元之外，每一級(jí)移位寄存器單元的輸入信號(hào)端與相鄰上一級(jí)移位寄存器單元的柵極驅(qū)動(dòng)信號(hào)輸出端連接；
[0035]除了最后一級(jí)移位寄存器單元之外，每一級(jí)柵極驅(qū)動(dòng)信號(hào)的重置信號(hào)端與相鄰下一級(jí)移位寄存器單元的柵極驅(qū)動(dòng)信號(hào)輸出端連接。
[0036]本發(fā)明還提供了一種柵極驅(qū)動(dòng)裝置，包括兩個(gè)上述的柵極驅(qū)動(dòng)電路；
[0037]第一個(gè)所述柵極驅(qū)動(dòng)電路的多級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端分別與顯示面板上設(shè)置的多行柵線的左端連接；
[0038]第二個(gè)所述柵極驅(qū)動(dòng)電路的多級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端分別與顯示面板上設(shè)置的多行柵線的右端連接。
[0039]本發(fā)明還提供了一種柵極驅(qū)動(dòng)裝置，包括兩個(gè)上述的柵極驅(qū)動(dòng)電路；
[0040]第一個(gè)所述柵極驅(qū)動(dòng)電路的多級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端分別與顯示面板上設(shè)置的奇數(shù)行柵線連接；
[0041]第二個(gè)所述柵極驅(qū)動(dòng)電路的多級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端分別與顯示面板上設(shè)置的偶數(shù)行柵線連接。
[0042]與現(xiàn)有技術(shù)相比，本發(fā)明所述的移位寄存器單元、柵極驅(qū)動(dòng)方法、電路和柵極驅(qū)動(dòng)裝置利用前一級(jí)電路所產(chǎn)生的輸出信號(hào)作為輸入信號(hào)，利用下一級(jí)的移位寄存器電路的輸出信號(hào)作為重置信號(hào)，利用電源信號(hào)及時(shí)鐘信號(hào)以驅(qū)動(dòng)本級(jí)移位寄存器電路進(jìn)行移位信號(hào)輸出操作。本發(fā)明只需通過(guò)改變輸入信號(hào)的時(shí)間既可以實(shí)現(xiàn)對(duì)柵極選通線進(jìn)行充電時(shí)間的改變，而不需進(jìn)行電路的改動(dòng)及工藝的改變。
【附圖說(shuō)明】
[0043]圖1是本發(fā)明實(shí)施例所述的移位寄存器單元的結(jié)構(gòu)圖；
[0044]圖2是本發(fā)明另一實(shí)施例所述的移位寄存器單元的結(jié)構(gòu)圖；
[0045]圖3是本發(fā)明一具體實(shí)施例所述的移位寄存器單元的電路圖；
[0046]圖4A、圖4B、圖4C和圖4D是本發(fā)明如圖3所示的移位寄存器單元的工作時(shí)序圖；
[0047]圖5是本發(fā)明實(shí)施例所述的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)圖；
[0048]圖6是本發(fā)明實(shí)施例所述的柵極驅(qū)動(dòng)裝置的結(jié)構(gòu)圖；
[0049]圖7A、圖7B、圖7C和圖7D是本發(fā)明如圖5所示的柵極驅(qū)動(dòng)電路和如圖6所示的柵極驅(qū)動(dòng)裝置的工作時(shí)序圖；
[0050]圖8是本發(fā)明另一具體實(shí)施例所述的柵極驅(qū)動(dòng)裝置的結(jié)構(gòu)圖；
[0051]圖9A、圖9B、圖9C和圖9D是本發(fā)明如圖8所示的柵極驅(qū)動(dòng)裝置的工作時(shí)序圖。
【具體實(shí)施方式】
[0052]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0053]如圖1所示，本發(fā)明實(shí)施例所述的移位寄存器單元，包括:
[0054]輸入單元11，分別接入輸入信號(hào)Vg(n-l)、重置信號(hào)Vg(n+1)、第一時(shí)鐘信號(hào)CK和第一電平Vl，并與輸入節(jié)點(diǎn)A連接，用于在輸入階段在所述輸入信號(hào)Vg (n+1)的控制下控制所述輸入節(jié)點(diǎn)A接入所述第一時(shí)鐘信號(hào)CK，在輸出階段在所述重置信號(hào)Vg(n+1)的控制下控制所述輸入節(jié)點(diǎn)A接入所述第一電平Vl ；
[0055]輸入控制單元12，分別接入所述輸入信號(hào)Vg (η-1)、所述重置信號(hào)Vg (n+1)和所述第一電平VI，并分別與第一輸出控制節(jié)點(diǎn)Pl和所述輸入節(jié)點(diǎn)A連接，用于在輸入階段在所述輸入信號(hào)Vg(n-l)的控制下導(dǎo)通所述第一輸出控制節(jié)點(diǎn)Pl與所述輸入節(jié)點(diǎn)A之間的連接，在輸出階段在所述重置信號(hào)Vg(n+1)的控制下控制斷開(kāi)所述第一輸出控制節(jié)點(diǎn)Pl與所述輸入節(jié)點(diǎn)A之間的連接；
[0056]充電控制單元13，接入所述重置信號(hào)Vg (n+1)，并與所述第一輸出控制節(jié)點(diǎn)Pl連接，用于在輸出階段通過(guò)所述重置信號(hào)Vg(n+1)充電而控制所述第一輸出控制節(jié)點(diǎn)Pl的電位為第二電平V2 ；
[0057]第一輸出晶體管T11，柵極與所述第一輸出控制節(jié)點(diǎn)Pl連接，第一極接入第二電平V2，第二極與柵極驅(qū)動(dòng)信號(hào)輸出端Vg (η)連接，用于在所述第一輸出控制節(jié)點(diǎn)Pl的電位為第二電平V2時(shí)控制所述柵極驅(qū)動(dòng)信號(hào)輸出端Vg(η)輸出第二電平V2 ;
[0058]第二輸出晶體管Τ12，柵極與第二輸出控制節(jié)點(diǎn)Ρ2連接，第一極與所述柵極驅(qū)動(dòng)信號(hào)輸出端Vg(n)連接，第二極接入第一電平VI，用于在所述第二輸出控制節(jié)點(diǎn)P2的電位為第二電平V2時(shí)控制所述柵極驅(qū)動(dòng)信號(hào)輸出端Vg(n)輸出第一電平Vl ;以及，
[0059]輸出控制單元14，分別接入第一電平V1、第二電平V2、輸入信號(hào)Vg(n-l)、第一時(shí)鐘信號(hào)CK和第二時(shí)鐘信號(hào)CKB，并分別與所述第一輸出控制節(jié)點(diǎn)Pl和所述第二輸出控制節(jié)點(diǎn)P2連接，用于在復(fù)位階段在所述第二電平V2、所述輸入信號(hào)Vg (η-1)、所述第一時(shí)鐘信號(hào)CK和所述第二時(shí)鐘信號(hào)CKB的控制下，通過(guò)控制所述第二輸出控制節(jié)點(diǎn)P2的電位而控制所述第一輸出控制節(jié)點(diǎn)Pl的電位為第一電平VI，并通過(guò)控制所述第二輸出控制節(jié)點(diǎn)P2的電位而控制所述柵極驅(qū)動(dòng)信號(hào)輸出端Vg(η)復(fù)位而輸出第一電平Vl ;
[0060]所述輸入信號(hào)Vg(n-l)為相鄰上一級(jí)移位寄存器單元輸出的柵極驅(qū)動(dòng)信號(hào)，所述重置信號(hào)Vg(n+1)為相鄰下一級(jí)移位寄存器單元輸出的柵極驅(qū)動(dòng)信號(hào)。
[0061]本發(fā)明實(shí)施例所述的移位寄存器電路利用前一級(jí)電路所產(chǎn)生的輸出信號(hào)作為輸入信號(hào)，利用下一級(jí)的移位寄存器電路的輸出信號(hào)作為重置信號(hào)，利用電源信號(hào)及時(shí)鐘信號(hào)以驅(qū)動(dòng)本級(jí)移位寄存器電路進(jìn)行移位信號(hào)輸出操作。本發(fā)明實(shí)施例所述的移位寄存器電路只需通過(guò)改變輸入信號(hào)的時(shí)間既可以實(shí)現(xiàn)對(duì)柵極選通線進(jìn)行充電時(shí)間的改變，而不需進(jìn)行電路的改動(dòng)及工藝的改變。
[0062]具體的，如圖1所示，所述第一輸出晶體管Tll和所述第二輸出晶體管T12可以都為n型晶體管，此時(shí)第一輸出控制節(jié)點(diǎn)Pl為上拉節(jié)點(diǎn)，第二輸出控制節(jié)點(diǎn)Ρ2為下拉節(jié)點(diǎn)，第一電平Vl為低電平，第二電平V2為高電平；
[0063]在實(shí)際操作時(shí)，所述第一輸出晶體管Tll和所述第二輸出晶體管Τ12也可以都為P型晶體管，此時(shí)第一電平Vl為高電平，第二電平V2為低電平。
[0064]本發(fā)明所有實(shí)施例中采用的晶體管均可以為薄膜晶體管或場(chǎng)效應(yīng)管或其他特性相同的器件。在本發(fā)明實(shí)施例中，為區(qū)分晶體管除柵極之外的兩極，將其中第一極可以為源極或漏極，第二極可以為漏極或源極。此外，按照晶體管的特性區(qū)分可以將晶體管分為η型晶體管或P型晶體管。在本發(fā)明實(shí)施例提供的驅(qū)動(dòng)電路中，所有晶體管均是以η型晶體管為優(yōu)選實(shí)施例進(jìn)行的說(shuō)明，可以想到的是在采用P型晶體管實(shí)現(xiàn)時(shí)是本領(lǐng)域技術(shù)人員可在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下輕易想到的，因此也是在本發(fā)明的實(shí)施例保護(hù)范圍內(nèi)的。
[0065]具體的，如圖2所示，所述輸出控制單元14包括:
[0066]輸出節(jié)點(diǎn)控制模塊140，分別接入第一電平V1、第二電平V2和所述輸入信號(hào)Vg(n-l)，并與輸出節(jié)點(diǎn)C連接，用于在輸入階段在所述輸入信號(hào)Vg(n-l)的控制下控制所述輸出節(jié)點(diǎn)C的電位為第一電平，在輸出階段和復(fù)位階段控制所述輸出節(jié)點(diǎn)C的電位為第二電平V2 ；
[0067]第一輸出控制模塊141，接入第一電平VI，分別與所述第一輸出控制節(jié)點(diǎn)Pl和所述第二輸出控制節(jié)點(diǎn)P2連接，用于當(dāng)所述第二輸出控制節(jié)點(diǎn)P2的電位為第二電平V2時(shí)控制所述第一輸出控制節(jié)點(diǎn)Pl的電位為第一電平Vl ;以及，
[0068]第二輸出控制模塊142，分別接入第一電平V1、所述第一時(shí)鐘信號(hào)CK和所述第二時(shí)鐘信號(hào)CKB，并分別與所述輸出節(jié)點(diǎn)C、所述第一輸出控制節(jié)點(diǎn)Pl和所述第二輸出控制節(jié)點(diǎn)P2連接，用于在所述第一時(shí)鐘信號(hào)CKB為第二電平V2時(shí)控制導(dǎo)通所述輸出節(jié)點(diǎn)C和所述第二輸出控制節(jié)點(diǎn)P2的連接，在所述第二時(shí)鐘信號(hào)CKB為第二電平V2時(shí)控制所述第二輸出控制節(jié)點(diǎn)P2接入第一電平VI。
[0069]在本發(fā)明如圖2所示的移位寄存器單元的實(shí)施例中，所述輸出控制單元14包括輸出節(jié)點(diǎn)控制模塊140、第一輸出控制模塊141和第二輸出控制模塊142，通過(guò)上述三個(gè)模塊的配合控制而完成對(duì)柵極驅(qū)動(dòng)信號(hào)的輸出控制。
[0070]具體的，如圖2所示，所述第一輸出晶體管Tll和所述第二輸出晶體管T12可以都為n型晶體管，此時(shí)第一輸出控制節(jié)點(diǎn)Pl為上拉節(jié)點(diǎn)，第二輸出控制節(jié)點(diǎn)Ρ2為下拉節(jié)點(diǎn)，第一電平Vl為低電平，第二電平V2為高電平；
[0071]在實(shí)際操作時(shí)，所述第一輸出晶體管Tll和所述第二輸出晶體管Τ12也可以都為P型晶體管，此時(shí)第一電平Vl為高電平，第二電平V2為低電平。
[0072]具體的，所述輸出節(jié)點(diǎn)控制模塊包括:第一晶體管，柵極接入第二電平，第一極接入第二電平，第二極與所述輸出節(jié)點(diǎn)連接；以及，
[0073]第二晶體管，柵極接入所述輸入信號(hào)，第一極與所述輸出節(jié)點(diǎn)連接，第二極接入第二電平。
[0074]具體的，所述第一輸出控制模塊包括:第三晶體管，柵極與所述第二輸出控