移位寄存器單元、柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法
【專利摘要】本發(fā)明公開了一種移位寄存器單元、柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法，所述移位寄存器單元基于第四復(fù)位模塊的設(shè)置，能夠在掃描脈沖輸出端輸出掃描脈沖的末段，通過在第一控制端上施加第四復(fù)位模塊的有效電平，使得第四復(fù)位模塊將掃描脈沖的電壓的幅值拉低，實(shí)現(xiàn)對掃描脈沖的削角。這樣能夠縮小柵線的近端到遠(yuǎn)端的壓差，使得柵線的近端到遠(yuǎn)端的電壓之間的差值減?。贿@樣能夠使得在掃描脈沖結(jié)束時(shí)，柵線的近端對應(yīng)的壓差與遠(yuǎn)端對應(yīng)的壓差之間的差值減小，相應(yīng)的由于壓差所引起的跳變量△Vp之間的差值也會(huì)相應(yīng)的減小，從而消弱由于跳變量△Vp之間的差值不同所導(dǎo)致的畫面閃爍現(xiàn)象。
【專利說明】
移位寄存器單元、柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于顯示技術(shù)領(lǐng)域，具體涉及一種移位寄存器單元、柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法。
【背景技術(shù)】
[0002]G0A(Gate On Array，陣列基板行驅(qū)動(dòng))是直接將柵極驅(qū)動(dòng)(Gate Driver)電路制作在陣列(Array)基板上的一種技術(shù)，其可以省去相應(yīng)芯片和電路板的設(shè)置，對于降低成本和窄化邊框都非常有利。
[0003]現(xiàn)有的LCD顯示電路中的G0A，由于柵線上的負(fù)載，例如，電容和電阻的存在，受柵線上的負(fù)載影響較小的近端，和受柵線上的負(fù)載影響較大的遠(yuǎn)端中，柵線驅(qū)動(dòng)信號的由Vgh下降為Va的壓差不同。這樣在柵線的近端和遠(yuǎn)端，由于壓差所導(dǎo)致的數(shù)據(jù)電壓的跳變量ΛVp也不同，這樣會(huì)導(dǎo)致畫面出現(xiàn)閃爍，影響畫面質(zhì)量。
【發(fā)明內(nèi)容】
[0004]本發(fā)明的一個(gè)目的是提供一種具有削角功能的移位寄存器單元，從而消弱陣列基板中由于柵線負(fù)載的影響所導(dǎo)致的柵線的近端與遠(yuǎn)端出現(xiàn)閃爍現(xiàn)象的問題。
[0005]針對該問題，第一方面，本發(fā)明提供了一種移位寄存器單元，包括:輸入模塊、輸出模塊、第一儲能模塊、第一復(fù)位模塊、第二復(fù)位模塊、第三復(fù)位模塊、第四復(fù)位模塊以及第二節(jié)點(diǎn)控制模；
[0006]輸入模塊，連接掃描脈沖輸入端和第一節(jié)點(diǎn)，用于在掃描脈沖輸入端為第一電平時(shí)，將所述第一節(jié)點(diǎn)位置第一電平；
[0007]輸出模塊，所述輸出模塊連接第一節(jié)點(diǎn)、第一時(shí)鐘信號端和掃描脈沖輸出端，適于在所述第一節(jié)點(diǎn)為第一電平時(shí)，將所述第一時(shí)鐘信號輸入端與所述掃描脈沖輸出端導(dǎo)通；
[0008]第一儲能模塊，連接第一節(jié)點(diǎn)和掃描脈沖輸出端；用于在第一節(jié)點(diǎn)懸浮時(shí)，維持第一節(jié)點(diǎn)的電荷；
[0009]第一復(fù)位模塊，連接復(fù)位控制端、第一節(jié)點(diǎn)和第二電平直流端，用于在復(fù)位控制端為第一電平時(shí)，將所述第一節(jié)點(diǎn)與第二電平直流端導(dǎo)通；
[0010]第二復(fù)位模塊，連接第二時(shí)鐘信號端、掃描脈沖輸出端和第二電平直流端，用于在第二時(shí)鐘信號端為第一電平時(shí)，將所述掃描脈沖輸出端與第二電平直流端導(dǎo)通；
[0011 ]第三復(fù)位模塊，連接第一節(jié)點(diǎn)、第二節(jié)點(diǎn)、掃描脈沖輸出端和第二電平直流端，用于在第二節(jié)點(diǎn)為第一電平時(shí)，將所述第一節(jié)點(diǎn)和所述掃描脈沖輸出端與第二電平直流端導(dǎo)通；
[0012]第二節(jié)點(diǎn)控制模塊，連接第一時(shí)鐘信號端、第一節(jié)點(diǎn)、第二節(jié)點(diǎn)、和第二電平直流端，用于在第一節(jié)點(diǎn)為第一電平時(shí)，將第二節(jié)點(diǎn)與第二電平直流端導(dǎo)通，在第一時(shí)鐘信號端為第一電平時(shí)，將第一時(shí)鐘信號端與第二節(jié)點(diǎn)導(dǎo)通；
[0013]第四復(fù)位模塊，連接第一控制端、第一節(jié)點(diǎn)、掃描脈沖輸出端和第二電平直流端；用于在第一控制端為第四復(fù)位模塊的有效電平時(shí)，將第一節(jié)點(diǎn)和掃描脈沖輸出端與第二電平直流端導(dǎo)通。
[0014]優(yōu)選地，所述移位寄存器單元還包括:第二儲能模塊，所述第二儲能模塊連接第二節(jié)點(diǎn)，用于在第二節(jié)點(diǎn)懸浮時(shí)，維持第二節(jié)點(diǎn)的電荷。
[0015]優(yōu)選地，所述第二儲能模塊為第一電容，第一電容的一端連接第一節(jié)點(diǎn)，另一端連接第二電平直流電壓端。
[0016]優(yōu)選地，所述輸入模塊，包括第一開關(guān)晶體管，所述第一開關(guān)晶體管的柵極連接掃描脈沖輸入端，源極和漏極中的一個(gè)連接掃描脈沖輸入端，另一個(gè)連接第一節(jié)點(diǎn)，導(dǎo)通電平為第一電平；
[0017]和/或，所述輸出模塊包括第二開關(guān)晶體管，所述第二開關(guān)晶體管的柵極連接第一節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一時(shí)鐘信號端，另一個(gè)連接掃描脈沖輸出端，導(dǎo)通電平為第一電平；
[0018]和/或，所述第一儲能模塊為第二電容。
[0019]優(yōu)選地，所述第一復(fù)位模塊包括第三開關(guān)晶體管；
[0020]所述第三開關(guān)晶體管的柵極連接復(fù)位控制端，源極和漏極中的一個(gè)連接第一節(jié)點(diǎn)，另一個(gè)連接第二電平直流電壓端，導(dǎo)通電平為第一電平;和/或，
[0021]所述第二復(fù)位模塊包括第四開關(guān)晶體管；
[0022]所述第四開關(guān)晶體管的柵極連接第二時(shí)鐘信號端，源極和漏極中的一個(gè)連接掃描脈沖輸出端，另一個(gè)連接第二電平直流電壓端，導(dǎo)通電平為第一電平。
[0023]優(yōu)選地，所述第三復(fù)位模塊包括第五開關(guān)晶體管和第六開關(guān)晶體管；
[0024]所述第五開關(guān)晶體管的柵極連接第二節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一節(jié)點(diǎn)，另一個(gè)連接第二電平直流電壓端，導(dǎo)通電平為第一電平；
[0025]所述第六開關(guān)晶體管的柵極連接第一節(jié)點(diǎn)，源極和漏極中的一個(gè)連接掃描脈沖輸出端，另一個(gè)連接第二電平直流電壓端，導(dǎo)通電平為第一電平;和/或，
[0026]所述第二節(jié)點(diǎn)控制模塊，包括:
[0027]第七開關(guān)晶體管和第八開關(guān)晶體管；
[0028]所述第七開關(guān)晶體管的柵極連接第一時(shí)鐘信號端，源極和漏極中的一個(gè)連接第一時(shí)鐘信號端，另一個(gè)連接第二節(jié)點(diǎn)，導(dǎo)通電平為第一電平；
[0029]所述第八開關(guān)晶體管的柵極連接第一節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第二節(jié)點(diǎn)，另一個(gè)連接第二電平直流電壓端，導(dǎo)通電平為第一電平。
[0030]優(yōu)選地，所述第四復(fù)位模塊，包括:第九晶體管和第十晶體管；
[0031]所述第九開關(guān)晶體管的柵極連接第一控制端，源極和漏極中的一個(gè)連接第一節(jié)點(diǎn)，另一個(gè)連接第二電平直流電壓端，導(dǎo)通電平為有效電平；
[0032]所述第十開關(guān)晶體管的柵極連接第一控制端，源極和漏極中的一個(gè)連接掃描脈沖輸出端，另一個(gè)連接第二電平直流電壓端，導(dǎo)通電平為有效電平。
[0033]優(yōu)選地，第一電平為高電平，第二電平為低電平，第四復(fù)位模塊的有效電平為高電平。
[0034]第二方面，本發(fā)明提供了一種柵極驅(qū)動(dòng)電路，包括多個(gè)級聯(lián)的上述任一種移位寄存器單元。
[0035]第三方面，本發(fā)明還提供了一種上述的柵極驅(qū)動(dòng)電路進(jìn)行驅(qū)動(dòng)的方法，包括:向第一級移位寄存器單元的輸入端輸入起始脈沖;并向第一時(shí)鐘信號端、第二時(shí)鐘信號端輸入對應(yīng)的時(shí)鐘信號使所述柵極驅(qū)動(dòng)電路依次輸出多個(gè)掃描脈沖；
[0036]所述方法還包括:
[0037]在各個(gè)移位寄存器單元的第一控制端輸入時(shí)鐘信號，使每一級移位寄存器單元的第一控制端在掃描脈沖輸出端輸出掃描脈沖的末段被置為第一控制端的有效電平。
[0038]本發(fā)明基于第四復(fù)位模塊的設(shè)置，能夠在掃描脈沖輸出端輸出掃描脈沖的末段，通過在第一控制端上施加第四復(fù)位模塊的有效電平，使得第四復(fù)位模塊將掃描脈沖的電壓的幅值拉低，實(shí)現(xiàn)對掃描脈沖的削角。這樣能夠縮小柵線的近端到遠(yuǎn)端的壓差，使得柵線的近端到遠(yuǎn)端的電壓之間的差值減??；同樣，能夠使得在掃描脈沖結(jié)束時(shí)，柵線的近端對應(yīng)的壓差與遠(yuǎn)端對應(yīng)的壓差之間的差值減小，相應(yīng)的由于壓差所引起的跳變量AVp之間的差值也會(huì)相應(yīng)的減小，從而消弱由于跳變量AVp之間的差值不同所導(dǎo)致的畫面閃爍現(xiàn)象。
【附圖說明】
[0039]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0040]圖1是本發(fā)明一個(gè)實(shí)施例中一種移位寄存器單元的結(jié)構(gòu)框圖；
[0041 ]圖2是本發(fā)明一個(gè)實(shí)施例中一種移位寄存器單元的電路結(jié)構(gòu)圖；
[0042]圖3是在柵線中的移位寄存器單元之間的級連方式示意圖；
[0043]圖4是圖2中所示的移位寄存器單元的仿真時(shí)序圖；
[0044]圖5是柵線的等效電路圖；
[0045]圖6是基于現(xiàn)有技術(shù)的移位寄存器單元的柵線的近端和遠(yuǎn)端的驅(qū)動(dòng)電壓轉(zhuǎn)換示意圖；
[0046]圖7是基于本發(fā)明實(shí)施例提供的移位寄存器單元的柵線的近端和遠(yuǎn)端的驅(qū)動(dòng)電壓轉(zhuǎn)換示意圖。
【具體實(shí)施方式】
[0047]為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0048]圖1是本發(fā)明一個(gè)實(shí)施例中一種移位寄存器單元的結(jié)構(gòu)框圖看。參見圖1，該移位寄存器單元，包括:輸入模塊11、輸出模塊102、第一儲能模塊103、第一復(fù)位模塊104、第二復(fù)位模塊105、第三復(fù)位模塊106、第四復(fù)位模塊108以及第二節(jié)點(diǎn)控制模塊107;
[0049]輸入模塊101，連接掃描脈沖輸入端INPUT和第一節(jié)點(diǎn)PU，用于在掃描脈沖輸入端INPUT為第一電平時(shí)，將第一節(jié)點(diǎn)PU置為第一電平；
[0050]輸出模塊102，輸出模塊102連接第一節(jié)點(diǎn)PU、第一時(shí)鐘信號端CLK和掃描脈沖輸出端OUTPUT，適于在第一節(jié)點(diǎn)PU為第一電平時(shí)，將第一時(shí)鐘信號CLK輸入端與掃描脈沖輸出端OUTPUT 導(dǎo)通；
[0051 ]第一儲能模塊103，連接第一節(jié)點(diǎn)PU和掃描脈沖輸出端OUTPUT;用于在第一節(jié)點(diǎn)PU懸浮時(shí)，維持第一節(jié)點(diǎn)PU的電荷；
[0052]第一復(fù)位模塊104，連接復(fù)位控制端RESET、第一節(jié)點(diǎn)PU和第二電平直流端VSS，用于在復(fù)位控制端RESET為第一電平時(shí)，將第一節(jié)點(diǎn)PU與第二電平直流端VSS導(dǎo)通；
[0053]第二復(fù)位模塊105，連接第二時(shí)鐘信號端CLKB、掃描脈沖輸出端OUTPUT和第二電平直流端VSS，用于在第二時(shí)鐘信號端CLKB為第一電平時(shí)，將掃描脈沖輸出端OUTPUT與第二電平直流端VSS導(dǎo)通；
[0054]第三復(fù)位模塊106，連接第一節(jié)點(diǎn)PU、第二節(jié)點(diǎn)PD、掃描脈沖輸出端OUTPUT和第二電平直流端VSS，用于在第二節(jié)點(diǎn)ro為第一電平時(shí)，將第一節(jié)點(diǎn)PU和掃描脈沖輸出端output與第二電平直流端vss導(dǎo)通；
[0055]第二節(jié)點(diǎn)控制模塊107，連接第一時(shí)鐘信號端CLK、第一節(jié)點(diǎn)PU、第二節(jié)點(diǎn)PD、和第二電平直流端VSS，用于在第一節(jié)點(diǎn)PU為第一電平時(shí)，將第二節(jié)點(diǎn)ro與第二電平直流端VSS導(dǎo)通，在第一時(shí)鐘信號端CLK為第一電平時(shí)，將第一時(shí)鐘信號端CLK與第二節(jié)點(diǎn)ro導(dǎo)通；
[0056]第四復(fù)位模塊108，連接第一控制端CN、第一節(jié)點(diǎn)PU、掃描脈沖輸出端OUTPUT和第二電平直流端VSS;用于在第一控制端CN為有效電平時(shí)，將第一節(jié)點(diǎn)和掃描脈沖輸出端OUTPUT與第二電平直流端VSS導(dǎo)通。
[0057]應(yīng)理解的是，第一時(shí)鐘信號端CLK和第二時(shí)鐘信號端CLKB輸入的是一組對于彼此而言的一組互為反相信號的時(shí)鐘信號，例如:在“正相時(shí)鐘信號”處于高電平時(shí)，“反相時(shí)鐘信號”處于低電平。第一控制端CN在掃描脈沖輸出端OUTPUT信號輸出結(jié)束前的預(yù)設(shè)時(shí)間內(nèi)開始輸入，以將該預(yù)設(shè)時(shí)間內(nèi)掃描脈沖輸出端OUTPUT輸出的信號拉低。第二電平可以是低電平，第一電平相對于第二電平為高電平，有效電平高于第二電平，可以是高電平，只要能夠拉低第一節(jié)點(diǎn)PU和掃描脈沖輸出端OUTPUT的電位即可。
[0058]本發(fā)明實(shí)施例基于第四復(fù)位模塊108的設(shè)置，能夠在掃描脈沖輸出端OUTPUT輸出掃描脈沖的末段，通過在第一控制端CN上施加第四復(fù)位模塊108的有效電平，使得第四復(fù)位模塊108將掃描脈沖的電壓的幅值拉低，實(shí)現(xiàn)對掃描脈沖的削角。這樣能夠縮小柵線的近端到遠(yuǎn)端的壓差，使得柵線的近端到遠(yuǎn)端的電壓之間的差值減??；同樣，能夠使得在掃描脈沖結(jié)束時(shí)，柵線的近端對應(yīng)的壓差與遠(yuǎn)端對應(yīng)的壓差之間的差值減小，相應(yīng)的由于壓差所引起的跳變量AVp之間的差值也會(huì)相應(yīng)的減小，從而消弱由于跳變量AVp之間的差值不同所導(dǎo)致的畫面閃爍現(xiàn)象。
[0059]作為一種更為優(yōu)化的方案，該移位寄存器單元還包括:第二儲能模塊，第二儲能模塊連接第二節(jié)點(diǎn)，用于在第二節(jié)點(diǎn)懸浮時(shí)，維持第二節(jié)點(diǎn)的電荷。這樣能夠持續(xù)將第二節(jié)點(diǎn)維持為第一電平，從而持續(xù)的對第一節(jié)點(diǎn)HJ以及掃描脈沖輸出端OUTPUT進(jìn)行復(fù)位。
[0060]作為一種更為具體的實(shí)施例，圖2是本發(fā)明一個(gè)實(shí)施例中一種移位寄存器單元的電路結(jié)構(gòu)圖，參見圖2:
[0061]第二儲能模塊為第一電容Cl，第一電容Cl的一端連接第二節(jié)點(diǎn)PD，另一端連接第二電平直流電壓端VSS。
[0062]本實(shí)施例中，輸入模塊101，包括第一開關(guān)晶體管Ml，第一開關(guān)晶體管Ml的柵極連接掃描脈沖輸入端INPUT，漏極連接掃描脈沖輸入端INPUT，源極連接第一節(jié)點(diǎn)PU，導(dǎo)通電平為第一電平。
[0063]基于此，在掃描脈沖輸入端INPUT接入第一電平時(shí)，第一開關(guān)晶體管Ml中可以生成流向第一節(jié)點(diǎn)PU的電流，以將第一節(jié)點(diǎn)PU處的電位置為第一電平。由此可見，基于如圖2所示的電路，第一開關(guān)晶體管Ml可以實(shí)現(xiàn)上述輸入模塊101的功能。
[0064]本實(shí)施例中，輸出模塊102包括第二開關(guān)晶體管M2，第二開關(guān)晶體管M2的柵極連接第一節(jié)點(diǎn)PU，漏極連接第一時(shí)鐘信號端CLK，源極連接掃描脈沖輸出端OUTPUT，導(dǎo)通電平為第一電平。
[0065]第一儲能模塊103為第二電容C2，第二電容C2的一端連接第一節(jié)點(diǎn)PU，另一端連接掃描脈沖輸出端OUTPUT。這樣在第一節(jié)點(diǎn)PU處于懸浮狀態(tài)時(shí)，可以將第一節(jié)點(diǎn)PU維持為第一電平。
[0066]基于此，在第一節(jié)點(diǎn)PU為第一電平時(shí)，第二開關(guān)晶體管M2導(dǎo)通第一時(shí)鐘信號端CLK和掃描脈沖輸出端OUTPUT，在第一時(shí)鐘信號端CLK為第一電平時(shí)，將第一節(jié)點(diǎn)PU處的信號輸出，由此可見，基于如圖2所示的電路，第二開關(guān)晶體管M2可以實(shí)現(xiàn)上述輸出模塊102的功會(huì)K。
[0067]本實(shí)施例中，第一復(fù)位模塊104包括第三開關(guān)晶體管M3;
[0068]第三開關(guān)晶體管M3的柵極連接復(fù)位控制端RESET，漏極連接第一節(jié)點(diǎn)HJ，源極連接第二電平直流電壓端VSS，導(dǎo)通電平為第一電平。
[0069]基于此，在復(fù)位控制端RESET為第一電平時(shí)，第三開關(guān)晶體管M3導(dǎo)通第一節(jié)點(diǎn)PU和第二電平直流電壓端VSS，以拉低第一節(jié)點(diǎn)PU處的電位。由此可見，基于如圖2所示的電路，第三開關(guān)晶體管M3可以實(shí)現(xiàn)上述第一復(fù)位模塊104的功能。
[0070]本實(shí)施例中，第二復(fù)位模塊105包括第四開關(guān)晶體管M4;
[0071]第四開關(guān)晶體管M4的柵極連接第二時(shí)鐘信號端CLKB，漏極中連接掃描脈沖輸出端OUTPUT，源極連接第二電平直流電壓端VSS，導(dǎo)通電平為第一電平。
[0072]基于此，在第二時(shí)鐘信號端CLKB為第一電平時(shí)，第四開關(guān)晶體管M4導(dǎo)通掃描脈沖輸出端OUTPUT和第二電平直流電壓端VSS，以拉低掃描脈沖輸出端OUTPUT的電位。由此可見，基于如圖2所示的電路，第四開關(guān)晶體管M4可以實(shí)現(xiàn)上述第二復(fù)位模塊105的功能。
[0073]本實(shí)施例中，第三復(fù)位模塊106包括第五開關(guān)晶體管M5和第六開關(guān)晶體管M6;
[0074]第五開關(guān)晶體管M5的柵極連接第二節(jié)點(diǎn)PD，漏極連接第一節(jié)點(diǎn)PU，源極連接第二電平直流電壓端VSS，導(dǎo)通電平為第一電平；
[0075]第六開關(guān)晶體管M6的柵極連接第二節(jié)點(diǎn)PD，漏極連接掃描脈沖輸出端OUTPUT，源極連接第二電平直流電壓端VSS，導(dǎo)通電平為第一電平。
[0076]基于此，在第二節(jié)點(diǎn)PD為第一電平時(shí)，第五開關(guān)晶體管M5導(dǎo)通第一節(jié)點(diǎn)PU和第二電平直流電壓端VSS，以拉低第一節(jié)點(diǎn)的電位；第六開關(guān)晶體管M6導(dǎo)通掃描脈沖輸出端OUTPUT和第二電平直流電壓端VSS，以拉低掃描脈沖輸出端OUTPUT的電位。由此可見，基于如圖2所示的電路，第五開關(guān)晶體管M5和第六開關(guān)晶體管M6可以實(shí)現(xiàn)上述第三復(fù)位模塊106的功能。
[0077]本實(shí)施例中，第二節(jié)點(diǎn)控制模塊107，包括:第七開關(guān)晶體管M7和第八開關(guān)晶體管M8；
[0078]第七開關(guān)晶體管M7的柵極連接第一時(shí)鐘信號端CLK，漏極連接第一時(shí)鐘信號端CLK，源極連接第二節(jié)點(diǎn)H)，導(dǎo)通電平為第一電平；
[0079]第八開關(guān)晶體管M8的柵極連接第一節(jié)點(diǎn)PU，漏極連接第二節(jié)點(diǎn)PD，源極連接第二電平直流電壓端VSS，導(dǎo)通電平為第一電平。
[0080]基于此，在第一時(shí)鐘信號端CLK為第一電平時(shí)，第七開關(guān)晶體管M7中生成流向第二節(jié)點(diǎn)PD的電流，以將第二節(jié)點(diǎn)ro置為第一電平;在第一節(jié)點(diǎn)Pu為第一電平時(shí)或高于第一電平時(shí)，第八開關(guān)晶體管M8導(dǎo)通第二節(jié)點(diǎn)ro和第二電平直流電壓端VSS，以拉第二節(jié)點(diǎn)ro的電位。由此可見，基于如圖2所示的電路，第七開關(guān)晶體管M7和第八開關(guān)晶體管M8可以實(shí)現(xiàn)上述第二節(jié)點(diǎn)控制模塊107的功能。
[0081 ]在本實(shí)施例中，第四復(fù)位模塊108，包括:第九晶體管M9和第十晶體管M10;
[0082]第九開關(guān)晶體管M9的柵極連接第一控制端CN，漏極連接第一節(jié)點(diǎn)PU，源極連接第二電平直流電壓端VSS，導(dǎo)通電平為有效電平；
[0083 ]第十開關(guān)晶體管Ml O的柵極連接第一控制端CN，漏極連接掃描脈沖輸出端OUTPUT，源極連接第二電平直流電壓端VSS，導(dǎo)通電平為有效電平。
[0084]基于此，在第一控制端CN為有效電平時(shí)，第九開關(guān)晶體管M9導(dǎo)通第一節(jié)點(diǎn)PU和第二電平直流電壓端VSS，以拉低第一節(jié)點(diǎn)PU處的電位;第十開關(guān)晶體管MlO導(dǎo)通掃描脈沖輸出端OUTPUT和第二電平直流電壓端VSS，以拉低掃描脈沖輸出端OUTPUT的電位。由此可見，基于如圖2所示的電路，第九晶體管M9和第十晶體管MlO可以實(shí)現(xiàn)上述第四復(fù)位模塊108的功能。
[0085]進(jìn)一步地，上述的第一電平為高電平，第二電平為低電平，第四復(fù)位模塊的有效電平為高電平。
[0086]高電平和低電平均指的是相對于彼此而言較高和較低的兩個(gè)預(yù)設(shè)電壓范圍，本領(lǐng)域技術(shù)人員可以根據(jù)所選用的器件及所采用的電路結(jié)構(gòu)對高電平和低電平的值進(jìn)行設(shè)置，本發(fā)明對此不做限制。例如，在圖2中，將第二電平直流電壓端VSS、第一時(shí)鐘信號端CLK的第二電平、第二時(shí)鐘信號端CLKB的第二電平和第一控制端CN的第二電平均設(shè)置為0V，將掃描脈沖輸入端INPUT的第一電平、第一時(shí)鐘信號端CLK的第一電平和第二時(shí)鐘信號端CLKB的第一電平設(shè)置為15V，將第一控制端CN的有效電平設(shè)置為3V。
[0087]可以理解的是，圖2所示出的電路結(jié)構(gòu)均是一種示例，本領(lǐng)域技術(shù)人員可以在實(shí)現(xiàn)各自功能的前提下對其中任意多個(gè)模塊的電路結(jié)構(gòu)進(jìn)行替換，本發(fā)明對此不做限制。
[0088]需要說明的是，圖2中已對每個(gè)開關(guān)晶體管的源極與漏極的連接方式進(jìn)行了具體的描述，但為了適應(yīng)各個(gè)電路節(jié)點(diǎn)第一電平、第二電平和有效電平的設(shè)置，源極與漏極的連接關(guān)系可能會(huì)相互交換，本發(fā)明對此不做限制。特別地，當(dāng)晶體管具有源極與漏極對稱的結(jié)構(gòu)時(shí)，源極與漏極可以視為不做特別區(qū)別的兩個(gè)電極。
[0089]圖3是柵線基于圖2中所示的移位寄存器單元之間的級連方式示意圖。參見圖3，在柵線中，前一個(gè)移位寄存器單元的第一時(shí)鐘信號端CLK和下一個(gè)移位寄存器單元的第一時(shí)鐘信號端CLK輸入的時(shí)鐘信號是對于彼此而言的一組互為反相信號的時(shí)鐘信號，而每一個(gè)移位寄存器單元中的第一控制端CN均在該移位寄存器單元的第一時(shí)鐘信號端CLK輸入的第一電平向第二電平之前輸入實(shí)現(xiàn)削角功能的有效電平(例如圖2中的第一控制端CN輸入的大小為3V的電平)。
[0090]圖4是圖2中所示的移位寄存器單元的仿真時(shí)序圖，結(jié)合圖4可以看出，在tl_t2的時(shí)間段內(nèi)，移位寄存器單元(例如圖3中的第一個(gè)移位寄存器單元)的掃描脈沖輸入端INPUT輸入了一個(gè)信號，該信號為一個(gè)削角后的信號，是由上一個(gè)寄存單元的掃描脈沖輸出端OUTPUT輸入的。此時(shí)，第二時(shí)鐘信號端CLKB為高電平，以對該移位寄存器單元的掃描脈沖輸出端OUTPUT的進(jìn)行復(fù)位。
[0091]在tl-t2的時(shí)間段內(nèi)，該移位寄存器單元內(nèi)的第一開關(guān)晶體管Ml(參見圖2)導(dǎo)通，第一節(jié)點(diǎn)HJ被拉高，且由于第一時(shí)鐘信號端CLK為低電平，第一節(jié)點(diǎn)PU在第二電容Cl的作用下，穩(wěn)定為高電平。
[0092]在t2_t3的時(shí)間段內(nèi)，第一時(shí)鐘信號端CLK為高電平，第二開關(guān)晶體管M3中生成流向掃描脈沖輸出端OUTPUT的電流，使得掃描脈沖輸出端OUTPUT輸出高電平。同時(shí)，在第二電容C2的自舉效應(yīng)下，第一節(jié)點(diǎn)PU處的電位進(jìn)一步被拉高(參見圖4)。
[0093]在t2_t3的時(shí)間段內(nèi)第一控制端CN輸入一個(gè)3V的電平，使得第九晶體管M9和第十晶體管MlO導(dǎo)通，第九晶體管M9將第一節(jié)點(diǎn)PU處的電位拉低，第十晶體管MlO將掃描脈沖輸出端OUTPUT輸出的高電平拉低(參見圖4)，使得掃描脈沖輸出端OUTPUT輸出的掃描脈沖的幅值被提前拉低。
[0094]該移位寄存器單元的掃描脈沖輸出端OUTPUT輸出的信號作為下一個(gè)移位寄存器單元的掃描脈沖輸入端INPUT的輸入信號，下一個(gè)移位寄存器單元的掃描脈沖輸出端OUTPUT輸出的信號作為該移位寄存器單元的復(fù)位控制端RESET的信號。所以，在該移位寄存器單元的掃描脈沖輸出端OUTPUT輸出信號后的下一個(gè)時(shí)鐘周期內(nèi)，下一個(gè)移位寄存器單元的掃描脈沖輸出端OUTPUT輸出的信號對該移位寄存器單元進(jìn)行復(fù)位，復(fù)位控制端RESET端輸入的高電平將第一節(jié)點(diǎn)PU進(jìn)行復(fù)位。
[0095]實(shí)際上，在LCD的顯示屏中，柵線的等效電路圖如圖5所示。可以看出，柵線上存在大量的容抗和阻抗，其等效電路相當(dāng)于一個(gè)RC電路。由于柵線上RC電路延遲的存在，柵線的近端與遠(yuǎn)端的掃描脈沖在變化時(shí)的壓差存在差異，受柵線的負(fù)載影響較小的近端上對相應(yīng)的數(shù)據(jù)線上的信號變化的差值為AVpl，受柵線的負(fù)載影響較大的遠(yuǎn)端上對相應(yīng)的數(shù)據(jù)線上的信號變化的差值為AVp2，AVpl和AVp2存在較大的差異(如圖6所示)。而本實(shí)施例中，由于在掃描脈沖輸出端輸出掃描脈沖的末端提前拉低了輸出的掃描脈沖的幅值，縮小了柵線的近端和遠(yuǎn)端上的掃描脈沖變化的壓差，從而減小了柵線的近端和遠(yuǎn)端上壓差的變化對數(shù)據(jù)線上的信號的影響。解決了由于柵線負(fù)載的影響，柵線的近端與遠(yuǎn)端出現(xiàn)閃爍現(xiàn)象，影響顯示的畫面質(zhì)量的問題。
[0096]具體地，圖6是基于現(xiàn)有技術(shù)的移位寄存器單元的柵線的近端和遠(yuǎn)端的驅(qū)動(dòng)電壓轉(zhuǎn)換示意圖。參見圖6，在近端，柵線上的電壓會(huì)由Vgh下降為VGL，此時(shí)壓差A(yù)Vg1 = Va-VGH;在遠(yuǎn)端，受RC電路延遲的影響，柵線的初始電壓為VGH’，則在電壓轉(zhuǎn)換時(shí)，遠(yuǎn)端處的壓差A(yù)Vg2=Vgl-Vgh'。假設(shè)此時(shí)在近端和遠(yuǎn)端，由于Δ Vgi^P Δ Vg2導(dǎo)致的數(shù)據(jù)電壓的變化值分別為ΛVp I和ΛVp2，則Δ Vgi^P Δ Vg2的差值Vgh-Vgh ’較大的情況下，ΛVp I和ΛVp2的差值也會(huì)比較大(數(shù)據(jù)電壓上電壓的變化量與柵線上電壓的變化量呈正比)，從而造成顯示時(shí)的閃爍現(xiàn)象，影響顯示質(zhì)量。
[0097]圖7是基于本發(fā)明實(shí)施例提供的移位寄存器單元的柵線的近端和遠(yuǎn)端的驅(qū)動(dòng)電壓轉(zhuǎn)換示意圖。參見圖7，掃描脈沖削角之后的電壓為降為VS，遠(yuǎn)端的電壓為VS’，由于VS小于Vgh，則VS與VS，之間的差值會(huì)小于Vch與Vch，之間的差值(在柵線的電阻一定的情況下，由于柵線的電阻導(dǎo)致的電壓的壓差與向柵線輸出的電壓呈正比)；相應(yīng)的，在電壓轉(zhuǎn)換時(shí)近端對應(yīng)的壓差Δ Vg3與近端對應(yīng)的壓差Δ Vg4之間的差值VS-VS’也會(huì)比較小，相應(yīng)的此時(shí)在近端的數(shù)據(jù)電壓的變化量AVp3和AVp4之間的差值也會(huì)比較小，這樣就能夠很好的消弱柵線的近端與遠(yuǎn)端出現(xiàn)的閃爍現(xiàn)象。
[0098]可以看出，本發(fā)明實(shí)施例基于第四復(fù)位模塊的設(shè)置，能夠在掃描脈沖輸出端輸出掃描脈沖的末段，通過在第一控制端上施加第四復(fù)位模塊的有效電平，使得第四復(fù)位模塊將掃描脈沖的電壓的幅值拉低，實(shí)現(xiàn)對掃描脈沖的削角。這樣能夠縮小柵線的近端到遠(yuǎn)端的壓差，使得柵線的近端到遠(yuǎn)端的電壓之間的差值減小;這樣能夠使得在掃描脈沖結(jié)束時(shí)，柵線的近端對應(yīng)的壓差與遠(yuǎn)端對應(yīng)的壓差之間的差值減小，相應(yīng)的由于壓差所引起的跳變量AVp之間的差值也會(huì)相應(yīng)的減小，從而消弱由于跳變量AVp之間的差值不同所導(dǎo)致的畫面閃爍現(xiàn)象。
[0099]基于同樣的發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供一種柵極驅(qū)動(dòng)電路，該柵極驅(qū)動(dòng)電路包括多個(gè)級聯(lián)的上述至少一個(gè)移位寄存器單元。
[0100]本實(shí)施例提供的柵極驅(qū)動(dòng)電路，在每一移位寄存器單元輸出端輸出掃描脈沖的末段拉低輸出的電平，從而降低近端和遠(yuǎn)端的柵線的驅(qū)動(dòng)電壓跳轉(zhuǎn)的差值，降低了閃爍現(xiàn)象，提高顯示質(zhì)量。
[0101]當(dāng)然，基于本實(shí)施例提供的柵極驅(qū)動(dòng)電路，包括基底和通過成膜工藝形成在所述基底上的上述柵極驅(qū)動(dòng)電路形成的顯示基板，由于降低了柵線的近端和遠(yuǎn)端的掃描脈沖變化的差值，從而解決了降低GOA電路中由于柵線負(fù)載的影響，柵線近端與遠(yuǎn)端出現(xiàn)閃爍現(xiàn)象，影響顯示的畫面質(zhì)量的問題。該顯示裝置，包括上述任意一種柵極驅(qū)動(dòng)電路。需要說明的是，該顯示裝置可以為:顯示面板、電子紙、手機(jī)、平板電腦、電視機(jī)、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。
[0102]另一方面，基于上述的柵極驅(qū)動(dòng)電路，本實(shí)施例還提供了一種柵極驅(qū)動(dòng)電路進(jìn)行驅(qū)動(dòng)的方法，包括:向第一級移位寄存器單元的輸入端輸入起始脈沖；并向第一時(shí)鐘信號端、第二時(shí)鐘信號端輸入對應(yīng)的時(shí)鐘信號使所述柵極驅(qū)動(dòng)電路依次輸出多個(gè)掃描脈沖；
[0103]該方法還包括:
[0104]在各個(gè)移位寄存器單元的第一控制端輸入時(shí)鐘信號，使每一級移位寄存器單元的第一控制端在掃描脈沖輸出端輸出掃描脈沖的末段被置為有效電平。
[0105]參見圖2、圖3和圖4可知，本實(shí)施例中，起始脈沖可以是上一級的一維寄存單元的掃描脈沖輸出端輸出的脈沖信號，也可以是自定義的初始脈沖，只要能在t l_t2的時(shí)間段內(nèi)將第一節(jié)點(diǎn)置為高電平即可。
[0106]第一時(shí)鐘信號端和第二時(shí)鐘信號端輸入的是兩個(gè)相對彼此在任意時(shí)刻具有相反的脈沖信號的信號。第一控制端輸入的脈沖信號的大小根據(jù)實(shí)際電路而定。
[0107]可以看出，本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路進(jìn)行驅(qū)動(dòng)的方法中，能夠在掃描脈沖輸出端輸出掃描脈沖的末段，通過在第一控制端上施加第四復(fù)位模塊的有效電平，使得第四復(fù)位模塊將掃描脈沖的電壓的幅值拉低，實(shí)現(xiàn)對掃描脈沖的削角。這樣能夠縮小柵線的近端到遠(yuǎn)端的壓差，使得柵線的近端到遠(yuǎn)端的電壓之間的差值減小;這樣能夠使得在掃描脈沖結(jié)束時(shí)，柵線的近端對應(yīng)的壓差與遠(yuǎn)端對應(yīng)的壓差之間的差值減小，相應(yīng)的由于壓差所引起的跳變量AVp之間的差值也會(huì)相應(yīng)的減小，從而消弱由于跳變量AVp之間的差值不同所導(dǎo)致的畫面閃爍現(xiàn)象。
[0108]在本發(fā)明的描述中需要說明的是，術(shù)語“上”、“下”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本發(fā)明的限制。除非另有明確的規(guī)定和限定，術(shù)語“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接;可以是機(jī)械連接，也可以是電連接;可以是直接相連，也可以通過中間媒介間接相連，可以是兩個(gè)元件內(nèi)部的連通。對于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語在本發(fā)明中的具體含義。
[0109]本發(fā)明的說明書中，說明了大量具體細(xì)節(jié)。然而，能夠理解，本發(fā)明的實(shí)施例可以在沒有這些具體細(xì)節(jié)的情況下實(shí)踐。在一些實(shí)例中，并未詳細(xì)示出公知的方法、結(jié)構(gòu)和技術(shù)，以便不模糊對本說明書的理解。
[0110]類似地，應(yīng)當(dāng)理解，為了精簡本發(fā)明公開并幫助理解各個(gè)發(fā)明方面中的一個(gè)或多個(gè)，在上面對本發(fā)明的示例性實(shí)施例的描述中，本發(fā)明的各個(gè)特征有時(shí)被一起分組到單個(gè)實(shí)施例、圖、或者對其的描述中。然而，并不應(yīng)將該公開的方法解釋呈反映如下意圖:即所要求保護(hù)的本發(fā)明要求比在每個(gè)權(quán)利要求中所明確記載的特征更多的特征。更確切地說，如權(quán)利要求書所反映的那樣，發(fā)明方面在于少于前面公開的單個(gè)實(shí)施例的所有特征。因此，遵循【具體實(shí)施方式】的權(quán)利要求書由此明確地并入該【具體實(shí)施方式】，其中每個(gè)權(quán)利要求本身都作為本發(fā)明的單獨(dú)實(shí)施例。
[0111]應(yīng)該注意的是上述實(shí)施例對本發(fā)明進(jìn)行說明而不是對本發(fā)明進(jìn)行限制，并且本領(lǐng)域技術(shù)人員在不脫離所附權(quán)利要求的范圍的情況下可設(shè)計(jì)出替換實(shí)施例。在權(quán)利要求中，不應(yīng)將位于括號之間的任何參考符號構(gòu)造成對權(quán)利要求的限制。單詞“包含”不排除存在未列在權(quán)利要求中的元件或步驟。位于元件之前的單詞“一”或“一個(gè)”不排除存在多個(gè)這樣的元件。本發(fā)明可以借助于包括有若干不同元件的硬件以及借助于適當(dāng)編程的計(jì)算機(jī)來實(shí)現(xiàn)。在列舉了若干裝置的單元權(quán)利要求中，這些裝置中的若干個(gè)可以是通過同一個(gè)硬件項(xiàng)來具體體現(xiàn)。單詞第一、第二、以及第三等的使用不表示任何順序?？蓪⑦@些單詞解釋為名稱。
[0112]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種移位寄存器單元，其特征在于，包括:輸入模塊、輸出模塊、第一儲能模塊、第一復(fù)位模塊、第二復(fù)位模塊、第三復(fù)位模塊、第四復(fù)位模塊以及第二節(jié)點(diǎn)控制模塊； 輸入模塊，連接掃描脈沖輸入端和第一節(jié)點(diǎn)，用于在掃描脈沖輸入端為第一電平時(shí)，將所述第一節(jié)點(diǎn)位置第一電平； 輸出模塊，所述輸出模塊連接第一節(jié)點(diǎn)、第一時(shí)鐘信號端和掃描脈沖輸出端，適于在所述第一節(jié)點(diǎn)為第一電平時(shí)，將所述第一時(shí)鐘信號輸入端與所述掃描脈沖輸出端導(dǎo)通； 第一儲能模塊，連接第一節(jié)點(diǎn)和掃描脈沖輸出端；用于在第一節(jié)點(diǎn)懸浮時(shí)，維持第一節(jié)點(diǎn)的電荷； 第一復(fù)位模塊，連接復(fù)位控制端、第一節(jié)點(diǎn)和第二電平直流端，用于在復(fù)位控制端為第一電平時(shí)，將所述第一節(jié)點(diǎn)與第二電平直流端導(dǎo)通； 第二復(fù)位模塊，連接第二時(shí)鐘信號端、掃描脈沖輸出端和第二電平直流端，用于在第二時(shí)鐘信號端為第一電平時(shí)，將所述掃描脈沖輸出端與第二電平直流端導(dǎo)通；第三復(fù)位模塊，連接第一節(jié)點(diǎn)、第二節(jié)點(diǎn)、掃描脈沖輸出端和第二電平直流端，用于在第二節(jié)點(diǎn)為第一電平時(shí)，將所述第一節(jié)點(diǎn)和所述掃描脈沖輸出端與第二電平直流端導(dǎo)通；第二節(jié)點(diǎn)控制模塊，連接第一時(shí)鐘信號端、第一節(jié)點(diǎn)、第二節(jié)點(diǎn)、和第二電平直流端，用于在第一節(jié)點(diǎn)為第一電平時(shí)，將第二節(jié)點(diǎn)與第二電平直流端導(dǎo)通，在第一時(shí)鐘信號端為第一電平時(shí)，將第一時(shí)鐘信號端與第二節(jié)點(diǎn)導(dǎo)通； 第四復(fù)位模塊，連接第一控制端、第一節(jié)點(diǎn)、掃描脈沖輸出端和第二電平直流端；用于在第一控制端為第四復(fù)位模塊的有效電平時(shí)，將第一節(jié)點(diǎn)和掃描脈沖輸出端與第二電平直流端導(dǎo)通。2.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，還包括:第二儲能模塊，所述第二儲能模塊連接第二節(jié)點(diǎn)，用于在第二節(jié)點(diǎn)懸浮時(shí)，維持第二節(jié)點(diǎn)的電荷。3.根據(jù)權(quán)利要求2所述的移位寄存器單元，其特征在于，所述第二儲能模塊為第一電容，第一電容的一端連接第二節(jié)點(diǎn)，另一端連接第二電平直流電壓端。4.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述輸入模塊，包括第一開關(guān)晶體管，所述第一開關(guān)晶體管的柵極連接掃描脈沖輸入端，源極和漏極中的一個(gè)連接掃描脈沖輸入端，另一個(gè)連接第一節(jié)點(diǎn)，導(dǎo)通電平為第一電平； 和/或，所述輸出模塊包括第二開關(guān)晶體管，所述第二開關(guān)晶體管的柵極連接第一節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一時(shí)鐘信號端，另一個(gè)連接掃描脈沖輸出端，導(dǎo)通電平為第一電平； 和/或，所述第一儲能模塊為第二電容。5.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述第一復(fù)位模塊包括第三開關(guān)晶體管； 所述第三開關(guān)晶體管的柵極連接復(fù)位控制端，源極和漏極中的一個(gè)連接第一節(jié)點(diǎn)，另一個(gè)連接第二電平直流電壓端，導(dǎo)通電平為第一電平;和/或， 所述第二復(fù)位模塊包括第四開關(guān)晶體管； 所述第四開關(guān)晶體管的柵極連接第二時(shí)鐘信號端，源極和漏極中的一個(gè)連接掃描脈沖輸出端，另一個(gè)連接第二電平直流電壓端，導(dǎo)通電平為第一電平。6.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述第三復(fù)位模塊包括第五開關(guān)晶體管和第六開關(guān)晶體管； 所述第五開關(guān)晶體管的柵極連接第二節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一節(jié)點(diǎn)，另一個(gè)連接第二電平直流電壓端，導(dǎo)通電平為第一電平； 所述第六開關(guān)晶體管的柵極連接第一節(jié)點(diǎn)，源極和漏極中的一個(gè)連接掃描脈沖輸出端，另一個(gè)連接第二電平直流電壓端，導(dǎo)通電平為第一電平;和/或， 所述第二節(jié)點(diǎn)控制模塊，包括: 第七開關(guān)晶體管和第八開關(guān)晶體管； 所述第七開關(guān)晶體管的柵極連接第一時(shí)鐘信號端，源極和漏極中的一個(gè)連接第一時(shí)鐘信號端，另一個(gè)連接第二節(jié)點(diǎn)，導(dǎo)通電平為第一電平； 所述第八開關(guān)晶體管的柵極連接第一節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第二節(jié)點(diǎn)，另一個(gè)連接第二電平直流電壓端，導(dǎo)通電平為第一電平。7.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述第四復(fù)位模塊，包括:第九晶體管和第十晶體管； 所述第九開關(guān)晶體管的柵極連接第一控制端，源極和漏極中的一個(gè)連接第一節(jié)點(diǎn)，另一個(gè)連接第二電平直流電壓端，導(dǎo)通電平為有效電平； 所述第十開關(guān)晶體管的柵極連接第一控制端，源極和漏極中的一個(gè)連接掃描脈沖輸出端，另一個(gè)連接第二電平直流電壓端，導(dǎo)通電平為有效電平。8.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，包括: 第一電平為高電平，第二電平為低電平，第四復(fù)位模塊的有效電平為高電平。9.一種柵極驅(qū)動(dòng)電路，其特征在于，包括多個(gè)級聯(lián)的移位寄存器單元;所述移位寄存器單元為如權(quán)利要求1-8任一項(xiàng)所述的移位寄存器單元。10.一種對如權(quán)利要求9所述的柵極驅(qū)動(dòng)電路進(jìn)行驅(qū)動(dòng)的方法，其特征在于，包括:向第一級移位寄存器單元的輸入端輸入起始脈沖;并向第一時(shí)鐘信號端、第二時(shí)鐘信號端輸入對應(yīng)的時(shí)鐘信號使所述柵極驅(qū)動(dòng)電路依次輸出多個(gè)掃描脈沖； 所述方法還包括: 在各個(gè)移位寄存器單元的第一控制端輸入時(shí)鐘信號，使每一級移位寄存器單元的第一控制端在掃描脈沖輸出端輸出掃描脈沖的末段被置為第一控制端的有效電平。
【文檔編號】G11C19/28GK105895045SQ201610408939
【公開日】2016年8月24日
【申請日】2016年6月12日
【發(fā)明人】馮思林, 李紅敏
【申請人】京東方科技集團(tuán)股份有限公司, 合肥京東方光電科技有限公司