一種陣列基板及顯示面板的制作方法
【專利摘要】本發(fā)明公開了一種陣列基板及顯示面板，在陣列基板上設(shè)置有與各條柵線對應(yīng)的移位寄存器，由于柵線使設(shè)置在顯示區(qū)域的，因此將各級移位寄存器中對應(yīng)級柵線以及與下一級柵線連接的晶體管作為第一晶體管，將與移位寄存器連接的多條信號線中與第一晶體管連接的信號線作為第一信號線，將第一晶體管以及與第一晶體管連接的信號線也設(shè)置在顯示區(qū)域，既能達到降低邊框區(qū)域的寬度，又不會使陣列基板布線版圖設(shè)計復(fù)雜。
【專利說明】
_種陣列基板及顯不面板
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤指一種陣列基板及顯示面板。
【背景技術(shù)】
[0002]在科技發(fā)展日新月異的現(xiàn)今時代中，液晶顯示器已經(jīng)廣泛地應(yīng)用在電子顯示產(chǎn)品上，如電視機、計算機、手機及個人數(shù)字助理裝置等。液晶顯示器包括數(shù)據(jù)驅(qū)動裝置(SourceDriver)、柵極驅(qū)動裝置(Gate Driver)及液晶顯示面板等。其中，液晶顯示面板中具有像素陣列，而柵極驅(qū)動裝置用以依序開啟像素陣列中對應(yīng)的像素行，以將數(shù)據(jù)驅(qū)動器輸出的像素數(shù)據(jù)傳輸至像素，進而顯示待顯圖像。
[0003]目前，柵極驅(qū)動裝置一般通過陣列工藝形成在液晶顯示器的陣列基板上，即陣列基板行驅(qū)動(Gate Driver on Array，G0A)工藝，這種集成工藝不僅節(jié)省了成本，而且可以做到液晶面板(Panel)兩邊對稱的美觀設(shè)計，同時，也省去了柵極集成電路(ICJntegratedCircuit)的綁定(Bonding)區(qū)域以及扇出(Fan-out)區(qū)域的布線空間，從而可以實現(xiàn)窄邊框的設(shè)計;并且，這種集成工藝還可以省去柵極掃描線方向的Bonding工藝，從而提高了產(chǎn)能和良率。
[0004]現(xiàn)有的柵極驅(qū)動裝置通常由多個級聯(lián)的移位寄存器構(gòu)成，實現(xiàn)對顯示面板上的柵線進行逐行掃描。但是由于各級移位寄存器中一般包括有多個晶體管，例如圖1a所示的移位寄存器I中，包括有9個晶體管(Ml?M9)和一個電容Cl，該移位寄存器I在顯示面板的邊框區(qū)域的版圖如圖1b所示，由于晶體管數(shù)量多，且有些晶體管的尺寸比較大，并且邊框區(qū)域還設(shè)置有用于向移位寄存器I提供各種信號的信號線(如圖1b中的VSS、CLK、CLKB和VDD)，因此很難實現(xiàn)窄邊框效果。

【發(fā)明內(nèi)容】

[0005]本發(fā)明實施例提供了一種陣列基板以及顯示面板，用于降低邊框?qū)挾取?br>[0006]本發(fā)明實施例提供的一種陣列基板，包括襯底基板，所述襯底基板具有顯示區(qū)域和包圍所述顯示區(qū)域的邊框區(qū)域，其中在所述襯底基板的所述顯示區(qū)域內(nèi)有交錯設(shè)置的數(shù)據(jù)線和柵線;所述襯底基板上還包括與各條柵線一一對應(yīng)的移位寄存器，以及與各級移位寄存器相連的多條信號線，其中所述移位寄存器中包括有多個晶體管；
[0007]各級所述移位寄存器中與對應(yīng)級柵線和下一級柵線均連接的晶體管為第一晶體管，所述多條信號線中與所述第一晶體管連接的信號線為第一信號線；
[0008]各級所述移位寄存器中除了所述第一晶體管位于所述顯示區(qū)域外其它晶體管均位于所述邊框區(qū)域；
[0009]所述多條信號線中除了所述第一信號線位于所述顯示區(qū)域外其它信號線均位于所述邊框區(qū)域。
[0010]較佳地，在發(fā)明實施例提供的上述陣列基板中，在所述顯示區(qū)域中還設(shè)置有多個呈矩陣排列的像素子區(qū)域；
[0011]各所述第一晶體管由至少兩個尺寸相同的子晶體管并聯(lián)組成，且一個所述第一晶體管中的所述子晶體管的數(shù)量小于一行像素子區(qū)域的數(shù)量；
[0012]所有所述子晶體管均勻分布在所述顯示區(qū)域。
[0013]較佳地，在發(fā)明實施例提供的上述陣列基板中，各所述第一晶體管中的子晶體管的數(shù)量相同。
[0014]較佳地，在發(fā)明實施例提供的上述陣列基板中，所述第一信號線包括多條導(dǎo)線，且所述導(dǎo)線的數(shù)量等于一個所述第一晶體管中所述子晶體管的數(shù)量；
[0015]屬于同一所述第一晶體管的各所述子晶體管分別一一對應(yīng)連接一條所述導(dǎo)線。
[0016]較佳地，在發(fā)明實施例提供的上述陣列基板中，在相鄰兩行的所述像素子區(qū)域之間設(shè)置有兩條所述柵線，且以相鄰的兩列所述像素子區(qū)域為一像素組，每一所述像素組共用一條位于該兩列像素子區(qū)域之間的所述數(shù)據(jù)線；
[0017]屬于第2n_l級移位寄存器中的所述第一晶體管中的各所述子晶體管分別設(shè)置在第η行像素子區(qū)域內(nèi)；其中η取I至N/2的整數(shù)，N為所述陣列基板上所述柵線的數(shù)量；
[0018]屬于第2η級移位寄存器中的所述第一晶體管中的各所述子晶體管分別設(shè)置在第2η-1條柵線與第2η條柵線之間；
[0019]各所述導(dǎo)線分別位于相鄰兩列所述像素子區(qū)域之間。
[0020]較佳地，在發(fā)明實施例提供的上述陣列基板中，各所述導(dǎo)線分別位于相鄰兩列所述像素組之間。
[0021]較佳地，在發(fā)明實施例提供的上述陣列基板中，屬于第2η_1級移位寄存器中的所述第一晶體管中的各所述子晶體管通過金屬走線與第2η_1條柵線連接；
[0022]屬于第2η級移位寄存器中的所述第一晶體管中的各所述子晶體管通過金屬走線以及金屬氧化物走線與第2η條柵線連接。
[0023]較佳地，在發(fā)明實施例提供的上述陣列基板中，相鄰兩行所述像素子區(qū)域之間僅設(shè)置有一條所述柵線，且相鄰兩列所述像素子區(qū)域之間僅設(shè)置有一條所述數(shù)據(jù)線；
[0024]屬于第η級移位寄存器中的所述第一晶體管中的各所述子晶體管分別設(shè)置在第η行像素子區(qū)域內(nèi)；其中η取I至N的整數(shù)，N為所述陣列基板上所述柵線的數(shù)量；
[0025]各所述導(dǎo)線分別位于相鄰兩列所述像素子區(qū)域之間。
[0026]較佳地，在發(fā)明實施例提供的上述陣列基板中，各所述第一晶體管中的多個所述子晶體管沿行方向的分布規(guī)律相同。
[0027]較佳地，在發(fā)明實施例提供的上述陣列基板中，與各所述子晶體管對應(yīng)連接的導(dǎo)線位于所述子晶體管所在的像素子區(qū)域的一側(cè)。
[0028]相應(yīng)地，本發(fā)明實施例還提供了一種顯示面板，包括本發(fā)明實施例提供的上述任一種陣列基板。
[0029]本發(fā)明有益效果如下:
[0030]本發(fā)明實施例提供的一種陣列基板及顯示面板，在陣列基板上設(shè)置有與各條柵線對應(yīng)的移位寄存器，由于柵線使設(shè)置在顯示區(qū)域的，因此將各級移位寄存器中對應(yīng)級柵線以及與下一級柵線連接的晶體管作為第一晶體管，將與移位寄存器連接的多條信號線中與第一晶體管連接的信號線作為第一信號線，將第一晶體管以及與第一晶體管連接的信號線也設(shè)置在顯示區(qū)域，既能達到降低邊框區(qū)域的寬度，又不會使陣列基板布線版圖設(shè)計復(fù)雜。
【附圖說明】
[0031 ]圖1a為現(xiàn)有的移位寄存器的結(jié)構(gòu)示意圖；
[0032]圖1b為圖1a所示移位寄存器在顯示面板的邊框區(qū)域的分布示意圖；
[0033]圖2為本發(fā)明實施例提供的陣列基板的結(jié)構(gòu)示意圖之一；
[0034]圖3為本發(fā)明實施例提供的陣列基板的結(jié)構(gòu)示意圖之二；
[0035]圖4為本發(fā)明實施例提供的陣列基板的結(jié)構(gòu)示意圖之三。
【具體實施方式】
[0036]為了使本發(fā)明的目的，技術(shù)方案和優(yōu)點更加清楚，下面結(jié)合附圖，對本發(fā)明實施例提供的陣列基板及顯示面板的【具體實施方式】進行詳細地說明。
[0037]附圖中各部件的形狀和大小不反映陣列基板的真實比例，目的只是示意說明本
【發(fā)明內(nèi)容】
。
[0038]本發(fā)明實施例提供的一種陣列基板，如圖2所示，包括襯底基板，襯底基板具有顯示區(qū)域10和包圍顯示區(qū)域10的邊框區(qū)域20，其中在襯底基板的顯示區(qū)域10內(nèi)有交錯設(shè)置的數(shù)據(jù)線data和柵線gate n(n= 1、2、3、4);襯底基板上還包括與各條柵線gate η--對應(yīng)的移位寄存器Gn，以及與各級移位寄存器Gn相連的多條信號線(例如圖2中的CLK、CLKB、VDD和VSS)，其中移位寄存器Gn中包括有多個晶體管(例如圖2中的Ml?M9);
[0039]各級移位寄存器Gn中與對應(yīng)級柵線gate η和下一級柵線gate n+1均連接的晶體管為第一晶體管(例如圖2中的M9)，多條信號線中與第一晶體管M9連接的信號線為第一信號線(例如圖2中的VSS);
[0040]各級移位寄存器Gn中除了第一晶體管M9位于顯示區(qū)域10外其它晶體管(Ml?M8)均位于邊框區(qū)域20;
[0041]多條信號線中除了第一信號線VSS位于顯示區(qū)域10外其它信號線(CLK、CLKB和VDD)均位于邊框區(qū)域20。
[0042]本發(fā)明實施例提供的上述陣列基板，在陣列基板上設(shè)置有與各條柵線對應(yīng)的移位寄存器，由于柵線是設(shè)置在顯示區(qū)域的，因此將各級移位寄存器中對應(yīng)級柵線以及與下一級柵線連接的晶體管作為第一晶體管，將與移位寄存器連接的多條信號線中與第一晶體管連接的信號線作為第一信號線，將第一晶體管以及與第一晶體管連接的信號線也設(shè)置在顯示區(qū)域，既能達到降低邊框區(qū)域的寬度，又不會使陣列基板布線版圖設(shè)計復(fù)雜。
[0043]需要說明的是，本發(fā)明說明書附圖僅是以圖1a所示的移位寄存器為例說明移位寄存器在本發(fā)明實施例提供的上述陣列基板中位置，但是不限于此，現(xiàn)有技術(shù)中，只要是各級移位寄存器中包括有與對應(yīng)級柵線和下一級柵線均連接的晶體管的結(jié)構(gòu)，均可以采用本發(fā)明實施例提供的上述陣列基板的結(jié)構(gòu)，即將第一晶體管以及將與第一晶體管連接的信號線設(shè)置在顯示區(qū)域。
[0044]進一步需要說明的是，在本發(fā)明實施例提供的上述陣列基板中的信號線并不包括柵線。
[0045]在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，由于各級移位寄存器中第一晶體管的尺寸一般比較大，因此為了避免影響顯示效果，可以將第一晶體管設(shè)置成多個尺寸小的子晶體管，在功能上利用多個小尺寸的子晶體管疊加實現(xiàn)一個大尺寸的第一晶體管的效果，并且將小尺寸的子晶體管均勻分布在顯示區(qū)域，從視覺上可以忽略子晶體管對陣列基板開口率的影響，從而保證顯示效果。
[0046]因此，較佳地，在本發(fā)明實施例提供的上述陣列基板中，如圖3和圖4所示(圖3和圖4中移位寄存器中除了第一晶體管之外的其它器件表示為GOn，具體結(jié)構(gòu)未示出)，在顯示區(qū)域10中還設(shè)置有多個呈矩陣排列的像素子區(qū)域11;
[0047]各第一晶體管M9由至少兩個尺寸相同的子晶體管T并聯(lián)組成，且組成一個第一晶體管M9的子晶體管T的數(shù)量小于或等于一行像素子區(qū)域11的數(shù)量；
[0048]各子晶體管T均勻分布在顯示區(qū)域10。
[0049]需要說明是，在本發(fā)明實施例提供的上述陣列基板中，行方向是指柵線的延伸方向，列方向是指數(shù)據(jù)線的延伸方向。
[0050]在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，屬于同一第一晶體管中的各子晶體管均連接同樣的兩條柵線和同一信號線。例如圖3中，位于第η行像素子區(qū)域11中的第一晶體管Μ9中的各子晶體管T均與第2η-1條柵線gate 2n_l、第2n條柵線gate 2n和信號線VSS相連。
[0051]進一步地，在本發(fā)明實施例提供上述陣列基板中，為了降低制作難度，各第一晶體管中的子晶體管的數(shù)量相同。
[0052]在具體實施時，由于各子晶體管均需要與第一信號線相連，因此較佳地，在本發(fā)明實施例提供的上述陣列基板中，如圖3和圖4所示，第一信號線VSS包括多條導(dǎo)線vss，且導(dǎo)線VSS的數(shù)量等于一個第一晶體管M9中子晶體管T的數(shù)量；
[0053]屬于同一第一晶體管M9的各子晶體管T分別一一對應(yīng)連接一條導(dǎo)線vss。
[0054]下面通過兩個具體的實例例說明本發(fā)明實施例中各子晶體管在顯示區(qū)域中的分布。
[0055]實施例一
[0056]陣列基板為雙柵結(jié)構(gòu)，即在本發(fā)明實施例提供的上述陣列基板中，如圖3所示，在相鄰兩行的像素子區(qū)域11之間設(shè)置有兩條柵線gate2n和gate2n+l，且以相鄰的兩列像素子區(qū)域11為一像素組，每一像素組共用一條位于該兩列像素子區(qū)域11之間的數(shù)據(jù)線data;
[0057]屬于第2n-l級(奇數(shù)級)移位寄存器G2n-1中的第一晶體管M9中的各子晶體管T分別設(shè)置在第η行像素子區(qū)域11內(nèi)；其中η取I至N/2的整數(shù)，N為陣列基板上柵線的數(shù)量，S卩η =
1、2、3、...、Ν/2;
[0058]屬于第2η級(偶數(shù)級)移位寄存器G2n中的第一晶體管Μ9中的各子晶體管T分別設(shè)置在第2n-l條柵線gate2n-l與第2n條柵線gate2n之間；
[0059]各導(dǎo)線vss分別位于相鄰兩列像素子區(qū)域11之間；
[0060]其中η為大于或等于O且小于或等于N/2的整數(shù)，N為陣列基板上柵線的數(shù)量。
[0061]較佳地，為了降低制作工藝，在本發(fā)明實施例提供的上述陣列基板中，如圖3所示，各第一晶體管Μ9中的多個子晶體管T沿行方向的分布規(guī)律相同。
[0062]進一步地，在本發(fā)明實施例提供的上述陣列基板中，如圖3所示，與各子晶體管T對應(yīng)連接的導(dǎo)線VSS位于該子晶體管T所在的像素子區(qū)域11的一側(cè)。
[0063]較佳地，在本發(fā)明實施例提供的上述陣列基板中，如圖3所示，各導(dǎo)線vss分別位于相鄰兩列像素組之間。
[0064]進一步地，在本發(fā)明實施例提供的上述陣列基板中，由于奇數(shù)級移位寄存器中的子晶體管位于像素區(qū)域中與柵線的距離較遠，而偶數(shù)級移位寄存器中的子晶體管位于相鄰柵線之間與柵線的距離較近，因此為了避免由于電阻差異導(dǎo)致顯示差異，較佳地，如圖3所示，屬于第2n-l級移位寄存器G2n-1中的第一晶體管M9中的各子晶體管T通過金屬走線12與第2n-l條柵線gate2n-l連接；
[0065]屬于第2n級移位寄存器G2n中的第一晶體管Ml中的各子晶體管T通過金屬走線12以及金屬氧化物走線13與第2n條柵線gate2n連接。
[0066]實施例二、
[0067]在本發(fā)明實施例提供的上述陣列基板中，如圖4所示，相鄰兩行像素子區(qū)域11之間僅設(shè)置有一條柵線gaten，且相鄰兩列像素子區(qū)域11之間僅設(shè)置有一條數(shù)據(jù)線data;
[0068]屬于第η級移位寄存器Gn中的第一晶體管M9中的各子晶體管T分別設(shè)置在第η行像素子區(qū)域11內(nèi)；
[0069]各導(dǎo)線vss分別位于相鄰兩列像素子區(qū)域11之間；
[0070]其中η取I至N的整數(shù)，N為陣列基板上柵線的數(shù)量，S卩η= 1、2、3、…、N。
[0071]較佳地，為了降低制作工藝，在本發(fā)明實施例提供的上述陣列基板中，如圖4所示，各第一晶體管Μ9中的多個子晶體管T沿行方向的分布規(guī)律相同。
[0072]進一步地，在本發(fā)明實施例提供的上述陣列基板中，如圖4所示，與各子晶體管T對應(yīng)連接的導(dǎo)線VSS位于該子晶體管T所在的像素子區(qū)域11的一側(cè)。
[0073]進一步地，在本發(fā)明實施例提供的上述陣列基板中，如圖3和圖4所示，各級移位寄存器Gn中除了第一晶體管之外的其它器件GOn如果需要與第一信號線VSS相連，則通過與最靠近邊框區(qū)域20的導(dǎo)線vss相連實現(xiàn)。
[0074]較佳地，在本發(fā)明實施例提供的上述陣列基板中，如圖4所示，各子晶體管T通過金屬走線12與對應(yīng)的柵線連接。
[0075]在具體實施時，在本發(fā)明實施例提供的上述陣列基板中，若金屬走線的延伸方向與數(shù)據(jù)線方向平行，將金屬走線設(shè)置為數(shù)據(jù)線同層同材質(zhì)，若金屬走線的延伸方向與柵線線方向平行，將金屬走線設(shè)置為柵線同層同材質(zhì)。
[0076]進一步地，在本發(fā)明實施例提供的上述陣列基板中，金屬氧化物走線的具體材質(zhì)可以取為ΙΤ0，在此不作限定。
[0077]在具體實施時，在本發(fā)明實施例一和實施例二提供的上述陣列基板中，當子晶體管位于像素子區(qū)域中時，用于連接子晶體管與對應(yīng)柵線的金屬走線的設(shè)置可以根據(jù)實際情況從保證像素開口率最大化的角度進行設(shè)置，在此不作限制。
[0078]基于同一發(fā)明構(gòu)思，本發(fā)明實施例還提供了一種顯示面板，包括本發(fā)明實施例提供的上述任一種陣列基板。由于該顯示面板解決問題的原理與前述一種陣列基板相似，因此該顯示面板的實施可以參見前述陣列基板的實施，重復(fù)之處不再贅述。
[0079]進一步地，在具體實施時，本發(fā)明實施例提供的上述顯示面板可以為液晶顯示面板，也可以為有機電致發(fā)光顯示面板，在此不作限定。
[0080]本發(fā)明實施例提供的一種陣列基板及顯示面板，在陣列基板上設(shè)置有與各條柵線對應(yīng)的移位寄存器，由于柵線使設(shè)置在顯示區(qū)域的，因此將各級移位寄存器中對應(yīng)級柵線以及與下一級柵線連接的晶體管作為第一晶體管，將與移位寄存器連接的多條信號線中與第一晶體管連接的信號線作為第一信號線，將第一晶體管以及與第一晶體管連接的信號線也設(shè)置在顯示區(qū)域，既能達到降低邊框區(qū)域的寬度，又不會使陣列基板布線版圖設(shè)計復(fù)雜。
[0081]顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【主權(quán)項】
1.一種陣列基板，包括襯底基板，所述襯底基板具有顯示區(qū)域和包圍所述顯示區(qū)域的邊框區(qū)域，其中在所述襯底基板的所述顯示區(qū)域內(nèi)有交錯設(shè)置的數(shù)據(jù)線和柵線;所述襯底基板上還包括與各條柵線一一對應(yīng)的移位寄存器，以及與各級移位寄存器相連的多條信號線，其中所述移位寄存器中包括有多個晶體管;其特征在于: 各級所述移位寄存器中與對應(yīng)級柵線和下一級柵線均連接的晶體管為第一晶體管，所述多條信號線中與所述第一晶體管連接的信號線為第一信號線； 各級所述移位寄存器中除了所述第一晶體管位于所述顯示區(qū)域外其它晶體管均位于所述邊框區(qū)域； 所述多條信號線中除了所述第一信號線位于所述顯示區(qū)域外其它信號線均位于所述邊框區(qū)域。2.如權(quán)利要求1所述的陣列基板，其特征在于，在所述顯示區(qū)域中還設(shè)置有多個呈矩陣排列的像素子區(qū)域； 各所述第一晶體管由至少兩個尺寸相同的子晶體管并聯(lián)組成，且一個所述第一晶體管中的所述子晶體管的數(shù)量小于或等于一行像素子區(qū)域的數(shù)量； 各所述子晶體管均勻分布在所述顯示區(qū)域。3.如權(quán)利要求2所述的陣列基板，其特征在于，各所述第一晶體管中的子晶體管的數(shù)量相同。4.如權(quán)利要求3所述的陣列基板，其特征在于，所述第一信號線包括多條導(dǎo)線，且所述導(dǎo)線的數(shù)量等于一個所述第一晶體管中所述子晶體管的數(shù)量； 屬于同一所述第一晶體管的各所述子晶體管分別一一對應(yīng)連接一條所述導(dǎo)線。5.如權(quán)利要求4所述的陣列基板，其特征在于，在相鄰兩行的所述像素子區(qū)域之間設(shè)置有兩條所述柵線，且以相鄰的兩列所述像素子區(qū)域為一像素組，每一所述像素組共用一條位于該兩列像素子區(qū)域之間的所述數(shù)據(jù)線； 屬于第2n-l級移位寄存器中的所述第一晶體管中的各所述子晶體管分別設(shè)置在第η行像素子區(qū)域內(nèi)；其中η取I至Ν/2的整數(shù)，N為所述陣列基板上所述柵線的數(shù)量； 屬于第2η級移位寄存器中的所述第一晶體管中的各所述子晶體管分別設(shè)置在第2η-1條柵線與第2η條柵線之間； 各所述導(dǎo)線分別位于相鄰兩列所述像素子區(qū)域之間。6.如權(quán)利要求5所述的陣列基板，其特征在于，各所述導(dǎo)線分別位于相鄰兩列所述像素組之間。7.如權(quán)利要求5所述的陣列基板，其特征在于，屬于第2η-1級移位寄存器中的所述第一晶體管中的各所述子晶體管通過金屬走線與第2η-1條柵線連接； 屬于第2η級移位寄存器中的所述第一晶體管中的各所述子晶體管通過金屬走線以及金屬氧化物走線與第2η條柵線連接。8.如權(quán)利要求4所述的陣列基板，其特征在于，相鄰兩行所述像素子區(qū)域之間僅設(shè)置有一條所述柵線，且相鄰兩列所述像素子區(qū)域之間僅設(shè)置有一條所述數(shù)據(jù)線； 屬于第η級移位寄存器中的所述第一晶體管中的各所述子晶體管分別設(shè)置在第η行像素子區(qū)域內(nèi)；其中η取I至N的整數(shù)，N為所述陣列基板上所述柵線的數(shù)量； 各所述導(dǎo)線分別位于相鄰兩列所述像素子區(qū)域之間。9.如權(quán)利要求5-8任一項所述的陣列基板，其特征在于，各所述第一晶體管中的多個所述子晶體管沿行方向的分布規(guī)律相同。10.如權(quán)利要求9所述的陣列基板，其特征在于，與各所述子晶體管對應(yīng)連接的導(dǎo)線位于所述子晶體管所在的像素子區(qū)域的一側(cè)。11.一種顯示面板，其特征在于，包括如權(quán)利要求1-10任一項所述的陣列基板。
【文檔編號】G09G3/36GK106098010SQ201610681210
【公開日】2016年11月9日
【申請日】2016年8月17日 公開號201610681210.0, CN 106098010 A, CN 106098010A, CN 201610681210, CN-A-106098010, CN106098010 A, CN106098010A, CN201610681210, CN201610681210.0
【發(fā)明人】王崢
【申請人】京東方科技集團股份有限公司, 北京京東方顯示技術(shù)有限公司