国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      移位寄存器單元和柵線驅(qū)動(dòng)裝置的制造方法

      文檔序號(hào):10056353閱讀:662來源:國知局
      移位寄存器單元和柵線驅(qū)動(dòng)裝置的制造方法
      【技術(shù)領(lǐng)域】
      [0001]本公開涉及顯示技術(shù)領(lǐng)域,具體涉及一種移位寄存器單元和包括該移位寄存器單元的柵線驅(qū)動(dòng)裝置。
      【背景技術(shù)】
      [0002]在顯示技術(shù)領(lǐng)域,諸如液晶顯示的像素陣列通常包括交錯(cuò)的多行柵線和多列數(shù)據(jù)線。其中,對(duì)柵線的驅(qū)動(dòng)可以通過貼附的集成驅(qū)動(dòng)電路實(shí)現(xiàn)。近幾年隨著非晶硅薄膜工藝的不斷提高,也可以將柵線驅(qū)動(dòng)電路集成在薄膜晶體管陣列基板上構(gòu)成GOA (Gate driverOn Array)來對(duì)柵線進(jìn)行驅(qū)動(dòng)。
      [0003]其中,可以采用由多個(gè)移位寄存器單元構(gòu)成GOA為像素陣列的多行柵線提供開關(guān)信號(hào),從而控制多行柵線依序打開,并由數(shù)據(jù)線向像素陣列中對(duì)應(yīng)行的像素通過顯示數(shù)據(jù)信號(hào),以形成顯示圖像的各灰階所需要的灰度電壓,進(jìn)而顯示每一幀圖像。
      [0004]現(xiàn)有的柵線驅(qū)動(dòng)裝置中,在當(dāng)前級(jí)移位寄存器單元完成輸出之后,為對(duì)移位寄存器單元的輸出端進(jìn)行復(fù)位,通常采用來自于下一級(jí)移位寄存器單元的輸出信號(hào)作為當(dāng)前級(jí)移位寄存器單元的復(fù)位信號(hào)來控制下拉晶體管以便對(duì)當(dāng)前級(jí)移位寄存器單元的輸出端進(jìn)行復(fù)位。然而,由于對(duì)移位寄存器單元的輸出端進(jìn)行下拉的晶體管的尺寸一般較大,使用效率低,不利于減小電路尺寸和功耗;同時(shí),對(duì)上一級(jí)移位寄存器單元的復(fù)位和下一級(jí)移位寄存器單元的觸發(fā)都是由本級(jí)移位寄存器單元的輸出晶體管輸出的信號(hào)完成的,因此,本級(jí)移位寄存器單元的輸出晶體管的負(fù)載較大,導(dǎo)致信號(hào)輸出延遲;另外,如果輸出晶體管出現(xiàn)故障,不但導(dǎo)致向本級(jí)對(duì)應(yīng)的柵線輸出的信號(hào)不良,而且會(huì)導(dǎo)致上一級(jí)和下一級(jí)對(duì)應(yīng)的柵線輸出故障。
      【實(shí)用新型內(nèi)容】
      [0005]針對(duì)以上問題,本公開提出了一種移位寄存器單元和包括多級(jí)移位寄存器單元的柵線驅(qū)動(dòng)裝置,可以減小G0A整體結(jié)構(gòu)的尺寸,降低功耗,并且減少信號(hào)的延遲,改善信號(hào)波形,同時(shí)提高G0A電路整體的可靠性。
      [0006]根據(jù)本公開的一方面,提出了一種移位寄存器單元,包括:輸入模塊,連接在輸入端和上拉節(jié)點(diǎn)之間,被配置為在輸入端接收到來自上一級(jí)的觸發(fā)信號(hào)時(shí),對(duì)上拉節(jié)點(diǎn)進(jìn)行充電;輸出模塊,連接在上拉節(jié)點(diǎn)、第一時(shí)鐘信號(hào)端和輸出端之間,被配置在上拉節(jié)點(diǎn)的控制下,將第一時(shí)鐘信號(hào)端接入的第一時(shí)鐘信號(hào)輸出到輸出端;上拉節(jié)點(diǎn)復(fù)位模塊,連接在復(fù)位端、下拉節(jié)點(diǎn)和上拉節(jié)點(diǎn)之間,被配置為在復(fù)位端輸入的復(fù)位信號(hào)或者下拉節(jié)點(diǎn)的電平的控制下,對(duì)上拉節(jié)點(diǎn)進(jìn)行復(fù)位;輸出復(fù)位模塊,連接在第二時(shí)鐘信號(hào)端、下拉節(jié)點(diǎn)和輸出端之間,被配置為第二時(shí)鐘信號(hào)端接入的第二時(shí)鐘信號(hào)或者下拉節(jié)點(diǎn)的電平的控制下,對(duì)輸出端進(jìn)行復(fù)位。
      [0007]可選的,該移位寄存器單元,還包括:下拉節(jié)點(diǎn)電平控制模塊,連接第一時(shí)鐘信號(hào)端、第二時(shí)鐘信號(hào)端、下拉節(jié)點(diǎn)和上拉節(jié)點(diǎn)之間,被配置為在第一時(shí)鐘信號(hào)端接入的第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)端接入的第二時(shí)鐘信號(hào)和上拉節(jié)點(diǎn)的電平中至少一個(gè)的控制下,對(duì)下拉節(jié)點(diǎn)的電平進(jìn)行控制。
      [0008]可選地,該移位寄存器單元,還包括:觸發(fā)模塊,連接在上拉節(jié)點(diǎn)和第一時(shí)鐘信號(hào)端之間,被配置為下一級(jí)移位寄存器單元提供觸發(fā)信號(hào)。
      [0009]可選地,該移位寄存器單元,還包括:復(fù)位信號(hào)輸出模塊,連接在上拉節(jié)點(diǎn)和第一時(shí)鐘信號(hào)端之間,被配置為為上一級(jí)移位寄存器單元提供復(fù)位信號(hào)。
      [0010]可選地,該移位寄存器單元,還包括:初始化模塊,連接在初始信號(hào)輸入端和上拉節(jié)點(diǎn)之間,被配置為對(duì)上拉節(jié)點(diǎn)的電平進(jìn)行初始化。
      [0011]可選地,在該移位寄存器單元中,輸入模塊包括:第一晶體管,其控制極連接到輸入端,輸入極連接到第一電平輸入端,輸出極連接到上拉節(jié)點(diǎn)。
      [0012]可選地,在該移位寄存器單元中,輸出模塊包括:第二晶體管,其控制極連接到上拉節(jié)點(diǎn),輸入極連接到第一時(shí)鐘信號(hào)端,輸出極連接到輸出端;以及電容,與第二晶體管的柵極和源極并聯(lián)。
      [0013]可選地,在該移位寄存器單元中,上拉節(jié)點(diǎn)復(fù)位模塊包括:第三晶體管,其控制極連接到復(fù)位端,輸入極連接到上拉節(jié)點(diǎn),輸出極連接到第二電平輸入端;以及第四晶體管,其控制極連接到下拉節(jié)點(diǎn),輸入極連接到上拉節(jié)點(diǎn),輸出極連接到第二電平輸入端。
      [0014]可選地,在該移位寄存器單元中,輸出復(fù)位模塊包括:第五晶體管,其控制極連接到第二時(shí)鐘信號(hào)端,輸入極連接輸出端,輸出極連接第二電平輸入端;以及第六晶體管,其控制極連接到下拉節(jié)點(diǎn),輸入極連接到輸出端,輸出極連接到第二電平輸入端。
      [0015]可選地,在該移位寄存器單元中,所述下拉節(jié)點(diǎn)電平控制模塊包括:第七晶體管,其控制極與輸入極連接,并且連接到第二時(shí)鐘信號(hào)端;第八晶體管,其控制極連接到上拉節(jié)點(diǎn),輸入極連接到第二電平輸入端,輸出極連接到第七晶體管的輸出極;第九晶體管,其控制極連接到第七晶體管的輸出極,輸入極連接到第二時(shí)鐘信號(hào)端,輸出極連接到下拉節(jié)點(diǎn);第十晶體管,其控制極連接到上拉節(jié)點(diǎn),輸入極連接到下拉節(jié)點(diǎn),輸出極連接到第二電平輸入端;以及第十一晶體管,其控制極連接到第一時(shí)鐘信號(hào)端,輸入極連接到第二電平輸入端,輸出極連接到第九晶體管的柵極。
      [0016]可選地,在該移位寄存器單元中,所述觸發(fā)模塊包括:第十二晶體管,其控制極連接到上拉節(jié)點(diǎn),輸入極連接到第一時(shí)鐘信號(hào)端,輸出極連接到觸發(fā)信號(hào)輸出端。
      [0017]可選地,在該移位寄存器單元中,所述復(fù)位信號(hào)輸出模塊包括:第十三晶體管,其控制極連接到上拉節(jié)點(diǎn),輸入極連接到第一時(shí)鐘信號(hào)端,輸出極連接到復(fù)位信號(hào)輸出端。
      [0018]可選地,在該移位寄存器單元中,所述初始化模塊包括:第十四晶體管,其控制極連接到初始信號(hào)輸入端,輸入極連接到上拉節(jié)點(diǎn),輸出極連接到第二電平輸入端。
      [0019]根據(jù)本公開的另一方面,提出了一種柵線驅(qū)動(dòng)裝置,包括多級(jí)級(jí)聯(lián)的如上所述的移位寄存器單元,其中每一級(jí)移位寄存器單元的輸出端連接到對(duì)應(yīng)的一條柵線;其中,奇數(shù)級(jí)移位寄存器單元的第一時(shí)鐘信號(hào)端和第二時(shí)鐘信號(hào)端分別連接到第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào),奇數(shù)級(jí)移位寄存器單元的觸發(fā)信號(hào)端連接到之后間隔一級(jí)的奇數(shù)級(jí)移位寄存器單元的輸入端,奇數(shù)級(jí)移位寄存器單元的復(fù)位信號(hào)輸出端連接到之前間隔兩級(jí)的偶數(shù)級(jí)移位寄存器單元的復(fù)位端;偶數(shù)級(jí)移位寄存器單元的第一時(shí)鐘信號(hào)端和第二時(shí)鐘信號(hào)端分別連接到第三時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào),偶數(shù)級(jí)移位寄存器單元的觸發(fā)信號(hào)端連接到之后間隔一級(jí)的偶數(shù)級(jí)移位寄存器單元的輸入端,偶數(shù)級(jí)移位寄存器單元的復(fù)位信號(hào)輸出端連接到之前間隔兩級(jí)的奇數(shù)級(jí)移位寄存器單元的復(fù)位端,其中,第一、第二、第三和第四時(shí)鐘信號(hào)的周期相同,并且第一和第二時(shí)鐘信號(hào)的時(shí)序相反,第三和第四時(shí)鐘信號(hào)的時(shí)序相反,且第三時(shí)鐘信號(hào)滯后于第一時(shí)鐘信號(hào)四分之一周期。
      [0020]在根據(jù)本公開實(shí)施例的移位寄存器單元和柵線驅(qū)動(dòng)裝置中,對(duì)上拉節(jié)點(diǎn)的復(fù)位進(jìn)行了延遲,延長了輸出晶體管的導(dǎo)通時(shí)間,從而可以利用輸出晶體管在延長的導(dǎo)通時(shí)間內(nèi)輸出低電平的時(shí)鐘信號(hào)來實(shí)現(xiàn)對(duì)柵線信號(hào)的下拉控制,消除了專用于下拉輸出端的大尺寸晶體管;將為本級(jí)移位寄存器單元對(duì)應(yīng)的柵線提供的驅(qū)動(dòng)信號(hào)與為下一級(jí)移位寄存器單元提供的觸發(fā)信號(hào)和/或?yàn)榍耙患?jí)移位寄存器單元提供的復(fù)位信號(hào)相分離,減少信號(hào)延遲,改善信號(hào)波形,并且減小在本級(jí)移位寄存器單元中的輸出晶體管發(fā)生故障時(shí)對(duì)整個(gè)柵線驅(qū)動(dòng)裝置的影響,提高電路的可靠性;同時(shí),在本級(jí)移位寄存器單元中的輸出晶體管發(fā)生故障時(shí),便于直接根據(jù)對(duì)應(yīng)的柵線的掃描不良對(duì)故障點(diǎn)進(jìn)行定位。
      【附圖說明】
      [0021]為了更清楚地說明本實(shí)用新型實(shí)施例的技術(shù)方案,下面將對(duì)實(shí)施例的附圖作簡單地介紹,顯而易見地,下面描述中的附圖僅僅涉及本實(shí)用新型的一些實(shí)施例,而非對(duì)本實(shí)用新型的限制。
      [0022]圖1圖示了一種已知的移位寄存器單元的電路結(jié)構(gòu);
      [0023]圖2圖示了可用于該已知的移位寄存器單元的有關(guān)信號(hào)時(shí)序;
      [0024]圖3是根據(jù)本公開一實(shí)施例的移位寄存器單元的框圖;
      [0025]圖4圖示了根據(jù)本公開一實(shí)施例的移位寄存器單元的電路結(jié)構(gòu);
      [0026]圖5圖示了可用于本公開實(shí)施例的移位寄存器單元的有關(guān)信號(hào)時(shí)序;以及
      [0027]圖6是根據(jù)本公開一實(shí)施例的柵線驅(qū)動(dòng)裝置的整體連接結(jié)構(gòu)示意圖。
      【具體實(shí)施方式】
      [0028]下面將結(jié)合附圖對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述,顯然,所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例,而不是全部的實(shí)施例?;诒緦?shí)用新型中的實(shí)施例,本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例,也屬于本實(shí)用新型保護(hù)的范圍。
      [0029]圖1圖示了一種已知的移位寄存器單元的電路結(jié)構(gòu)。如圖1所示,該移位寄存器單元包括:輸入晶體管M1,其柵極和漏極連接在一起,并且連接到移位寄存器單元的輸入端,其源極連接到上拉節(jié)點(diǎn)PU ;輸出晶體管M3,其柵極連接上拉節(jié)點(diǎn)PU,漏極連接到第一時(shí)鐘信號(hào)端CLK,源極連接到移位寄存器單元的輸出端;電容C1,并聯(lián)在輸出晶體管M3的柵極和源極之間;上拉節(jié)點(diǎn)復(fù)位晶體管M2,其柵極連接到移位寄存器單元的復(fù)位端,漏極連接到上拉節(jié)點(diǎn),源極連接到低電平輸入端VSS ;輸出復(fù)位晶體管M4,其柵極連接到移位寄存器單元的復(fù)位端,漏極連接到移位寄存器單元的輸出端,源極連接到低電平輸入端VSS ;上拉節(jié)點(diǎn)電平控制晶體管M10,其柵極連接到下拉節(jié)點(diǎn),漏極連接到上拉節(jié)點(diǎn)PU,源極連接到低電平輸入端VSS ;輸出端電平控制晶體管Mil和M12,其中,Mil的柵極連接到下拉節(jié)點(diǎn)H),漏極連接到移位寄存器單元的輸出端,源極連接到低電平輸入端VSS ;M12的柵極連接到第二時(shí)鐘信號(hào)端,漏極連接到移位寄存器單元的輸出端,源極連接
      當(dāng)前第1頁1 2 3 4 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1