專利名稱：分頻電路、電源電路及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及分頻電路、電源電路及顯示裝置的工作容限的提高。
背景技術(shù)：
平板顯示裝置將液晶或者有機EL等作為顯示元件(像素)，并具備電源電路及驅(qū)動電路。還有，電源電路及驅(qū)動電路采用與顯示元件同時形成在襯底上的薄膜晶體管(Thin Film TransistorTFT)來形成。
電源電路由分頻電路和電荷泵電路形成。電源電路被供給來自外部系統(tǒng)的電壓VDD和電壓VSS(GND)。分頻電路降低以高頻輸入的時鐘信號的頻率。然后，分頻電路將低頻時鐘信號輸出給電荷泵電路。降低時鐘信號之頻率的理由是為減小流過電荷泵電路的無效電流，以提高電源電路的功率利用率。
電荷泵電路利用低頻時鐘信號、VDD(輸入電壓)及VSS，生成比VDD高電壓的VDDH(第二升壓電壓)、比VSS低電壓的VSSL。驅(qū)動電路根據(jù)VDDH、VSSL動作，生成用以驅(qū)動像素的各種信號。
分頻電路由多個單位分頻電路(二進制計數(shù)器)級聯(lián)構(gòu)成。單位分頻電路具有使輸入的信號頻率降低到1/2的作用。因而，n級的單位分頻電路級聯(lián)的分頻電路將輸入信號頻率降低到(1/2n)。
一般，將像素、驅(qū)動電路及電源電路一體化的顯示裝置中，被輸入用以生成顯示裝置內(nèi)部控制信號的點時鐘信號(輸入信號)、水平同步信號及垂直同步信號等三個信號作為時鐘信號。其中水平同步信號、垂直同步信號的頻率低于滿足電源電路的負載電流供給能力的頻率。因此，點時鐘信號輸入到分頻電路。
點時鐘信號的頻率由顯示裝置的像素數(shù)來確定，例如，便攜電話中使用的QVGA尺寸的顯示裝置中為5MHz左右。因而，單位分頻電路的初級電路必須在5MHz左右工作。還有，基準電壓VDD由外部的LSI電路確定，一般為3V左右。
還有，與本發(fā)明關(guān)聯(lián)的傳統(tǒng)技術(shù)公開于日本專利文獻特開2000-278937號公報。

發(fā)明內(nèi)容
但是，用低溫多晶硅工藝形成的現(xiàn)有的TFT因電流驅(qū)動能力低而難以跟隨高頻的輸入信號。還有，當(dāng)TFT的特性值(特別是閾值電壓)含有偏差時，尤其初級的單位分頻電路被輸入最高頻的信號，因此幾乎沒有工作容限。結(jié)果，分頻電路整體的工作容限變小。
于是，本發(fā)明的目的在于向驅(qū)動電路一體型的顯示裝置提供工作容限大的分頻電路、電源裝置以及顯示裝置。
本發(fā)明第一方面是將輸入信號分頻后輸出的分頻電路，其特征在于設(shè)有級聯(lián)的多個單位分頻電路，以及至少向初級的所述單位分頻電路供給升壓電壓的升壓電路。
依據(jù)本發(fā)明第一方面，使分頻電路的至少初級的單位分頻電路利用升壓電壓來工作。結(jié)果，提高了構(gòu)成單位分頻電路的晶體管的電流驅(qū)動能力，即便使用薄膜晶體管作為晶體管的場合，也能增大分頻電路的工作容限。


圖1是表示實施例1的顯示裝置的結(jié)構(gòu)的框圖。
圖2是表示實施例1的分頻電路的結(jié)構(gòu)的框圖。
圖3是表示實施例1的電平移位器的結(jié)構(gòu)的電路圖。
圖4是表示實施例1的電荷泵電路的結(jié)構(gòu)的電路圖。
圖5是說明實施例1的電荷泵電路的動作的波形圖。
圖6是表示實施例1的單位分頻電路的結(jié)構(gòu)的電路圖。
圖7是說明實施例1的單位分頻電路的動作的波形圖。
圖8是表示實施例1的分頻電路變形例的結(jié)構(gòu)的框圖。
圖9是表示實施例2的電荷泵電路的結(jié)構(gòu)的電路圖。
圖10是說明實施例2的電荷泵電路的動作的波形圖。
圖11是表示實施例3的分頻電路的結(jié)構(gòu)的框圖。
圖12是說明實施例3的分頻電路的動作的波形圖。
圖13是表示實施例4的分頻電路的結(jié)構(gòu)的框圖。
圖14是表示實施例5的分頻電路的結(jié)構(gòu)的框圖。
圖15是表示實施例5的升壓發(fā)生電路的結(jié)構(gòu)的電路圖。
圖16是說明實施例5的升壓發(fā)生電路的動作的波形圖。
圖17是表示實施例5的升壓發(fā)生電路變形例的結(jié)構(gòu)的電路圖。
圖18是表示實施例6的升壓發(fā)生電路的結(jié)構(gòu)的電路圖。
圖19是實施例6的升壓發(fā)生電路上被輸入的輸入信號的波形圖。
圖20是表示實施例6的升壓發(fā)生電路變形例1的結(jié)構(gòu)的電路圖。
圖21是表示實施例6的升壓發(fā)生電路變形例2的結(jié)構(gòu)的電路圖。
圖22是表示實施例7的分頻電路的結(jié)構(gòu)的框圖。
(符號說明)10像素，20驅(qū)動電路，30電源電路，40、70電荷泵電路，50分頻電路，60電平移位器，90升壓發(fā)生電路，DC 延遲電路，DCLK點時鐘信號，F(xiàn)D1-FDn單位分頻電路。
具體實施例方式
<實施例1>
<A.電路結(jié)構(gòu)>
<A-1.整體結(jié)構(gòu)>
圖1是表示本實施例的顯示裝置100的結(jié)構(gòu)的框圖。
像素10與驅(qū)動電路20的輸出端連接。驅(qū)動電路20上被供給來自電源電路30的電壓VDDH、VSSL。電源電路30被輸入來自端子1的點時鐘信號(輸入信號以下還稱為信號DCLK)。信號DCLK是H電平為電壓VDD、L電平為接地電壓(例如，0V)的信號。
電源電路30基于信號DCLK，生成高于電壓VDD的電壓VDDH和低于接地電壓VSS的電壓VSSL，輸出給驅(qū)動電路20。驅(qū)動電路20接受來自電源電路30的VDDH、VSSL，生成用以驅(qū)動像素10的各種信號并加以輸出。
<A-2.電源電路30的電路結(jié)構(gòu)>
電源電路30由電荷泵電路40(第二升壓電路)及分頻電路50構(gòu)成。分頻電路50將信號DCLK變換為低頻的信號后輸出給電荷泵電路40。
電荷泵電路40基于來自分頻電路50的信號，將電壓VDD升壓并輸出電壓VDDH。另外，電荷泵電路40生成低電壓VSSL并加以輸出。
<A-3.分頻電路50的電路結(jié)構(gòu)>
接著，參照圖2，就分頻電路50的結(jié)構(gòu)進行詳細說明。圖2是表示分頻電路50的結(jié)構(gòu)的框圖。
分頻電路50由級聯(lián)的n個單位分頻電路FD1～FDn和電路80構(gòu)成。最終級的單位分頻電路FDn的輸出端BCn與電荷泵電路40連接(參照圖1)。
電路80向單位分頻電路FD1提供電壓VBC(升壓電壓)。然后，信號DCLK經(jīng)由電路80輸入到單位分頻電路FD1。電路80由電荷泵電路70及電平移位器60構(gòu)成。電荷泵電路70基于信號DCLK將電壓VDD升壓并生成電壓VBC。作為升壓電路的電荷泵電路70向單位分頻電路FD1及電平移位器60提供電壓VBC。
電平移位器60上一旦被輸入信號DCLK，將其H電平(一方電平)變換為電壓VBC并加以輸出。電平移位器60為防止因單位分頻電路FD1上被供給電壓VBC而發(fā)生的貫通電流而設(shè)置。
還有，單位分頻電路FD1用電壓VBC來工作，因此其輸出信號BC1的H電平成為電壓VBC。該電壓電平被輸入以電壓VDD工作的單位分頻電路FD2，但這時無貫通電流流過而不產(chǎn)生問題。
<A-4.電平移位器60的結(jié)構(gòu)>
圖3是表示電平移位器60的結(jié)構(gòu)的電路圖。電平移位器60由倒相器61、62及電平移位電路63構(gòu)成。
圖3中晶體管Q2、Q4、Q6、Q8為N型TFT，晶體管Q1、Q3、Q5、Q7為P型TFT。
倒相器61由晶體管Q1、Q2構(gòu)成。晶體管Q1的源極上被供給電壓VDD，漏極與晶體管Q2的漏極在節(jié)點N1上連接。晶體管Q2的源極接地。晶體管Q1、Q2的柵極與端子1及構(gòu)成電平移位電路63的晶體管Q6的柵極連接。還有端子1上被輸入信號DCLK。
倒相器61一旦被輸入L電平的信號，晶體管Q1就遷移到導(dǎo)通狀態(tài)，且晶體管Q2遷移到截止?fàn)顟B(tài)。結(jié)果，從節(jié)點N1輸出H電平(電壓VDD)的信號。
接著，若被輸入H電平的信號，則晶體管Q1遷移到截止?fàn)顟B(tài)，且晶體管Q2遷移到導(dǎo)通狀態(tài)。結(jié)果，從節(jié)點N1輸出L電平(例如0V)的信號。
如上所述，倒相器61輸出與信號DCLK反相的信號/DCLK。
電平移位電路63由晶體管Q3～Q6構(gòu)成。晶體管Q3的源極與晶體管Q5的源極及電荷泵電路70(參照圖2)的輸出端連接，被供給電壓VBC。
晶體管Q3的漏極與晶體管Q4的漏極在節(jié)點N2上連接。晶體管Q4的源極接地。晶體管Q5的漏極在節(jié)點N3上與晶體管Q6的漏極連接。晶體管Q6的源極接地。晶體管Q3的柵極與節(jié)點N3連接，晶體管Q5的柵極與節(jié)點N2連接。晶體管Q4的柵極與節(jié)點N1連接，晶體管Q6的柵極與端子1連接。
電平移位電路63在第一輸入端(晶體管Q4的柵極)上被輸入H電平的信號、且第二輸入端(晶體管Q6的柵極)上被輸入L電平的信號時，晶體管Q4遷移到導(dǎo)通狀態(tài)，晶體管Q6遷移到截止?fàn)顟B(tài)。
若晶體管Q4遷移到導(dǎo)通狀態(tài)，則節(jié)點N2經(jīng)由晶體管Q4接地并遷移到L電平。若節(jié)點N2遷移到L電平，則晶體管Q5遷移到導(dǎo)通狀態(tài)。結(jié)果，節(jié)點N3經(jīng)由晶體管Q5連接到電壓VBC，遷移到H電平。這時，節(jié)點N3的H電平成為比信號DCLK的H電平的電壓VDD高的電壓VBC。
接著，第一輸入端上被輸入L電平、第二輸入端上被輸入H電平的信號時，晶體管Q4遷移到截止?fàn)顟B(tài)，晶體管Q6遷移到導(dǎo)通狀態(tài)。當(dāng)晶體管Q6遷移到導(dǎo)通狀態(tài)時，節(jié)點N3經(jīng)由晶體管Q6接地，并遷移到L電平。節(jié)點N3一旦遷移到L電平，晶體管Q3就遷移到導(dǎo)通狀態(tài)。
結(jié)果，節(jié)點N2經(jīng)由晶體管Q3連接到電壓VBC，遷移到H電平。因而，節(jié)點N2的H電平由高于信號DCLK的H電平的電壓即電壓VBC提供。
綜上所述，電平移位電路63在彼此反相的信號輸入到第一輸入端、第二輸入端時，H電平為電壓VBC并輸出彼此反相的信號。
倒相器62由晶體管Q7、Q8構(gòu)成。晶體管Q7的源極與晶體管Q5的源極連接，被供給電壓VBC。晶體管Q7的漏極與晶體管Q8的漏極在節(jié)點N4上連接。晶體管Q8的源極接地。
晶體管Q7、Q8的柵極在電平移位電路63中的節(jié)點N3上連接。節(jié)點N4與端子3連接，從端子3輸出信號DCLKP。
倒相器62的動作與倒相器61同樣，因此省略詳細說明。
<A-4-1.電平移位器60的動作>
信號DCLK從端子1輸入到倒相器61時，倒相器61將反相信號/DCLK輸出到電平移位器電路63的第一輸入端。電平移位電路63的第二輸入端上被輸入信號DCLK。
電平移位電路63在第一輸入端上被輸入反相信號/DCLK、第二輸入端上被輸入信號DCLK時，H電平為電壓VBC且從節(jié)點N2、N3輸出彼此反相的信號。
節(jié)點N3向倒相器62輸出與/DCLK同相的信號/DCLKP。倒相器62將反相信號/DCLKP反相后，輸出信號DCLKP。
這里，電平移位電路63通常不能增大驅(qū)動能力，因此倒相器62作為電平移位電路63的緩沖器起作用。能夠?qū)㈦娖揭莆浑娐?3的驅(qū)動能力相對負載增大時，就不需要倒相器62。相反，負載較大時，需要增大緩沖器的級數(shù)。
<A-5.電荷泵電路70的結(jié)構(gòu)>
圖4是表示電荷泵電路70的結(jié)構(gòu)的電路圖。電荷泵電路有各種電路，圖4對應(yīng)于升壓生成型的電荷泵電路。
電荷泵電路70在端子41上被供給電壓VDD時，將電壓VDD升壓并從端子42輸出電壓VBC。
電荷泵電路70由N型TFT的晶體管Q9、P型TFT的晶體管Q10及電容Cp、輸出電容COUT構(gòu)成。
晶體管Q9(第一晶體管)的漏極(一方端子)與端子41連接，被輸入VDD(輸入電壓)。晶體管Q9的源極(另一方端子)在節(jié)點N5上與晶體管Q10(第二晶體管)的源極(一方端子)連接。還有，在節(jié)點N5上接有電容Cp(第一電容元件)的一端。晶體管Q10的漏極(另一方端子)與輸出電容COUT(第二電容元件)的一端連接。輸出電容COUT的另一端接地。
晶體管Q9的柵極上被輸入信號P1。然后電容Cp的另一端上被輸入信號P2。晶體管Q10的柵極上被輸入信號P3。
還有，信號P1～P3利用信號DCLK來生成。
<A-5-1.電荷泵電路70的動作>
接著參照圖5，就電荷泵電路70的動作進行說明。圖5是說明電荷泵電路70的動作的波形圖。
在初始狀態(tài)下，被輸入信號P1為L電平(VDD)、信號P2為L電平(VSS例如0V)、信號P3為H電平(2·VDD)等信號。
接著，當(dāng)信號P2為L電平時，若信號P1遷移到H電平(2·VDD)，則晶體管Q9遷移到導(dǎo)通狀態(tài)，電容Cp充電至VDD。結(jié)果，節(jié)點N5的電壓電平成為VDD。
這里，晶體管Q9的源極電壓成為VDD，因此使晶體管Q9在無閾值電壓損耗的非飽和區(qū)域上成為導(dǎo)通狀態(tài)，信號P1上需要2·VDD的電壓。
另外，信號P3為H電平(2·VDD)，因此柵極/源極間電壓成為VDD，晶體管Q10成為截止?fàn)顟B(tài)。
若信號P1再次成為L電平，則晶體管Q9成為截止?fàn)顟B(tài)。還有，晶體管Q9在成為截止?fàn)顟B(tài)之后經(jīng)過時間dt1后，信號P2成為H電平(VDD)。電容Cp充電至VDD，因此節(jié)點N5的電平成為2·VDD。
這里，在經(jīng)過時間dt1前，信號P2成為H電平時，因晶體管Q9處于導(dǎo)通狀態(tài)而從節(jié)點N5向端子41有電流流過，節(jié)點N5的電壓電平不會成為2·VDD。因此在經(jīng)過時間dt1后，有必要將信號P2設(shè)為H電平。
然后，在信號P2成為H電平之后經(jīng)過時間dt2后，信號P3成為L電平(VDD)。信號P3一旦成為L電平，晶體管Q10的柵極/源極間電壓成為-VDD，晶體管Q10遷移到導(dǎo)通狀態(tài)。
然后，電流從節(jié)點N5流入輸出電容COUT，將輸出電容COUT充電。結(jié)果，端子42的電壓電平上升一定值(節(jié)點N5的電壓電平降低)。
這里，在經(jīng)過時間dt2前，信號P3成為L電平時，在晶體管Q10的柵極/源極間電壓成為-VDD之前，晶體管Q10成為導(dǎo)通狀態(tài)。因此，將輸出電容COUT充電的速度變慢、充電效率降低。
接著信號P3成為H電平時，晶體管Q10成為截止?fàn)顟B(tài)。還有，在晶體管Q10成為截止?fàn)顟B(tài)后，經(jīng)過時間dt3后，信號P2成為L電平(0V)。若信號P2成為L電平，則節(jié)點N5的電壓電平也同時降低。
這里，在經(jīng)過時刻dt3前，信號P2成為L電平時，節(jié)點N5的電壓電平降低，低于輸出側(cè)的電壓電平。由于晶體管Q10處于導(dǎo)通狀態(tài)，電流從輸出側(cè)逆流到節(jié)點N5側(cè)，輸出電平降低。即，充電效率降低。
在信號P2成為L電平到經(jīng)過時刻dt4后，信號P1由L電平遷移到H電平。這樣，晶體管Q9就遷移到導(dǎo)通狀態(tài)，再將電容Cp充電至電壓VDD，節(jié)點N5的電壓電平成為VDD。
這里，在經(jīng)過時間dt4前，信號P1成為H電平時，在晶體管Q9的柵極/源極間電壓成為VDD前，電容Cp的充電開始。因此，充電速度變慢、充電效率降低。
若重復(fù)以上的動作，則在負載電流為0的無負載狀態(tài)下輸出電壓VBC上升至2·VDD。當(dāng)有負載電流流過時，產(chǎn)生與負載電流相當(dāng)?shù)碾妷航怠?br> <A-6.單位分頻電路的結(jié)構(gòu)>
接著參照圖6，就單位分頻電路的結(jié)構(gòu)進行說明。圖6是表示單位分頻電路的結(jié)構(gòu)的電路圖。
單位分頻電路上被輸入信號BCk-1，且輸出信號BCk。還有，信號BCk為信號BCk-1的1/2的頻率。
這里，圖6示出一般的電路。例如與圖2所示的單位分頻電路FD1對應(yīng)時，信號BCk-1與信號DCLKP對應(yīng)，信號BCk與信號BC1對應(yīng)，電壓VDD與電壓VBC對應(yīng)。
另外，圖6中晶體管TP1～TP12為P型TFT，晶體管TN1～TN12為N型TFT(N型晶體管)。
圖6的電路由4個普通的倒相器IV1～IV4和4個時鐘倒相器CIV1～CIV4構(gòu)成。
倒相器IV1由其源極連接到被供給電壓VDD的電壓線V的晶體管TP1和其漏極在節(jié)點N20與晶體管TP1的漏極連接的晶體管TN1構(gòu)成。晶體管TN1的源極接地。還有，晶體管TP1、TN1的柵極上被輸入輸入信號BCk-1。
倒相器IV2由其源極連接到電壓線V的晶體管TP2和其漏極在節(jié)點N21上與晶體管TP2的漏極連接的晶體管TN2構(gòu)成。晶體管TN2的源極接地。
倒相器IV3由其源極連接到電壓線V的晶體管TP7和其漏極在節(jié)點N27上與晶體管TP7的漏極連接的晶體管TN7構(gòu)成。晶體管TN7的源極接地。
倒相器IV4由其源極連接到電壓線V的晶體管TP12和其漏極在節(jié)點N28上與晶體管TP12的漏極連接的晶體管TN12構(gòu)成。晶體管TN12的源極接地。
時鐘倒相器CIV1由晶體管TP3、TP4及晶體管TN3、TN4構(gòu)成。晶體管TP4的源極與電壓線V連接，漏極與晶體管TP3的源極連接。晶體管TP3的漏極在節(jié)點N23上與晶體管TN4的漏極連接。晶體管TN4的源極與晶體管TN3的漏極連接。晶體管TN3的源極接地。
時鐘倒相器CIV2由晶體管TP5、TP6及晶體管TN5、TN6構(gòu)成。晶體管TP6的源極與電壓線V連接，漏極與晶體管TP5的源極連接。晶體管TP5的漏極在節(jié)點N26上與晶體管TN6的漏極連接。晶體管TN6的源極與晶體管TN5的漏極連接。晶體管TN5的源極接地。
時鐘倒相器CIV3由晶體管TP8、TP9及晶體管TN8、TN9構(gòu)成。晶體管TP9的源極與電壓線V連接，漏極與晶體管TP8的源極連接。晶體管TP8的漏極在節(jié)點N25上與晶體管TN9的漏極連接。晶體管TN9的源極與晶體管TN8的漏極連接。晶體管TN8的源極接地。
時鐘倒相器CIV4由晶體管TP10、TP11及晶體管TN10、TN11構(gòu)成。晶體管TP11的源極與電壓線V連接，漏極與晶體管TP10的源極連接。晶體管TP10的漏極在節(jié)點N29與晶體管TN11的漏極連接。晶體管TN11的源極與晶體管TN10的漏極連接。晶體管TN10的源極接地。
晶體管TP2、TN2的柵極形成倒相器IV2的輸入端。然后，倒相器IV2的輸入端與構(gòu)成時鐘倒相器CIV1的晶體管TP4的柵極、構(gòu)成時鐘倒相器CIV2的晶體管TN6的柵極、構(gòu)成時鐘倒相器CIV3的晶體管TN8的柵極以及形成時鐘倒相器CIV4的晶體管TP10的柵極連接。
倒相器IV1的輸出端(節(jié)點N20)與倒相器IV2的輸入端連接。
倒相器IV2的輸出端(節(jié)點N21)與構(gòu)成時鐘倒相器CIV1的晶體管TN3的柵極、構(gòu)成時鐘倒相器CIV2的晶體管TP5的柵極、構(gòu)成時鐘倒相器CIV3的晶體管TP9的柵極以及構(gòu)成時鐘倒相器CIV4的晶體管TN11的柵極連接。
倒相器IV3的輸出端(節(jié)點N27)與時鐘倒相器CIV2的輸入端(晶體管TP6的柵極及晶體管TN5的柵極)以及時鐘倒相器CIV3的輸入端(晶體管TP8的柵極以及晶體管TN9的柵極)連接。
倒相器IV4的輸出端(節(jié)點N28)與時鐘倒相器CIV4的輸入端(晶體管TP11、TN10的柵極)連接，將輸出信號BCk輸出。
構(gòu)成時鐘倒相器CIV1的晶體管TP3及晶體管TN4的柵極與倒相器IV4的輸入端(晶體管TP12的柵極及晶體管TN12的柵極)連接。
時鐘倒相器CIV2的輸出端(節(jié)點N26)與時鐘倒相器CIV1的輸出端(節(jié)點N23)連接。時鐘倒相器CIV2的輸出端還與倒相器IV3的輸入端(晶體管TP7的柵極和晶體管TN7的柵極)連接。
時鐘倒相器CIV3的輸出端(節(jié)點N25)與時鐘倒相器CIV4的輸出端(節(jié)點N29)連接，并與倒相器IV4的輸入端(晶體管TP12、TN12的柵極)連接。
<A-6-1.單位分頻電路的動作>
接著，參照圖7，就單位分頻電路的動作進行說明。圖7是說明單位分頻電路的動作的波形圖。
這里，信號bc與倒相器IV2的輸出信號(節(jié)點N21的電壓電平)對應(yīng)，信號/bc與倒相器IV1的輸出信號(節(jié)點N20的電壓電平)對應(yīng)。
首先，節(jié)點N23和節(jié)點N25的電壓電平由復(fù)位電路(未圖示)設(shè)定為電壓VDD。就是說，信號BCk-1、BCk在初始狀態(tài)下設(shè)定為L電平。結(jié)果，bc、/bc分別成為L電平、H電平，因此時鐘倒相器CIV1成為去激活狀態(tài)。
接著在時刻t1，當(dāng)信號BCk-1成為H電平時，信號bc、信號/bc分別成為H電平、L電平。然后，時鐘倒相器CIV1被激活。節(jié)點N25設(shè)定為H電平，因此節(jié)點N23成為L電平。因而，與倒相器IV3的輸出端(節(jié)點N27)連接的節(jié)點N24成為H電平。
接著在時刻t2，信號BCk-1成為L電平時，信號bc、信號/bc分別成為L電平、H電平，時鐘倒相器CIV1被去激活，同時時鐘倒相器CIV2被激活。結(jié)果，節(jié)點N23、N24的電平不變，由時鐘倒相器CIV2和倒相器IV3構(gòu)成的觸發(fā)電路保持。同時時鐘倒相器CIV3被激活、節(jié)點N25成為L電平。然后，信號BCk成為H電平。
接著在時刻t3，信號BCk-1再次成為H電平時，信號bc、信號/bc分別成為H電平、L電平，時鐘倒相器CIV1被激活。節(jié)點N25成為L電平，因此節(jié)點N23成為H電平、節(jié)點N24成為L電平。同時，時鐘倒相器CIV3被去激活，時鐘倒相器CIV4被激活。結(jié)果，節(jié)點N25中信號BCk的電平不變，由時鐘倒相器CIV4和倒相器IV4構(gòu)成的觸發(fā)電路保持。
接著在時刻t4，信號BCk-1再次成為L電平時，信號bc、信號/bc分別成為L電平、H電平，時鐘倒相器CIV1被去激活，同時時鐘倒相器CIV2被激活。結(jié)果，節(jié)點N23、N24的電壓電平不變，由時鐘倒相器CIV2和倒相器IV3構(gòu)成的觸發(fā)電路保持。同時，時鐘倒相器CIV3被激活，節(jié)點N25成為H電平、信號BCk成為L電平。
通過以上的動作，如圖7所示，可知信號BCk被分頻為信號BCk-1的1/2頻率。
參照圖2、圖3、圖6，電壓(升壓電壓)VBC只與倒相器4級、時鐘倒相器4級、電平移位器1級連接，作為電壓VBC的負載來說較小。
因而，在工作時VBC和VSS間流過的電源電流較少，即便電荷泵電路70的效率較差，也能將預(yù)定電壓供給電平移位器60及單位分頻電路。
<B.顯示裝置100的動作>
接著參照圖1、圖2，就本實施例的顯示裝置100的動作進行說明。
若信號DCLK輸入到電源電路30的分頻電路50，則電荷泵電路70(參照圖2)利用信號DCLK生成電壓VBC，向單位分頻電路FD1及電平移位器60供給電壓VBC。信號DCLK還輸入到電平移位器60，電平移位器60將信號DCLK的H電平變換成電壓VBC的信號DCLKP輸出到單位分頻電路FD1。
單位分頻電路FD1將信號DCLKP分頻為1/2頻率的信號BC1輸出到單位分頻電路FD2。單位分頻電路FD2接受信號BC1，并輸出將信號BC1分頻為1/2頻率的信號BC2。最終，從最終級的單位分頻電路FDn中由端子2向電荷泵電路40(參照圖1)輸出將信號BC1分頻為1/2n的信號BCn。
電荷泵電路40接受信號BCn并生成電壓VDDH、VSSL，輸出給驅(qū)動電路20。
驅(qū)動電路20生成用以驅(qū)動像素10的各種信號并加以輸出。然后像素10根據(jù)來自驅(qū)動電路20的信號來驅(qū)動。
<C.效果>
本實施例的顯示裝置中，構(gòu)成分頻電路50的單位分頻電路FD1到FDn之中，對初級的單位分頻電路FD1上供給高于電壓VDD的電壓VBC。
結(jié)果，提高了構(gòu)成初級的單位分頻電路FD1的TFT的電流驅(qū)動能力。初級的單位分頻電路FD1上被輸入頻率最高的信號DCLKP，但由于單位分頻電路FD1的電流驅(qū)動能力提高，能夠增大工作容限。
提高初級的單位分頻電路的電流驅(qū)動能力的結(jié)果，能夠提高分頻電路50及包含該分頻電路50的電源電路30、顯示裝置100的工作容限。
這里，本實施例構(gòu)成為僅對單位分頻電路FD1供給電壓VBC，但也可向單位分頻電路FD1以外的其它單位分頻電路供給。當(dāng)信號DCLKP的頻率較高時，可能使單位分頻電路FD2的工作容限變窄，但如果也向單位分頻電路FD2供給電壓VBC，就能擴大工作容限。
還有，像素10可為液晶元件，也可為有機EL等的電致發(fā)光元件。
<D.變形例>
在分頻電路50的電路80中，電平移位器60并非必需的。只要升壓電壓VBC、升壓電壓VDD、P型TFT的閾值電壓VTP的關(guān)系為VBC-VDD＜|VTP|，單位分頻電路FD1中就無貫通電流流過。
因此，如圖8所示，能夠省略電平移位器60。結(jié)果，能夠簡化分頻電路50的電路結(jié)構(gòu)。
<實施例2>
<A.電荷泵電路70的結(jié)構(gòu)>
圖9是表示本實施例的電荷泵電路70的結(jié)構(gòu)的電路圖。與實施例1相同的結(jié)構(gòu)上采用同一符號并省略重復(fù)的說明。
節(jié)點N7的電壓電平與圖4所示的信號P1的電壓電平對應(yīng)，節(jié)點N8的電壓電平與信號P3的電壓電平對應(yīng)。另外，信號P2根據(jù)點時鐘信號DCLK來提供。
圖9所示的電荷泵電路70中，用倒相器73將信號DCLK反相而生成反相信號/DCLK，由反相信號/DCLK生成信號P1、P3。
另外，圖9所示的結(jié)構(gòu)中，晶體管Q9、Q12、Q13為N型TFT，晶體管Q10、Q11、Q14為P型TFT。
晶體管Q10(第二晶體管)的漏極(另一方端子)與輸出端子42以及輸出電容COUT(第二電容元件)的一端連接。輸出電容COUT的另一端接地。從輸出端子42輸出升壓電壓VBC。
晶體管Q10的源極(一方端子)在節(jié)點N5上與晶體管Q9(第一晶體管)的源極(另一方端子)連接。晶體管Q9的漏極(一方端子)與輸入端子41連接。節(jié)點N5上連接電容Cp(第一電容元件)的一端。電容Cp的另一端上被輸入信號P2。
晶體管Q10的柵極(控制端子)/漏極間，插入了晶體管Q14(第四晶體管)。就是說，晶體管Q14的漏極(一方端子)在節(jié)點A2上與晶體管Q10的漏極連接。然后，晶體管Q14的源極(另一方端子)與晶體管Q10的柵極在節(jié)點N8上連接。
晶體管Q9的柵極(控制端子)/漏極間，插入了晶體管Q13(第三晶體管)。晶體管Q13的漏極(一方端子)在節(jié)點A1上與晶體管Q9的漏極連接。然后，晶體管Q13的源極(另一方端子)與晶體管Q9的柵極在節(jié)點N7上連接。
晶體管Q13、Q14的柵極在節(jié)點A3上與電容Cp的一端連接。電容Cp的另一端與端子72連接，被輸入信號DCLK。
晶體管Q10的柵極與電容C3(第四電容元件)的一端連接。另外晶體管Q9的柵極與電容C1(第三電容元件)的一端連接。電容C1的另一端在節(jié)點A4上與電容C3的另一端連接。
晶體管Q11的源極上被供給電壓VDD。晶體管Q11的漏極在節(jié)點N6上與晶體管Q12的漏極連接。晶體管Q12的源極接地。節(jié)點N6與節(jié)點A4連接。
晶體管Q11、Q12的柵極在節(jié)點A5連接，節(jié)點A5與輸入端子71連接。晶體管Q11、Q12構(gòu)成倒相器73。還有，端子71、72上被輸入信號DCLK。就是說，端子71、72與端子1(參照圖2)連接。
<B.電荷泵電路70的動作>
圖10是說明本實施例的電荷泵電路70的動作的波形圖。
接通電壓VDD后，通過數(shù)周期輸入點時鐘信號DCLK，信號P1(節(jié)點N7)的電壓電平充電至VDD。在這種狀態(tài)下，若/DCLK成為H電平(VDD)，則因電容元件C1的耦合而供P1的電壓電平成為2·VDD。
若晶體管Q9遷移到導(dǎo)通狀態(tài)，則電流從端子41流入電容Cp，將電容Cp充電。這時，信號P2(DCLK)為L電平，電容Cp充電至VDD，節(jié)點N5的電壓電平成為VDD。
接著信號P2成為H電平時，節(jié)點N5的電壓電平因電容耦合而成為2·VDD。
但是，這時因反相信號/DCLK成為L電平，信號P1的電平處于降低到VDD的過程。因此，晶體管Q9并非完全截止。結(jié)果，電流從節(jié)點N5經(jīng)由晶體管Q9而逆流，使充電效率降低。
同時，由于反相信號/DCLK成為L電平，因此通過電容C3的耦合，信號P3(節(jié)點N8)的電壓電平從輸出電壓VBC僅降低反相信號/DCLK的振幅量的VDD。結(jié)果，晶體管Q10遷移到導(dǎo)通狀態(tài)。然后，電流從節(jié)點N5經(jīng)由晶體管Q10流過，輸出電容COUT被充電至預(yù)定值。
信號P2成為L電平而節(jié)點N5的電壓電平降低的同時，晶體管Q14成為導(dǎo)通狀態(tài)，信號P3的電壓電平成為VBC。然后晶體管Q10成為截止，但其過程中電流從端子42逆流到節(jié)點N5，從而使充電效率降低。
通過重復(fù)以上的動作，輸出電壓VBC上升至比VDD更高的電壓電平。
<C.電荷泵電路70的效果>
實施例1的電荷泵電路70(參照圖4)必須控制使從H電平為VDD的信號DCLK生成H電平為2·VDD的信號P1、P3，而且設(shè)有時間dt1～dt4的間隔(參照圖5)。
另一方面，本實施例的電荷泵電路70僅將信號DCLK作為輸入，且無需設(shè)置時間間隔。因此，能夠容易制造本實施例的分頻電路。
<實施例3>
<A.分頻電路50的結(jié)構(gòu)>
圖11是表示本實施例的分頻電路50的結(jié)構(gòu)的框圖。在與實施例1相同的結(jié)構(gòu)上采用同一符號，省略重復(fù)的說明。
本實施例的分頻電路50中對實施例1的分頻電路50(參照圖2)還設(shè)置了單位分頻電路FD1P(第二單位分頻電路)、電平移位器60P(第二電平移位器)。這里，單位分頻電路FD1P、電平移位器60P的結(jié)構(gòu)與單位分頻電路FD1(第一單位分頻電路)、電平移位器60相同。
單位分頻電路FD2的輸入端與OR電路51的輸出端連接。OR電路51的一方輸入端與AND電路52的輸出端連接。OR電路51的另一方輸入端與AND電路53的輸出端連接。AND電路52的一方輸入端上被輸入信號/SEL，另一方輸入端與單位分頻電路FD1的輸出端連接。
單位分頻電路FD1的輸入端與電平移位器60的輸出端連接。電平移位器60的輸入端與輸入端子1連接。
另外電平移位器60、單位分頻電路FD1與電荷泵電路70的輸出端連接，被供給升壓電壓VBC(升壓電壓)。電平移位器60上還被供給電壓VDD。
電荷泵電路70經(jīng)由開關(guān)SW1連接到電壓VDD。開關(guān)SW1用信號/SEL進行導(dǎo)通/截止控制。另外，電荷泵電路70的輸入端與端子1連接。
AND電路53的一方輸入端上被輸入信號SEL。AND電路53的另一方輸入端與單位分頻電路FD1P的輸出端連接。單位分頻電路FD1P的輸入端與電平移位器60P的輸出端連接。電平移位器60P的輸入端與端子1連接。
還有，單位分頻電路FD1P、電平移位器60P經(jīng)由開關(guān)SW2被供給電壓VDDH(電荷泵電路40的輸出電壓(參照圖1)第二升壓電壓)。開關(guān)SW2的導(dǎo)通/截止是用信號SEL來進行控制。
<B.分頻電路50的動作>
圖12是說明本實施例的分頻電路50的動作的波形圖。本實施例的分頻電路50中用開關(guān)SW1、SW2進行單位分頻電路FD1、單位分頻電路FD1P的動作切換，通過AND電路52、53及OR電路51進行輸出的切換。
首先將信號SEL設(shè)為L電平、信號/SEL設(shè)為H電平。開關(guān)SW1導(dǎo)通而向電荷泵電路70供給電壓VDD，電平移位器60、單位分頻電路FD1動作。
另一方面，開關(guān)SW2截止，VDDH不會供給電平移位器60P、單位分頻電路FD1P而不動作。
然后，隨著信號SEL成為L電平、信號/SEL成為H電平，單位分頻電路FD1的輸出經(jīng)由AND電路52、53、OR電路51輸入到單位分頻電路FD2。
這樣，用電壓VBC驅(qū)動單位分頻電路FD1。將來自分頻電路50的信號BCn輸出給電荷泵電路40(參照圖1)。然后電荷泵電路40生成電壓VDDH。
若電壓VDDH成為預(yù)定電平(圖12的虛線表示的時刻)，則信號SEL成為H電平、信號/SEL成為L電平。這樣，開關(guān)SW1截止，電荷泵電路70從電壓VDD斷開，電平移位器60、單位分頻電路FD1停止其動作。另一方面，開關(guān)SW2導(dǎo)通，電平移位器60P、單位分頻電路FD1P上被供給VDDH，開始動作。
然后，隨著信號SEL成為H電平、信號/SEL成為L電平，單位分頻電路FD1P的輸出經(jīng)由AND電路52、53、OR電路51輸入到單位分頻電路FD2。這里，可以不要開關(guān)SW2，也可以使開關(guān)SW2的部分常時連接。
<C.分頻電路50的效果>
本實施例的分頻電路50中，效率較差的電荷泵電路70僅在電源電路30上升時使用，若電源電路30的輸出即電荷泵電路40的輸出電壓VDDH成為預(yù)定電平以上，則用電壓VDDH來驅(qū)動單位分頻電路FD1P。
即，根據(jù)電壓VDDH是否大于預(yù)定電平(預(yù)定值)，切換被供給升壓電壓VBC的單位分頻電路FD1與被供給電壓VDDH的單位分頻電路FD1P。
結(jié)果，通過采用本實施例的分頻電路50，能夠提高電源電路30整體效率。
本實施例中，分頻電路50中，僅在初級上準備單位分頻電路FD1和單位分頻電路FD1P，但可不必僅為初級。例如可準備從初級到3級為止級聯(lián)的2個單位分頻電路，它們根據(jù)電壓VDDH是否大于預(yù)定電平來進行切換。
還有，如實施例1中的說明，只要VDDH-VDD＜|VTP|，單位分頻電路FD1P上就無貫通電流流過，因此能夠省略電平移位器60。
<實施例4>
<A.分頻電路50的結(jié)構(gòu)>
圖13是表示本實施例的分頻電路50的結(jié)構(gòu)的框圖。圖13中與圖11相同的結(jié)構(gòu)上采用同一符號，省略重復(fù)的說明。
本實施例的分頻電路50與圖11的分頻電路50相比，省略了電平移位器60P、單位分頻電路FD1P。
還有，單位分頻電路FD1及電平移位器60經(jīng)由開關(guān)SW3與電荷泵電路70的輸出端或與電壓VDDH連接。
<B.分頻電路50的動作>
開關(guān)SW3用信號SEL、/SEL來控制，當(dāng)信號SEL為H電平、信號/SEL為L電平時，將電壓VDDH供給電平移位器60及單位分頻電路FD1。
另一方面，當(dāng)信號/SEL為H電平、信號SEL為L電平時，將來自電荷泵電路70的電壓VBC供給電平移位器60及單位分頻電路FD1。
<C.分頻電路50的效果>
本實施例中，效率較差的電荷泵電路70僅在電源電路30上升時使用。結(jié)果，能夠提高電源電路30整體效率。
另外，能夠省略電平移位器電路60P、單位分頻電路FD1P，因此能夠簡化電路結(jié)構(gòu)。
<實施例5>
圖14是表示本實施例的分頻電路50的結(jié)構(gòu)的框圖。本實施的分頻電路50中，取代實施例3的分頻電路50(參照圖1)的電荷泵電路70，采用升壓發(fā)生電路90。
其它結(jié)構(gòu)與實施例3相同，對相同結(jié)構(gòu)采用同一符號，并省略重復(fù)的說明。
<A.升壓發(fā)生電路90的結(jié)構(gòu)>
圖15是表示升壓發(fā)生電路90的結(jié)構(gòu)的電路圖。圖15中晶體管Q15為N型晶體管，晶體管Q16、Q17為P型晶體管。
晶體管Q17(第一晶體管)的源極(一方端子)上被供給電壓VDD。晶體管Q17的漏極(另一方端子)與端子42及電容C(電容元件)的一端連接。電容C的另一端與倒相器91的輸入端連接。
晶體管Q17的柵極(控制端子)在節(jié)點D2上與晶體管Q15(第二晶體管)的漏極(一方端子)連接。晶體管Q15的源極(另一方端子)接地。倒相器91的輸入端與端子41連接。晶體管Q15的柵極與倒相器91的輸出端連接。倒相器91上被供給電壓VDD。
晶體管Q17的柵極/漏極間插入了晶體管Q16(第三晶體管)。晶體管Q16的漏極(一方端子)在節(jié)點D2上與晶體管Q17的柵極連接。晶體管Q16的源極(另一方端子)與晶體管Q17的漏極連接。另外，倒相器91的輸入端上被輸入信號BS，從端子42輸出電壓VBC。
<B.升壓發(fā)生電路90的動作>
圖16是說明升壓電路90的動作的波形圖。
當(dāng)信號BS為L電平(0V)時，倒相器91的輸出(節(jié)點D1的電壓電平)成為H電平。結(jié)果，晶體管Q15遷移到導(dǎo)通狀態(tài)、晶體管Q16遷移到截止?fàn)顟B(tài)。
晶體管Q15一旦遷移到導(dǎo)通狀態(tài)，節(jié)點D2的電壓電平就成為L電平。結(jié)果，晶體管Q17成為導(dǎo)通狀態(tài)，升壓電壓VBC的大小成為VDD。同時，電流從電壓VDD經(jīng)由晶體管Q17流過，將電容C充電至VDD。
接著，使升壓電容C的值充分大于連接到端子42的負載電容，使信號BS從L電平(0V)上升為H電平(VDD)。結(jié)果，因電容耦合，升壓電壓VBC的電壓電平大致成為2·VDD。
若信號BS成為H電平，則節(jié)點D1的電壓電平成為L電平。因此晶體管Q15成為截止?fàn)顟B(tài)、晶體管Q16成為導(dǎo)通狀態(tài)。
結(jié)果，與電壓VBC的電壓電平上升大致相同的時刻，經(jīng)由晶體管Q16，節(jié)點D2的電壓電平也跟著上升，節(jié)點D2的電壓電平成為2·VDD。
因此，晶體管Q17的柵極/源極間電壓接近0，晶體管Q17成為截止?fàn)顟B(tài)。因此，隨著電壓VBC成為2·VDD，電流經(jīng)由晶體管Q17，從輸出端子42逆流，能夠防止輸出電壓VBC的電壓電平降低。
將升壓電壓VBC上升至2·VDD后，電容C起輸出電壓保持電容的作用。然后，存儲到電容C的電荷因來自輸出端子42的負載電流而慢慢降低。這時，將對負載電流的升壓電容值設(shè)定成能夠確保所要電壓VDDH生成為止的時間。
例如，設(shè)電容C的電容值CV＝1μF、負載電流IL＝100μA、升壓電壓VBC的容許電壓降＝2V，則升壓電壓VBC降低至容許值ΔV的時間t如下t＝CV·ΔVBC/IL＝1×10-6×2/100×10-6＝20(ms)。
因此，在20ms的期間通過電荷泵動作將電壓VDDH提升至預(yù)定電平即可。通常，在20ms的情況下，容易將VDDH提升至預(yù)定電平。
<C.升壓發(fā)生電路90的效果>
本實施例的分頻電路50中，取代電荷泵電路70而使用升壓發(fā)生電路90。升壓發(fā)生電路90只要上述那樣在一定期間生成電壓，就能以高功率利用率地應(yīng)用。結(jié)果，能夠?qū)崿F(xiàn)功率利用率高的分頻電路。
<升壓發(fā)生電路90的變形例>
圖17是表示升壓發(fā)生電路90的變形例的電路圖。本變形例中，取代晶體管Q16而將電阻R(電阻元件)插入晶體管Q17的柵極/漏極間。即，電阻R的一方端子與晶體管Q17的柵極連接，電阻R的另一方端子與晶體管Q17的漏極連接。然后電阻R的電阻值選擇充分大于晶體管Q15的導(dǎo)通電阻值的值。
本變形例中，取代晶體管Q16，而使用電阻R，更加容易實現(xiàn)升壓發(fā)生電路90。
<實施例6>
<A.升壓發(fā)生電路90的結(jié)構(gòu)>
圖18是表示本實施例的升壓發(fā)生電路90的結(jié)構(gòu)的電路圖。本實施例的升壓發(fā)生電路90構(gòu)成為倒相器91的輸入端上被輸入信號BS1、電容C的另一端上被輸入信號BS2。
其它結(jié)構(gòu)與圖15所示的升壓發(fā)生電路90相同，同一結(jié)構(gòu)采用同一符號，并省略重復(fù)的說明。
<B.升壓電壓發(fā)生電路90的動作>
圖19是本實施例的升壓發(fā)生電路90上被輸入的信號BS1、BS2的波形圖。信號BS1由L電平變成H電平之后，在經(jīng)過時間td后使信號BS2由L電平變成H電平地進行控制。
首先，被輸入L電平的信號BS1時，H電平的信號經(jīng)由倒相器91輸入到晶體管Q15的柵極。然后，晶體管Q15從截止?fàn)顟B(tài)遷移到導(dǎo)通狀態(tài)。當(dāng)晶體管Q15成為導(dǎo)通狀態(tài)時，晶體管Q17的柵極經(jīng)由晶體管Q15接地，晶體管Q17從截止?fàn)顟B(tài)遷移到導(dǎo)通狀態(tài)。晶體管Q17成為導(dǎo)通狀態(tài)時，電流經(jīng)由晶體管Q17從VDD流入電容C，將電容C充電至VDD。
接著，若信號BS1從L電平遷移到H電平，L電平的信號經(jīng)由倒相器91輸入到晶體管Q15的柵極。還有，晶體管Q15從導(dǎo)通狀態(tài)成為截止?fàn)顟B(tài)。然后晶體管Q16從截止?fàn)顟B(tài)遷移到導(dǎo)通狀態(tài)。晶體管Q16一旦遷移到導(dǎo)通狀態(tài)，晶體管Q17的柵極/源極間電壓就相等，使晶體管Q17遷移到截止?fàn)顟B(tài)。
接著，信號BS1從L電平遷移到H電平后經(jīng)過時間td后，信號BS2從L電平遷移到H電平。結(jié)果，電容C充電至VDD，因此輸出其電壓電平為2·VDD的VBC。
<C.升壓發(fā)生電路90的效果>
實施例5的升壓發(fā)生電路90中，在晶體管Q16遷移到導(dǎo)通狀態(tài)之前能夠進行基于電容C的升壓。
在晶體管Q16遷移到導(dǎo)通狀態(tài)之前，晶體管Q17處于導(dǎo)通狀態(tài)。因此，從電容C經(jīng)由晶體管Q17流過升壓電流，電壓VBC的升壓上產(chǎn)生損耗。
本實施例的升壓發(fā)生電路90在晶體管Q17完全的截止?fàn)顟B(tài)之后，才將信號BS2從L電平遷移到H電平，基于電容C進行升壓。因此，能夠避免從電容C經(jīng)由晶體管Q17流過升壓電流而產(chǎn)生的電壓VBC的升壓損耗。
<D.升壓發(fā)生電路90的變形例1>
<D-1.結(jié)構(gòu)>
圖20是表示本實施例的升壓發(fā)生電路90的變形例1的電路圖。本變形例的升壓發(fā)生電路90中電容C的另一端與延遲電路DC連接。延遲電路DC的輸入端與倒相器91的輸出端在節(jié)點D1上連接。另外，晶體管Q16的柵極與延遲電路DC的輸入端連接。
延遲電路DC由奇數(shù)個(圖20的例中為3個)倒相器92～94的級聯(lián)來構(gòu)成。
<D-2.動作>
一旦輸入了L電平的信號BS，晶體管Q15就成為導(dǎo)通狀態(tài)，晶體管Q17成為導(dǎo)通狀態(tài)，將電容C充電至VDD。
然后，當(dāng)信號BS從L電平遷移到H電平時，晶體管Q15遷移到截止?fàn)顟B(tài)。另外晶體管Q16遷移到導(dǎo)通狀態(tài)。
另一方面，經(jīng)由延遲電路DC，在經(jīng)過預(yù)定時間后，H電平的信號輸入到電容C且電壓VBC上升。
<D-3.效果>
本變形例中設(shè)有延遲電路DC，因此在晶體管Q16遷移到導(dǎo)通狀態(tài)后，能夠使電容C上升。
結(jié)果，能夠避免升壓電流經(jīng)由晶體管Q17從電容C流入電壓VDD造成的升壓損耗。
本變形例中，無需準備2個信號BS1、BS2，且設(shè)置時間td地進行控制，僅用一個信號BS，能夠?qū)崿F(xiàn)無升壓損耗的升壓發(fā)生電路。
<E.升壓發(fā)生電路90的變形例2>
<E-1.結(jié)構(gòu)>
圖21是表示升壓發(fā)生電路90的變形例2的電路圖。本變形例的升壓發(fā)生電路90中電容C的另一端與延遲電路DC連接。延遲電路DC的輸入端與晶體管Q16的漏極連接。另外，晶體管Q16的柵極在節(jié)點D1上與倒相器91的輸出端連接。
延遲電路DC由偶數(shù)個(圖21的例中為2個)倒相器92、93的級聯(lián)來構(gòu)成。
<E-2.動作>
若被輸入L電平的信號BS，則晶體管Q15遷移到導(dǎo)通狀態(tài)，晶體管Q17遷移到導(dǎo)通狀態(tài)。結(jié)果，電容C充電至VDD。
若信號BS遷移到H電平，則晶體管Q15遷移到截止?fàn)顟B(tài)。然后晶體管Q16遷移到導(dǎo)通狀態(tài)。
若晶體管Q16遷移到導(dǎo)通狀態(tài)，則晶體管Q17的柵極/源極間電壓成為相等地，晶體管Q17遷移到截止?fàn)顟B(tài)。
然后，晶體管Q17一旦遷移到導(dǎo)通狀態(tài)，節(jié)點D2的電壓電平就成為H電平(VDD)。若節(jié)點D2成為H電平，則H電平的信號經(jīng)由延遲電路DC輸入到電容C。結(jié)果，電壓VBC的電壓電平上升，輸出2·VDD的電壓VBC。
<E-3.效果>
本實施例的升壓發(fā)生電路90在晶體管Q16成為導(dǎo)通狀態(tài)之后，通過延遲電路DC經(jīng)過預(yù)定時間后進行基于電容C的升壓。因此，能夠避免升壓電流經(jīng)由晶體管Q17從電容C流入VDD造成的升壓損耗。
<實施例7>
圖22是表示本實施例的分頻電路50的結(jié)構(gòu)的框圖。
本實施例的分頻電路50中，取代實施例4的分頻電路50(參照圖13)的電荷泵電路70而使用升壓發(fā)生電路90。
其它結(jié)構(gòu)與實施例4相同，省略重復(fù)的說明。
本實施例的分頻電路50中取代電荷泵電路70而使用功率利用率高的升壓發(fā)生電路90，因此與實施例4的分頻電路50相比，能夠?qū)崿F(xiàn)功率利用率高的分頻電路50。結(jié)果，能夠進一步提高電源電路30的整體效率。
權(quán)利要求
1.一種將輸入信號分頻后輸出的分頻電路，其特征在于設(shè)有級聯(lián)的多個單位分頻電路，以及至少向初級的所述單位分頻電路供給升壓電壓的升壓電路。
2.如權(quán)利要求1所述的分頻電路，其特征在于所述升壓電路中設(shè)有設(shè)有被輸入輸入電壓的一方端子的第一晶體管；其一端與所述第一晶體管的另一方端子連接的第一電容元件；其一方端子與所述第一電容元件的一端連接的第二晶體管；以及其一端與所述第二晶體管的另一方端子連接的第二電容元件。
3.如權(quán)利要求2所述的分頻電路，其特征在于所述升壓電路中還設(shè)有其一方端子與所述第一晶體管的所述一方端子連接，另一方端子與所述第一晶體管的控制端子連接，且控制端子與所述第一電容元件的所述一端連接的第三晶體管；其一方端子與所述第二晶體管的所述另一方端子連接，另一方端子與所述第二晶體管的控制端子連接，且控制端子與所述第一電容元件的所述一端連接的第四晶體管；其一端與所述第一晶體管的所述控制端子連接的第三電容元件；其一端與所述第二晶體管的所述控制端子連接的第四電容元件。
4.如權(quán)利要求1所述的分頻電路，其特征在于所述升壓電路中設(shè)有設(shè)有被輸入輸入電壓的一方端子的第一晶體管；其一端與所述第一晶體管的另一方端子連接的電容元件；其一方端子與所述第一晶體管的控制端子連接的第二晶體管；以及其一方端子與所述第一晶體管的所述控制端子連接、另一方端子與所述第一晶體管的所述另一方端子連接的第三晶體管。
5.如權(quán)利要求1所述的分頻電路，其特征在于所述升壓電路中設(shè)有設(shè)有被輸入輸入電壓的一方端子的第一晶體管；其一端與所述第一晶體管的另一方端子連接的電容元件；其一方端子與所述第一晶體管的控制端子連接的第二晶體管；以及其一方端子與所述第一晶體管的所述控制端子連接、另一方端子與所述第一晶體管的所述另一方端子連接的電阻元件。
6.如權(quán)利要求4或5所述的分頻電路，其特征在于所述升壓電路還設(shè)有與所述電容元件的另一端連接的延遲電路。
7.如權(quán)利要求1所述的分頻電路，其特征在于所述分頻電路還設(shè)有將所述輸入信號的一方電平變換成所述升壓電壓的電壓電平后輸出的電平移位器。
8.一種電源電路，其特征在于設(shè)有權(quán)利要求1所述的分頻電路；以及基于所述分頻電路的輸出而輸出第二升壓電壓的第二升壓電路，在至少所述初級的所述單位分頻電路中，所述第二升壓電壓大于預(yù)定值時，取代所述升壓電壓而提供所述第二升壓電壓。
9.如權(quán)利要求8所述的電源電路，其特征在于所述至少初級的單位分頻電路中設(shè)有被供給所述升壓電壓的至少初級的第一單位分頻電路；以及被供給所述第二升壓電壓的至少初級的第二單位分頻電路，根據(jù)所述第二升壓電壓是否大于所述預(yù)定值來切換所述至少初級的第一單位分頻電路和所述至少初級的第二單位分頻電路。
10.如權(quán)利要求9所述的電源電路，其特征在于所述分頻電路還設(shè)有將所述輸入信號的一方電平變換到所述第二升壓電壓的電平后輸出到所述第二單位分頻電路的第二電平移位器。
11.一種顯示裝置，其特征在于設(shè)有顯示元件；驅(qū)動所述顯示元件的驅(qū)動電路；向所述驅(qū)動電路供給所述第二升壓電壓的權(quán)利要求8所述的電源電路。
12.如權(quán)利要求11所述的顯示裝置，其特征在于所述顯示元件為液晶元件。
13.如權(quán)利要求11所述的顯示裝置，其特征在于所述顯示元件為電致發(fā)光元件。
全文摘要
本發(fā)明對采用低溫多晶硅工藝的驅(qū)動電路一體型顯示裝置，提供工作容限大的分頻電路。構(gòu)成分頻電路(50)的級聯(lián)的單位分頻電路FD1～FDn之中，對初級單位分頻電路(FD1)附加電平移位器(60)和電荷泵電路(70)。電荷泵電路(70)基于點時鐘信號(信號DCLK)將輸入電壓升壓并生成升壓電壓，并向初級單位分頻電路(FD1)供給，初級單位分頻電路(FD1)用升壓電壓來驅(qū)動，因此提高了電流驅(qū)動能力。通過提高被輸入頻率較大的點時鐘信號的初級單位分頻電路(FD1)的驅(qū)動能力，能夠增大分頻電路(50)的工作容限。
文檔編號G02F1/133GK1835365SQ200610058828
公開日2006年9月20日 申請日期2006年3月1日 優(yōu)先權(quán)日2005年3月16日
發(fā)明者飛田洋一, 森成一郎, 村井博之 申請人:三菱電機株式會社