專利名稱：液晶顯示器結構的制作方法
技術領域：
本發(fā)明涉及一種液晶顯示器，尤其涉及一種能夠提高液晶顯示器 廣視角質(zhì)量的液晶顯示器的像素單元。
背景技術：
液晶顯示器已被廣泛的使用在各種電子產(chǎn)品中，例如計算機屏幕或電視中。為了提供廣視角，富士通(Fujitsu)公司于1997年提出一 種像素分割垂直配向(Multi-Domain Vertical Alignment, MVA)技術。 MVA技術可以獲得160度的視角，而且，也可提供高對比及快速響應 的優(yōu)秀表現(xiàn)。然而，MVA技術有一個極大的缺點，即是當斜視時對 人的皮膚顏色，尤其是亞洲人皮膚顏色，會產(chǎn)生色偏(colorshift)。圖1示出了使用MVA技術的液晶分子的灰階電壓與透射率的關 系圖，其中橫軸表示液晶分子的灰階電壓，單位為伏特(V)，以及 縱軸表示透射率(tmnsmittance)。當人眼正視此液晶顯示器時，其透 射率與電壓的關系曲線是以虛線101表示，當所施加的灰階電壓增加 時，其透射率隨之改變。而當人眼以一個傾斜角度斜視此液晶顯示器 時，其透射率與電壓的關系曲線是以虛線102表示，雖然施加電壓增 加其透射率亦隨之改變，但在區(qū)域100中，其透射率的變化并未隨著 施加電壓的增加而增加，此為造成色偏的主要原因。傳統(tǒng)上解決上述問題的方法，是通過在一個像素中形成兩組可產(chǎn) 生不同透射率與灰階電壓關系曲線的次像素來補償斜視時的透射率 與灰階電壓的關系曲線。參閱圖2所示，其中的虛線201為原本的透射 率與灰階電壓的關系曲線，而另一虛線202則為同一像素中的另一個 次像素所產(chǎn)生的透射率與灰階電壓的關系曲線。通過虛線201與虛線 202兩者間的光學特性的混合，可獲得一條較平滑的透射率與灰階電 壓的關系曲線，如圖2中的實線203所示。
然而，上述通過在一個像素單元中形成多個次像素來補償光學特 性的方法，在相鄰幀常會發(fā)生影像殘留的問題。這是因為每個像素具 多個次像素，而每一次像素在對應薄膜晶體管關閉的瞬間，其所儲存 的數(shù)據(jù)電壓會產(chǎn)生不同程度的電壓變化，藉以補償透射率與灰階電壓 關系曲線。但是，這種不同程度的電壓變化，會使得一個像素中各個 次像素的數(shù)據(jù)電壓在對應相同的公共電壓時，在相鄰兩幀會產(chǎn)生不同的數(shù)據(jù)電壓大小，從而造成影像殘留(image sticking)的問題。因此，如何在一個像素中產(chǎn)生兩個次像素，且不會有影像殘留的 問題，即成為追求的目標。發(fā)明內(nèi)容本發(fā)明的目的之一是提供一種薄膜晶體管液晶顯示器廣視角的 技術，擁有不同的穿透率-電位曲線，用以改善色偏現(xiàn)象。本發(fā)明的另一 目的是提供一種像素單元，其擁有至少兩種穿透率 -電位曲線而沒有影像殘留的現(xiàn)象。本發(fā)明的又一 目的是提供一種像素單元，用以在相鄰兩幀對數(shù)據(jù) 電壓提供不同的電壓變化。本發(fā)明的又一目的是提供一種液晶顯示器，其不但具有廣視角的 特性，且其工藝簡單、容易實施。根據(jù)上述的目的，本發(fā)明的一種液晶顯示器，至少包含第一襯底；多條數(shù)據(jù)線與多條掃描線，排列于所述第一襯底上，其中，所述多條數(shù)據(jù)線與掃描線相交叉并定義出多個像素，所述像素至少包含第一次像素和第二次像素，其中每一個所述像素包括第一晶體管，位 于所述第一次像素區(qū)，所述第一晶體管的柵極端耦接至所述像素所對 應的第一所述掃描線，所述第一晶體管的漏極端耦接于所述像素所對 應的第一所述數(shù)據(jù)線，所述第一晶體管的源極端耦接于第一儲存電容；以及第二晶體管，位于所述第二次像素區(qū)，所述第二晶體管的柵極端耦接至所述第一所述掃描線，所述第二晶體管的漏極端耦接于所 述第一所述數(shù)據(jù)線，所述第二晶體管的源極端耦接于第二儲存電容， 其中，所述第一儲存電容以及所述第二儲存電容至少其中之一為可變 電容，其中，所述可變電容為金屬-絕緣體-半導體電容。根據(jù)一個實施例，所述金屬-絕緣體-半導體電容至少包括第一金 屬層，絕緣層以及半導體層依序位于所述第一金屬層上，以及第二金屬層位于所述半導體層上，而所述半導體層至少包括非晶硅層和n+ 摻雜非晶硅層。根據(jù)一個實施例，所述金屬-絕緣體-半導體電容的所述第一金屬 層耦接至所述第一晶體管或所述第二晶體管的源極端，所述第二金屬 層耦接至偏壓。當所述偏壓值小于所述源極端電壓時，所述金屬-絕 緣體-半導體電容具有第一電容值，而所述偏壓值大于所述源極端電 壓時，所述金屬-絕緣體-半導體電容具有第二電容值，其中所述第一 電容值大于所述第二電容值。根據(jù)一個實施例，所述金屬-絕緣體-半導體電容的所述第一金屬 耦接至偏壓，所述第二金屬層耦接至所述第一晶體管或所述第二晶體 管的源極端。當所述偏壓值小于所述源極端電壓時，所述金屬-絕緣 體-半導體電容具有第一電容值，而所述偏壓值大于所述源極端電壓時，所述金屬-絕緣體-半導體電容具有第二電容值，其中所述第一電 容值小于所述第二電容值。根據(jù)一個實施例，還包括第二襯底，其面對所述第一襯底放置， 其中所述第二襯底上具有公共電極。其中所述公共電極與位于所述第 一次像素的像素電極形成第一液晶電容，以及所述公共電極與位于所 述第二次像素的像素電極形成第二液晶電容。根據(jù)本發(fā)明的另一實施例，本發(fā)明提供一種液晶顯示器的驅(qū)動方 法，用以驅(qū)動像素，其中所述像素包含具有第一晶體管的第一次像素 與具有第二晶體管的第二次像素，其中所述第一與第二晶體管的柵極 端分別耦接于第一掃描線，而所述第一晶體管與所述第二晶體管的漏極端耦接于第一數(shù)據(jù)線，所述方法包含提供高電位給所述第一掃描線，藉以使得所述第一數(shù)據(jù)線對所述第一次像素的像素電極與所述第二次像素的像素電極，寫入數(shù)據(jù)電壓；以及提供低電位至所述第一掃 描線，使所述第一晶體管和所述第二晶體管絕緣于所述數(shù)據(jù)線；其中， 在相鄰幀的第一幀時，當所述第一掃描線在所述高電位與低電位轉(zhuǎn)換 之后，會對所述第一次像素的像素電極與所述第二次像素的像素電極 產(chǎn)生第一電壓變化以及第二電壓變化，而在第二幀時，當所述第一掃 描線在所述高電位與低電位轉(zhuǎn)換之后，會對所述第一次像素的像素電 極與所述第二次像素的像素電極產(chǎn)生第三電壓變化以及所述第二電 壓變化。根據(jù)一個實施例，其中所述第一次像素包括金屬-絕緣體-半導體 電容，其中所述金屬-絕緣體-半導體電容至少包括第一金屬層，絕緣 層以及半導體層依序位于所述第一金屬層上，以及第二金屬層位于所 述半導體層上，其中當施加于所述第一金屬層上的電壓大于施加于所 述第二金屬層上的電壓時，所述金屬-絕緣體-半導體電容具有第一電 容值，而當施加于所述第一金屬層上的電壓小于施加于所述第二金屬 層上的電壓時，所述金屬-絕緣體-半導體電容具有第二電容值，其中 所述第一 電容值大于所述第二電容值。根據(jù)一個實施例，所述金屬-絕緣體-半導體電容的所述第一金屬 耦接至所述第一晶體管的源極端，所述第二金屬層耦接至偏壓。而所 述第一電壓變化的絕對值小于所述第二電壓變化的絕對值，而所述第 二電壓變化的絕對值小于所述第三電壓變化的絕對值。根據(jù)一個實施例，所述金屬-絕緣體-半導體電容的所述第一金屬 耦接至偏壓，所述第二金屬層耦接至所述第一晶體管的源極端。而所 述第一電壓變化的絕對值大于所述第二電壓變化的絕對值，而所述第 二電壓變化的絕對值大于所述第三電壓變化的絕對值。在另一實施例中，本發(fā)明提供一種像素結構，至少包含玻璃襯 底；兩個分離的第一金屬層位于所述玻璃襯底上，分別作為薄膜晶體 管的柵極金屬層，以及金屬-絕緣層-半導體儲存電容的下電極；絕緣 層位于所述柵極金屬層上，用以作為所述薄膜晶體管的柵極絕緣層， 以及位于所述第一金屬層上，用以作為所述金屬-絕緣層-半導體儲存 電容的絕緣層；非晶硅層以及n+摻雜非晶硅層依序且分別形成于所 述薄膜晶體管柵極絕緣層以及所述金屬-絕緣層-半導體儲存電容絕緣層的上方，其中非所述晶硅層以及所述n+慘雜非晶硅層，分別作 為所述薄膜晶體管的源極與漏極，以及所述金屬-絕緣層-半導體儲存
電容的半導體層；第二金屬層分別位于所述薄膜晶體管的源極與漏極 以及所述金屬-絕緣層-半導體儲存電容半導體層的上方，其中所述第 二金屬層、所述非晶硅層以及所述n+摻雜非晶硅層共同構成所述薄 膜晶體管的源極結構與漏極結構，而所述第二金屬層作為所述金屬-絕緣層-半導體儲存電容的上電極；以及保護層，位于所述薄膜晶體 管的源極結構、漏極結構以及所述金屬-絕緣層-半導體儲存電容的上 電極上方。根據(jù)一個實施例，所述保護層還具有第一通孔(throughhole)以 曝露出所述薄膜晶體管的源極，以及第二通孔以曝露出所述金屬-絕 緣層-半導體儲存電容的下電極。銦錫氧化物(ITO)層位于所述保護 層上表面、所述第一通孔以及所述第二通孔中，以連接所述薄膜晶體 管的源極以及所述金屬-絕緣層-半導體儲存電容的下電極。根據(jù)一個實施例，位于所述薄膜晶體管的源極與漏極以及所述金 屬-絕緣層-半導體儲存電容半導體層上方的所述第二金屬層系連接 在一起。所述保護層還具有第三通孔以曝露出所述金屬-絕緣層-半導 體儲存電容的上電極。而銦錫氧化物(ITO)層位于所述保護層上表 面和所述第三通孔中，以連接所述薄膜晶體管的源極以及所述金屬-絕緣層-半導體儲存電容的上電極。綜上所述，本發(fā)明通過將像素單元區(qū)隔成兩個次像素，而每一個 次像素中包含獨立的薄膜晶體管、液晶電容與儲存電容，且至少其中 的一個的儲存電容采用可變電容，通過可變電容的電容特性，在相鄰 兩幀時段中，可使得數(shù)據(jù)電壓產(chǎn)生不同程度的電壓變化，藉以讓變化 后的數(shù)據(jù)電壓對稱于公共電壓，而解決影像殘留的問題。


為讓本發(fā)明的上述和其它目的、特征、優(yōu)點與實施例能更明顯易 懂，附圖的詳細說明如下圖1為垂直排列向列型彩色液晶顯示器的穿透率-電壓曲線圖； 圖2為垂直排列向列型彩色液晶顯示器的包含兩組伽瑪曲線的穿透率-電壓曲線圖3為本發(fā)明第一實施例的像素單元略圖；圖4A所示為根據(jù)本發(fā)明實施例的金屬-絕緣體-半導體電容的結 構示意圖；圖4B所示為根據(jù)本發(fā)明實施例的金屬-絕緣體-半導體電容的電 容-電壓曲線圖；圖5A所示為根據(jù)本發(fā)明第一實施例的薄膜晶體管與金屬-絕緣 體-半導體儲存電容的結構示意圖；圖5B所示為根據(jù)本發(fā)明第一實施例的薄膜晶體管與金屬-絕緣 體-金屬儲存電容的結構示意圖；圖6所示為根據(jù)本發(fā)明的一個優(yōu)選實施例的用以驅(qū)動本發(fā)明像 素單元的驅(qū)動波形圖；圖7為本發(fā)明第二實施例的像素單元的略圖；圖8A所示為根據(jù)本發(fā)明第二實施例的薄膜晶體管與金屬-絕緣 體-半導體儲存電容的結構示意圖；圖8B所示為根據(jù)本發(fā)明第二實施例的薄膜晶體管與金屬-絕緣 體-金屬儲存電容的結構示意圖；以及圖9所示為根據(jù)本發(fā)明第二實施例的用以驅(qū)動本發(fā)明像素單元 的驅(qū)動波形圖。主要組件符號說明100區(qū)域101、 102、 201和202虛線203實線300和700像素單元302、 304、 702和704次像素3021、 7021、 3041和7041薄膜晶體管3022、 7022、 3042和7042像素電極3023、 7023、 3043和7043儲存電容3024、 7024、 3044和7044液晶電容3025、 7025、 3045和7045擴散電容306和706 308和708掃描線 數(shù)據(jù)線500、 510、502、 506、800和810 802和806金屬層 絕緣層玻璃襯底503和803 504和804 505和805 507和807 508和808非晶硅層 n+摻雜非晶硅層保護層銦錫氧化物(ITO)層509、 511、 512、 513、 809和811 通孔具體實施方式
在不限制本發(fā)明的精神及應用范圍之下，以下即以多個實施例， 介紹本發(fā)明的實施；本領域技術人員，在了解本發(fā)明的精神后，當可 應用本發(fā)明的液晶顯示器結構于各種不同的液晶顯示器中。第一實施例參閱圖3所示為根據(jù)本發(fā)明第一實施例的像素單元的略圖。像素 單元300包含兩個次像素302和304。其中，次像素302包含薄膜晶體管3021，其柵極連接于掃描線 306，漏極連接于數(shù)據(jù)線308，源極則連接于像素電極3022，其中像 素電極3022和偏壓Vbias構成儲存電容3023，像素電極3022和公共 電極Ve。m構成液晶電容3024。薄膜晶體管3021的源極和柵極之間則 具有擴散電容3025。而次像素304包含薄膜晶體管3041，其柵極連 接于掃描線306，漏極連接于數(shù)據(jù)線308，而源極則連接于像素電極 3042，其中像素電極3042和偏壓Vte構成儲存電容3043，像素電極 3042和公共電極Ve自構成液晶電容3044。薄膜晶體管3041的源極 和柵極間則具有擴散電容3045。在本實施例中，要特別注意的是， 儲存電容3023采用金屬-絕緣體-半導體-金屬的電容結構，即所謂MIS 的電容結構，而儲存電容3043則采用金屬-絕緣體-金屬的電容結構， 亦即傳統(tǒng)的電容結構。
參閱圖4A，其顯示了圖3的儲存電容3023的金屬-絕緣體-半導 體(MIS)結構的優(yōu)選實施示意圖。在第一金屬層401與第二金屬層 402之間，夾有絕緣層403與半導體層404。金屬-絕緣體-半導體-金 屬會構成一個電容器。它與一般電容器的區(qū)別在于電容值并不是恒定 的。其電容值與施加在第一金屬層401和第二金屬層402間的電壓差(VMl-VM2)有關，其電容電壓的關系圖如圖4B所示。其中當施加 于第一金屬層401上的電壓(VM1)大于施加于第二金屬層402上的 電壓(VM2)，即電壓差(VM1-VM2)為正值時，其電容值隨著電壓差 的增加而急劇上升。而當施加于第一金屬層401上的電壓(VM1)小 于施加于第二金屬層402上的電壓(VM2)，即電壓差(VM1-VM2)為 負值時，其電容值隨著電壓差的增加而漸趨下降。由于圖4B所示的 電容-電壓曲線并未對稱于原點，因此本發(fā)明通過在第一金屬層401 或第二金屬層402上施加偏壓V^來位移原點，使得電容-電壓曲線 可對稱于調(diào)整后的原點。在此情況下，當兩者電壓差大于一個正門限(Vth。d+)或小于一個負門限(Vth。d.)時，其電容值均會趨于一個定值。在本實施例中以<:3奶,。 代表，當兩者電壓差為正值且大于一個正門限(Vth。d+)時的電容值，并以C鄉(xiāng)3,。f代表，當兩者電壓差為負 值且小于一個負門限(Vth。d-)時的電容值。另外，誠如上述，如圖 4A的金屬-絕緣體-半導體(MIS)結構的電容， 一般稱為可變電容， 或稱電壓控制電容(voltage control capacitor, VCCAP)。本發(fā)明的像素單元300可由多種不同的像素結構加以形成，圖 5A與圖5B為多種像素結構其中之一，且并不用以限制本發(fā)明的結 構。其中圖5A所示為根據(jù)次像素302的薄膜晶體管3021與金屬-絕 緣體-半導體(MIS)儲存電容3023的結構示意圖。而圖5B所示則 為次像素304中的薄膜晶體管3041及金屬-絕緣體-金屬儲存電容 3043的結構示意圖。值得注意的是，雖然圖5A與圖5B為了說明目 的而分開展示，但均是以同一制造工藝加以完成。首先參閱圖5A，在次像素302中，公共電極Vc。m形成在玻璃襯底510上，而薄膜晶體管3021與具金屬-絕緣體-半導體結構的儲存 電容3023則共同形成在另一玻璃襯底500上。其中在玻璃襯底500 上具有金屬層502，分別作為薄膜晶體管3021的柵極金屬層，以及 儲存電容3023的第一金屬層(即圖4A中的第一金屬層401)。絕緣 層503形成在玻璃襯底500上，用以覆蓋金屬層502，其中，絕緣層 503分別作為薄膜晶體管3021的柵極絕緣層，以及儲存電容3023的 絕緣層(即圖4A中的絕緣層403)。非晶硅層504以及n+摻雜非晶 硅層505依序且分別形成于薄膜晶體管柵極絕緣層以及儲存電容絕 緣層的上方，其中，非晶硅層504以及n+摻雜非晶硅層505，分別作 為薄膜晶體管3021的主動區(qū)(或半導體層)，以及儲存電容3023的 半導體層(即圖4A中的半導體層404)。接著金屬層506形成在薄膜 晶體管3021的n+摻雜非晶硅層505上以形成源極與漏極電極，以及 儲存電容3023半導體層的上方，其中金屬層506、非晶硅層504以 及n+摻雜非晶硅層505共同構成薄膜晶體管3021的源極結構與漏極 結構，同時金屬層506亦作為儲存電容3023的第二金屬層(即圖4A 中的金屬層402)。保護層507沉積在所述玻璃襯底500之上，用以 覆蓋薄膜晶體管3021的源極結構、漏極結構以及儲存電容3023的第 二金屬層，其中，保護層507具有通孔(throughhole) 509以曝露出 薄膜晶體管3021的源極，以及通孔511和512以曝露出儲存電容3023 的第一金屬層上表面。然后作為像素電極的銦錫氧化物(ITO)層508 形成在保護層507的上表面，以連接薄膜晶體管3021的源極、儲存 電容3023的第一金屬層，作為次像素302的像素電極3022。其中薄 膜晶體管3021中的源極電極以與柵極金屬層502共同構成擴散電容 3025。而玻璃襯底510上的公共電極Ve。m與銦錫氧化物(ITO)層508 構成液晶電容3024。接著參閱圖5B，在次像素304中，公共電極V,形成在玻璃襯 底510上，而薄膜晶體管3041與具金屬-絕緣體-金屬結構的儲存電 容3043共同形成在另一玻璃襯底500上。其中，在玻璃襯底500上 具有金屬層502，分別作為薄膜晶體管3041的柵極金屬層，以及儲 存電容3043的第一電極。絕緣層503形成在玻璃襯底500上，用以 覆蓋金屬層502，其中絕緣層503分別作為薄膜晶體管3041的柵極 絕緣層，以及儲存電容3043的絕緣層。非晶硅層504以及n+摻雜非
晶硅層505依序形成在薄膜晶體管柵極絕緣層上方，作為薄膜晶體管 3041的主動區(qū)。接著金屬層506形成在薄膜晶體管3041的源極與漏 極，以及儲存電容3043絕緣層層的上方，其中，金屬層506、非晶 硅層504以及n+摻雜非晶硅層505共同構成薄膜晶體管3041的源極 結構與漏極結構，同時金屬層506亦作為儲存電容3043的第二電極。 另外，保護層507沉積在該玻璃襯底500之上，用以覆蓋薄膜晶體管 3041的源極結構、漏極結構以及儲存電容3043的第二電極，其中保 護層507具有通孔513以曝露出儲存電容3043的第二電極上表面。 然后作為像素電極的銦錫氧化物(ITO)層508形成在保護層507的 上表面，以連接儲存電容3043的第二電極。其中薄膜晶體管3041中 的源極結構以與柵極金屬層502共同構成圖3的擴散電容3045。而 玻璃襯底510上的公共電極Ve。m與銦錫氧化物(ITO)層508構成液 晶電容3044。參閱圖6所示為根據(jù)本發(fā)明一個優(yōu)選實施例用以驅(qū)動本發(fā)明像 素單元300的驅(qū)動波形圖，同時參閱第3圖。在寫入正極性數(shù)據(jù)的 奇數(shù)幀中，在時段T,開始時，掃描線306電位上升至一高電平狀態(tài) Vgh，薄膜晶體管3021以及3041被打開，數(shù)據(jù)線308上傳送的正極 性電壓數(shù)據(jù)，假設為Vp，會分別由經(jīng)由薄膜晶體管3021及3041對 液晶電容3024和3044以及儲存電容3023和3043進行充電。在時段 T,終了時，掃描線306電位下降成一低電平狀態(tài)VgL，薄膜晶體管3021 及3041被關閉。此時液晶電容3024和3044兩端的電壓是通過儲存 電容3023和3043維持住的。但是在薄膜晶體管3021及3041被關閉 的瞬間，正極性電壓數(shù)據(jù)Vp會下降一AV值，此AV值的大小與薄 膜晶體管的柵極源極間的擴散電容、液晶電容和儲存電容有關。根據(jù) 本發(fā)明的第一實施例，像素單元300包括次像素302和304，因此具 有兩AV值，AV,以及AV2，并分別使該兩次像素的像素電極具不 同的壓值Vpl和Vp2，其中AV,與薄膜晶體管3021的柵極源極間的擴 散電容3025、液晶電容3024和儲存電容3023有關，其大小如下所 述<formula>formula see original document page 17</formula>而AV2與薄膜晶體管3041的柵極源極間的擴散電容3045、液晶 電容3044和儲存電容3043有關，其大小如下所述<formula>formula see original document page 17</formula>根據(jù)本實施例，儲存電容3023是采用如圖4A所示由金屬-絕緣 體-半導體結構所形成的可變電容(或稱電壓控制電容)，因此，在寫 入正極性數(shù)據(jù)的奇數(shù)幀中，其寫入的正極性電壓數(shù)據(jù)Vp的電壓值大 于施加的偏壓值Vbias，即，施加于圖4A所示電容結構中第一金屬層 401上的電壓大于施加于第二金屬層402上的電壓，因此電壓差為正 值且大于門限電壓值(Vth。d+)。依此實施例，儲存電容3023的電容 值將為C^3,。"(如圖4B所示)，因此在寫入正極性數(shù)據(jù)的奇數(shù)幀中， 其AVi值大小如下所述在寫入負極性數(shù)據(jù)的偶數(shù)幀中，在時段T2開始時，掃描線306 電位上升至高電平狀態(tài)Vgh，薄膜晶體管3021以及3041被打開，數(shù) 據(jù)線308上傳送的負極性電壓數(shù)據(jù)，假設為-Vp，會分別由經(jīng)由薄膜 晶體管3021及3041對液晶電容3024和3044以及儲存電容3023和 3043進行充電。在時段T2終了時，掃描線306電位下降成低電平狀 態(tài)VgL，薄膜晶體管3021及3041被關閉。此時液晶電容3024和3044 兩端的電壓是通過儲存電容3023和3043維持住的。但是在薄膜晶體 管3021及3041被截止的瞬間，負極性電壓數(shù)據(jù)-Vp，會下降一AV 值。此AV值的大小與薄膜晶體管的柵極源極間的擴散電容、液晶電 容和儲存電容有關。根據(jù)本實施例，由于儲存電容3023是采用如圖4A所示由金屬-絕緣體-半導體結構所形成的可變電容，因此，對次像素302，在寫入負極性數(shù)據(jù)的偶數(shù)幀中，其寫入的負極性電壓數(shù)據(jù)的電壓值-Vp小于 施加的偏壓值Vbias，即，施加于圖4A所示電容結構中第一金屬層401 上的電壓小于施加于第二金屬層402上的電壓，因此電壓差為負值且 小于負門限電壓值(Vth。a.)。依此實施例，儲存電容3023的電容值將 為C^^,。f (如圖4B所示)，因此在寫入負極性數(shù)據(jù)的偶數(shù)幀過程中， 其AVJ直大小如下所述△ Wo#)=( ,—「》x C3025 /(C3025 + C3024 + C302W)而對于次像素304，其AV2與薄膜晶體管3041的柵極源極之間 的擴散電容3045、液晶電容3044和儲存電容3043有關，其大小如 下所述厶K = _ x C3045 /(C3045 + C3044 + C3043)由于次像素302中的儲存電容3023是采用金屬-絕緣體-半導體 結構所形成的可變電容，因此，對次像素302而言，寫入負極性數(shù)據(jù) 與寫入正極性數(shù)據(jù)將產(chǎn)生不同的電壓變化，電容值C艦3,。"大于 Cj奶,。p因此，寫入正極性數(shù)據(jù)時的電壓變化值AVi (ON)小于寫 入負極性數(shù)據(jù)時的電壓變化值AV！ (off)。而次像素304中的儲存電 容3043是采用金屬-絕緣體-金屬結構所形成的電容，因此，對次像 素304而言，不論是在寫入負極性數(shù)據(jù)或正極性數(shù)據(jù)時的幀，其電壓 變化值均為AV2。根據(jù)本實施例，擴散電容3025的電容值等于擴散電容3045的電 容值。液晶電容3024的電容值等于液晶電容3044的電容值。而儲存 電容3023為可變電容，在寫入正極性數(shù)據(jù)時儲存電容3023的電容值 C3奶,。n大于儲存電容3043的電容值，而在寫入負極性數(shù)據(jù)時，儲存 電容3023的電容值C^^將小于儲存電容3043的電容值。因此， 電壓變化值間的大小關系為AV, (Off) >AV2>AV, (ON)。然而， 值得注意的是，雖然本實施例是以擴散電容3025的電容值等于擴散
電容3045的電容值，以及液晶電容3024的電容值等于液晶電容3044 的電容值為例，然而，本發(fā)明的實施將并不局限于此。再次參閱圖6所示，由于儲存電容3023是使用如圖4A所示由 金屬-絕緣體-半導體結構所形成的可變電容。因此就次像素302而言， 在薄膜晶體管3021及3041被截止的瞬間，對寫入的正極性數(shù)據(jù)與寫 入的負極性數(shù)據(jù)將產(chǎn)生不同的電壓變化值。而儲存電容3043的電容 值不可變。因此就次像素304而言，在薄膜晶體管3021及3041被截 止的瞬間，對寫入的正極性數(shù)據(jù)與寫入的負極性數(shù)據(jù)將產(chǎn)生相同的電 壓變化值。因此，在本實施例中，可通過調(diào)整可變儲存電容3023， 使得次像素302與次像素304，在相鄰兩幀于薄膜晶體管3021及3041 關閉后的數(shù)據(jù)電壓彼此趨近對稱于公共電壓V，,。即，就次像素302而言，在奇幀的數(shù)據(jù)電壓V;.。等于在偶幀的數(shù)據(jù)電壓V/,e。而就次像素304而言，在奇幀的數(shù)據(jù)電壓V2,。等于在偶幀的數(shù)據(jù)電壓V2,e。 次像素302的光學特性可通過數(shù)據(jù)電壓V,.。以及Vu的均方根值 (Root Mean Square)來加以評估。而次像素304的光學特性可通過數(shù)據(jù)電壓V2,。以及V2,e的均方根值來加以評估。 因此，次像素302的光學特性為根據(jù)本發(fā)明的第一實施例，每一個像素中包含兩個次像素，因此 整個像素的光學特性是由兩個次像素各自的光學特性共同決定。由于 本發(fā)明其中的一個次像素使用可變電容作為儲存電容，因此可通過調(diào) 整可變電容的參數(shù)值來使得兩個相鄰幀在薄膜晶體管關閉后的數(shù)據(jù) 電壓彼此對稱于公共電壓。如此，可避免因電壓的不對稱所造成的殘 影現(xiàn)象。值得注意的是，在第一實施例，如圖3所示，雖然只針對儲存電 容3023引入可變電容，然而本發(fā)明當不限于此，在另一實施例中，次像素304的光學特性為 亦可針對儲存電容3043引入可變電容或于像素中引入多個可變電容 等。另外，雖然在第一實施例中，并未對偏壓值Vbias的值做限制，在另一實施例中，偏壓值Vbias的值亦可直接由Vc。m提供。 第二實施例參閱圖7所示為根據(jù)本發(fā)明第一實施例的像素單元的略圖。像素 單元700，包含兩次像素702和704。其中次像素702包含薄膜晶體管7021 ，其柵極連接于掃描線706， 漏極連接于數(shù)據(jù)線708，源極則連接于像素電極7022，其中，像素電 極7022和偏壓Vbias構成儲存電容7023,像素電極7022和公共電極 Ve。m構成液晶電容7024。薄膜晶體管7021的源極和柵極間則具有擴 散電容7025。而次像素704包含薄膜晶體管7041,其柵極連接于掃 描線706，漏極連接于數(shù)據(jù)線708,而源極則連接于像素電極7042， 其中像素電極7042和偏壓Vbias構成儲存電容7043，像素電極7042 和公共電極Ve。m構成液晶電容7044。薄膜晶體管7041的源極和柵極 間則具有擴散電容7045。在本實施例中，儲存電容7023是釆用金屬 一絕緣體-半導體(MIS)的電容結構，而儲存電容7043則是采用金屬-絕緣體-金屬的電容結構。本實施例中儲存電容7023的金屬-絕緣體-半導體的電容結構可 應用如圖4A所示的電容結構，且其中電容值與電壓值間的曲線圖亦 如圖4B所示。相似于第一實施例所述，當電壓值大于一個正門限 (Vth。d+)或小于一個負門限(Vth。d_)時，其電容值均會趨于一個定值。在本實施例中，以(:7^，。 代表當兩者電壓差為正值且大于一個正門限(Vth。d+)時的電容值，并以C廳,^代表當兩者電壓差為負值 且小于一個負門限(Vth。d.)時的電容值。本實施例與第一實施例最大的不同處在于，在第一實施例中，儲 存電容3023的第一金屬層是通過通孔與薄膜晶體管3021的源極結構 耦接，而形成儲存電容3023的第二金屬層，其與偏壓Vbias耦接。然 而在第二實施例中，形成儲存電容7023的第一金屬層，其與偏壓Vbias 耦接，而形成儲存電容7023的第二金屬層，其則與薄膜晶體管7021 的源極結構耦接。本發(fā)明的像素單元700可由多種不同的像素結構加以形成，圖 8A與圖8B為多種像素結構其中之一，且并非用以限制本發(fā)明的結 構。其中圖8A所示為根據(jù)圖7中次像素702的薄膜晶體管7021與 金屬-絕緣體-半導體儲存電容7023的結構示意圖。而圖8B所示則為 次像素704中的薄膜晶體管7041金屬-絕緣體-金屬儲存電容7043的 結構示意圖。值得注意的是，雖然圖8A與圖8B為了說明目的而分 開展示，但均是以同一工藝加以完成。首先參閱圖8A，在次像素702中，公共電極Ve。m形成在玻璃襯 底810上，而薄膜晶體管7021與具金屬-絕緣體-半導體結構的儲存 電容7023則共同形成在另一玻璃襯底800上。其中在玻璃襯底800 上具有金屬層802，分別作為薄膜晶體管7021的柵極金屬層，以及 儲存電容7023的第一金屬層(即圖4A中的第一金屬層401)。絕緣 層803形成在玻璃襯底800上，用以覆蓋金屬層802，其中絕緣層803 分別作為薄膜晶體管7021的柵極絕緣層，以及儲存電容7023的絕緣 層(即圖4A中的絕緣層403)。非晶硅層804以及n+摻雜非晶硅層 805依序且分別形成于薄膜晶體管柵極絕緣層以及儲存電容絕緣層的 上方，其中非晶硅層804以及n+摻雜非晶硅層805分別作為薄膜晶 體管7021的源極與漏極的半導體層，以及儲存電容7023的半導體層 (即圖4A中的半導體層404)。接著金屬層806形成在薄膜晶體管 7021的源極與漏極，以及儲存電容7023半導體層的上方，其中金屬 層806、非晶硅層804以及n+摻雜非晶硅層805共同構成薄膜晶體管 7021的源極結構與漏極結構，同時金屬層806亦作為儲存電容7023 的第二金屬層(即圖4A中的金屬層402)，值得注意的是，在本實施 例中，薄膜晶體管7021的源極結構與儲存電容7023的第二金屬層相 接，而薄膜晶體管7021的漏極結構則耦接于數(shù)據(jù)線。另外，保護層 807沉積在該玻璃襯底800之上，用以覆蓋薄膜晶體管7021的源極 結構、漏極結構以及儲存電容7023的第二金屬層，其中保護層807 具有通孔809以曝露出儲存電容7023的第二金屬層上表面。然后作 為像素電極的銦錫氧化物(ITO)層808形成于保護層807的上表面，
以連接儲存電容7023的第二金屬層，作為次像素702的像素電極 7022。其中薄膜晶體管7021中的源極電極以與柵極金屬層802共同 構成擴散電容7025。而玻璃襯底810上的公共電極Ve。m與銦錫氧化 物(ITO)層808構成液晶電容7024。接著參閱圖8B，在次像素704中，公共電極Ve。m形成在玻璃襯 底810上，而薄膜晶體管7041與具金屬-絕緣體-金屬結構的儲存電 容7043共同形成在另一玻璃襯底800上。其中在玻璃襯底800上具 有金屬層802，分別作為薄膜晶體管7041的柵極金屬層，以及儲存 電容7043的第一電極。絕緣層803形成在玻璃襯底800上，用以覆 蓋金屬層802，其中絕緣層803分別作為薄膜晶體管7041的柵極絕 緣層，以及儲存電容7043的絕緣層。非晶硅層804以及n+摻雜非晶 硅層805依序形成于薄膜晶體管柵極絕緣層上方，作為薄膜晶體管 7041的源極與漏極的半導體層。接著金屬層806形成在薄膜晶體管 7041的源極與漏極，以及儲存電容7043絕緣層層的上方，其中金屬 層806、非晶硅層804以及n+摻雜非晶硅層805共同構成薄膜晶體管 7041的源極結構與漏極結構，同時金屬層806亦作為儲存電容7043 的第二電極。值得注意的是，在本實施例中，薄膜晶體管7041的源 極結構與儲存電容7043的第二電極相接，而薄膜晶體管7041的漏極 結構則耦接于數(shù)據(jù)線。另外，保護層807沉積于該玻璃襯底800之上， 用以覆蓋薄膜晶體管7041的源極結構、漏極結構以及儲存電容7043 的第二電極，其中保護層807具有通孔811以曝露出儲存電容7043 的第二電極上表面。然后作為像素電極的銦錫氧化物(ITO)層808 形成于保護層807的上表面，以連接儲存電容7043的第二電極。其 中薄膜晶體管7041中的源極電極以與柵極金屬層802共同構成擴散 電容7045。而玻璃襯底810上的公共電極Ve。m與銦錫氧化物(ITO) 層808構成液晶電容7044。參閱圖9所示為根據(jù)本發(fā)明第二優(yōu)選實施例用以驅(qū)動本發(fā)明像 素單元700的驅(qū)動波形圖，同時參閱圖7。在寫入正極性數(shù)據(jù)的奇數(shù) 幀中，在時段T,開始時，掃描線706電位上升至高電平狀態(tài)Vgh，薄 膜晶體管7021以及7041被打開，數(shù)據(jù)線708上傳送的正極性電壓數(shù)
據(jù)假設為VP，會分別由經(jīng)由薄膜晶體管7021及7041對液晶電容7024 和7044以及儲存電容7023和7043進行充電。在時段終了時，掃 描線706電位下降成低電平狀態(tài)VgL，薄膜晶體管7021及7041被截 止。此時液晶電容7024和7044兩端的電壓是通過儲存電容7023和 7043維持住的。但是在薄膜晶體管7021及7041被截止的瞬間，正 極性電壓數(shù)據(jù)Vp會下降AV值，此AV值的大小與薄膜晶體管的柵 極源極間的擴散電容、液晶電容和儲存電容有關。根據(jù)本發(fā)明的第二實施例，儲存電容7023是采用如圖4A所示 由金屬-絕緣體-半導體結構所形成的可變電容(或稱電壓控制電容)， 因此，在寫入正極性數(shù)據(jù)的奇數(shù)幀中，其寫入的正極性電壓數(shù)據(jù)Vp 的電壓值大于施加的偏壓值V^，亦即，施加于圖4A所示電容結構 中第二金屬層402上的電壓大于施加于第一金屬層401上的電壓，因 此，因此電壓差為負值且小于負門限電壓值(Vth。d_)。依此實施例， 儲存電容7023的電容值將為C 因此在寫入正極性數(shù)據(jù)的奇數(shù) 幀中，其AV,值大小如下所述△K(o#) = (「gA — 「扭)x GTO25 /(G7()25 + G麗+ G7()2W)而AV2與薄膜晶體管7041的柵極源極間的擴散電容7045、液晶 電容7044和儲存電容7043有關，其大小如下所述= - W X C7045 /(C7045 + C7044 + C7043)在寫入負極性數(shù)據(jù)的偶數(shù)幀中，在時段丁2開始時，掃描線706 電位上升至高電平狀態(tài)Vgh,薄膜晶體管7021以及7041被打開，數(shù) 據(jù)線708上傳送的負極性電壓數(shù)據(jù)假設為-Vp，會分別由經(jīng)由薄膜晶 體管7021及7041對液晶電容7024和7044以及儲存電容7023和7043 進行充電。在時段T2終了時，掃描線706電位下降成低電平狀態(tài)VgL， 薄膜晶體管7021及7041被截止。此時液晶電容7024和7044兩端的 電壓是通過儲存電容7023和7043維持住的。但是在薄膜晶體管7021 及7041被截止的瞬間，負極性電壓數(shù)據(jù)-Vp會下降一AV值。此厶V 值的大小與薄膜晶體管的柵極源極間的擴散電容、液晶電容和儲存電 容有關。根據(jù)本實施例，由于儲存電容7023是采用如圖4A所示由金屬-絕緣體-半導體結構所形成的可變電容，因此，對次像素702，在寫入 負極性數(shù)據(jù)的偶數(shù)幀中，其寫入的負極性電壓數(shù)據(jù)的電壓值-Vp小于 施加的偏壓值Vbias，亦即，施加于圖4A所示電容結構中第一金屬層 401上的電壓大于施加于第二金屬層402上的電壓，因此電壓差為正 值且大于正門限電壓值(Vth。d+)。依此實施例，儲存電容7023的電 容值將為C7。".。 ，因此在寫入負極性數(shù)據(jù)的偶數(shù)幀中，其AV,值大小如下所述<formula>formula see original document page 24</formula>而次像素704，其AV2與薄膜晶體管7041的柵極源極間的擴散 電容7045、液晶電容7044和儲存電容7043有關，其大小如下所述由于次像素702中的儲存電容7023是采用金屬-絕緣體-半導體 結構所形成的可變電容，因此，對次像素702而言，寫入負極性數(shù)據(jù) 與寫入正極性數(shù)據(jù)降產(chǎn)生不同的電壓變化，由于電容值C脂,。"大于 C7^,。#，因此，寫入負極性數(shù)據(jù)時的電壓變化值AV, (ON)大于寫 入正極性數(shù)據(jù)時的電壓變化值厶V！ (off)。而次像素704中的儲存電 容7043系采用金屬-絕緣體-金屬結構所形成的電容，因此，對次像 素704而言，不論是在寫入負極性數(shù)據(jù)或正極性數(shù)據(jù)時的幀，其電壓 變化值均為AV2。根據(jù)本實施例，擴散電容7025的電容值等于擴散電容7045的電 容值。液晶電容7024的電容值等于液晶電容7044的電容值。而儲存 電容7023為可變電容，在寫入正極性數(shù)據(jù)時儲存電容7023的電容值
C聰,小于儲存電容7043的電容值，而在寫入負極性數(shù)據(jù)時，儲存 電容7023的電容值(:7。23,。 將大于儲存電容7043的電容值。因此， 電壓變化值間的大小關系為AV, (Off) 〉AV^ZV^ (ON)。再次參閱圖9所示，由于儲存電容7023是使用如圖4A所示由 金屬-絕緣體-半導體結構所形成的可變電容。因此就次像素702而言， 在薄膜晶體管7021及7041被截止的瞬間，對寫入的正極性數(shù)據(jù)與寫 入的負極性數(shù)據(jù)將產(chǎn)生不同的電壓變化值。而儲存電容7043的電容 值不可變。因此就次像素704而言，在薄膜晶體管7021及7041被截 止的瞬間，對寫入的正極性數(shù)據(jù)與寫入的負極性數(shù)據(jù)將產(chǎn)生相同的電 壓變化值。因此，在本實施例中，可通過調(diào)整可變儲存電容7023， 使得次像素702與次像素704，在相鄰兩幀在薄膜晶體管7021及7041 截止后的數(shù)據(jù)電壓彼此趨近對稱于公共電壓Ve。m。亦即，就次像素 702而言，在奇幀的數(shù)據(jù)電壓V"等于在偶幀的數(shù)據(jù)電壓V7,e。而就 次像素704而言，在奇幀的數(shù)據(jù)電壓V二。等于在偶幀的數(shù)據(jù)電壓V&。次像素702的光學特性可通過數(shù)據(jù)電壓VA。以及VAe的均方根值 來加以評估。而次像素704的光學特性可通過數(shù)據(jù)電壓V2,。以及V2,e 的均方根值來加以評估。因此，次像素702的光學特性為根據(jù)本發(fā)明的第二實施例，每一個像素中包含兩個次像素，因此 整個像素的光學特性是由兩個次像素各自的光學特性共同決定。由 于，本發(fā)明其中的一個次像素是使用可變電容作為儲存電容，因此可 通過調(diào)整可變電容的參數(shù)值來使得兩個相鄰幀在薄膜晶體管截止后 的數(shù)據(jù)電壓彼此對稱于公共電壓。如此，可避免因電壓的不對稱所造 成的殘影現(xiàn)象。同理，在第二實施例，如圖7所示，雖然只針對儲存電容7023次像素704的光學特性為
引入可變電容，然而本發(fā)明應當不以此為限，在另一實施例中，亦可針對儲存電容7043引入可變電容或在像素中引入多個可變電容等。另外，雖然在第二實施例中，并未對偏壓值Vbias的值做限制，在另 一實施例中，偏壓值Vbia3的值亦可直接由V。。m提供。綜合上述所言，本發(fā)明通過將一個像素單元區(qū)隔成兩個次像素， 而每一次像素中包含獨立的薄膜晶體管、液晶電容與儲存電容，且其 中至少一個儲存電容是采用可變電容(或電壓控制電容)，通過可變 電容的電容特性，在相鄰兩幀時段中，當對應的薄膜晶體管關閉吋可 使得數(shù)據(jù)電壓產(chǎn)生不同程度的電壓變化，藉以讓變化后的數(shù)據(jù)電壓趨 近對稱于公共電壓，而解決影像殘留的問題。雖然以上已經(jīng)通過公開幾個實施例來說明本發(fā)明，但是其并不用 于限定本發(fā)明，本領域技術人員在不脫離本發(fā)明的精神和范圍的情況 下，可以進行各種更動與潤飾，因此本發(fā)明的保護范圍當視后附的權 利要求的范圍為準。
權利要求
1. 一種液晶顯示器，包含第一襯底；多條數(shù)據(jù)線與多條掃描線，其排列于所述第一襯底上，其中，所述多條數(shù)據(jù)線與掃描線相交叉并定義出多個像素，所述像素至少包含第一次像素和第二次像素，其中每一個所述像素包括第一晶體管，其位于所述第一次像素區(qū)，所述第一晶體管的柵極端耦接至所述像素所對應的第一所述掃描線，所述第一晶體管的漏極端耦接于所述像素所對應的第一所述數(shù)據(jù)線，所述第一晶體管的源極端耦接于第一儲存電容；以及第二晶體管，位于所述第二次像素區(qū)，所述第二晶體管的柵極端耦接至所述第一掃描線，所述第二晶體管的漏極端耦接于所述第一數(shù)據(jù)線，所述第二晶體管的源極端耦接于第二儲存電容，其中，所述第一儲存電容以及所述第二儲存電容至少其中之一為可變電容。
2、 如權利要求1所述的液晶顯示器，其中，所述可變電容為金屬-絕緣體-半導體電容。
3、 如權利要求2所述的液晶顯示器，其中，所述金屬-絕緣體-半導體電容至少包括第一金屬層、絕緣層以及半導體層，其依序位于所述第一金屬層上，以及第二金屬層，其位于所述半導體層上。
4、 如權利要求3所述的液晶顯示器，其中，所述半導體層至少 包括非晶硅層和n+摻雜非晶硅層。
5、 如權利要求3所述的液晶顯示器，其中，所述金屬-絕緣體-半導體電容的所述第一金屬層耦接至所述第一晶體管或所述第二晶 體管的源極端，所述第二金屬層耦接至偏壓。
6、 如權利要求5所述的液晶顯示器，其中，當所述偏壓值小于 所述源極端電壓時，所述金屬-絕緣體-半導體電容具有第一電容值， 而所述偏壓值大于所述源極端電壓時，所述金屬-絕緣體-半導體電容 具有第二電容值，其中，所述第一電容值大于所述第二電容值。
7、 如權利要求3所述的液晶顯示器，其中，所述金屬-絕緣體-半導體電容的所述第一金屬層耦接至偏壓，所述第二金屬層耦接至所 述第一晶體管或所述第二晶體管的源極端。
8、 如權利要求7所述的液晶顯示器，其中，當所述偏壓值小于 所述源極端電壓時，所述金屬-絕緣體-半導體電容具有第一電容值， 而所述偏壓值大于所述源極端電壓時，所述金屬-絕緣體-半導體電容 具有第二電容值，其中，所述第一電容值小于所述第二電容值。
9、 如權利要求1所述的液晶顯示器，還包括第一像素電極，其 位于所述第一次像素且耦接于所述第一晶體管的源極端，以及第二像 素電極，其位于所述第二次像素且耦接所述第二晶體管的源極端。
10、 如權利要求9所述的液晶顯示器，還包括第二襯底，其面對 所述第一襯底放置，其中，所述第二襯底上具有公共電極。
11、 如權利要求10所述的液晶顯示器，其中，所述公共電極與 所述第一像素電極形成第一液晶電容，以及所述公共電極與所述第二 像素電極形成第二液晶電容。
12、 一種液晶顯示器的驅(qū)動方法，用以驅(qū)動像素，其中，所述像 素包含具有第一晶體管的第一次像素與具有第二晶體管的第二次像 素，其中，所述第一與第二晶體管的柵極端分別耦接于第一掃描線， 而所述第一晶體管與所述第二晶體管的漏極端耦接于第一數(shù)據(jù)線，所 述方法包含提供高電位給所述第一掃描線，藉以使得所述第一數(shù)據(jù)線對所述 第一次像素的像素電極與所述第二次像素的像素電極寫入數(shù)據(jù)電壓； 以及提供低電位至所述第一掃描線，使所述第一晶體管和所述第二晶 體管絕緣于所述第一數(shù)據(jù)線；其中，在相鄰幀的第一幀時，所述第一掃描線在所述高電位與低 電位轉(zhuǎn)換之后，會對所述第一次像素的像素電極與所述第二次像素的 像素電極產(chǎn)生第一電壓變化以及第二電壓變化，而在第二幀時，所述 第一掃描線于所述高電位與低電位轉(zhuǎn)換之后，會對所述第一次像素的 像素電極與所述第二次像素的像素電極產(chǎn)生第三電壓變化以及第四 電壓變化；其中，至少所述第一電壓變化不等于所述第三電壓變化。
13、 如權利要求12所述的驅(qū)動方法，其中，至少所述第一次像 素和所述第二次像素中的一個包括金屬-絕緣體-半導體電容，其中， 所述金屬-絕緣體-半導體電容至少包括第一金屬層，絕緣層以及半導 體層，其依序位于所述第一金屬層上，以及第二金屬層，其位于所述 半導體層上。
14、 如權利要求13所述的驅(qū)動方法，其中，所述第一電壓變化 的絕對值小于所述第二電壓變化和所述第四電壓變化的絕對值，而所 述第二電壓變化和所述第四電壓變化的絕對值小于所述第三電壓變 化的絕對值。
15、 如權利要求14所述的驅(qū)動方法，其中，所述金屬-絕緣體-半導體電容的所述第一金屬層耦接至所述第一晶體管的源極端，所述 第二金屬層耦接至偏壓。
16、 如權利要求13所述的驅(qū)動方法，其中，當施加于所述第一 金屬層上的電壓大于施加于所述第二金屬層上的電壓時，所述金屬-絕緣體-半導體電容具有第一電容值，而當施加于所述第一金屬層上 的電壓小于施加于所述第二金屬層上的電壓時，所述金屬-絕緣體-半 導體電容具有第二電容值，其中，所述第一電容值大于所述第二電容 值。
17、 如權利要求13所述的驅(qū)動方法，其中，所述第一電壓變化 的絕對值大于所述第二電壓變化和所述第四電壓變化的絕對值，而所 述第二電壓變化和所述第四電壓變化的絕對值大于所述第三電壓變 化的絕對值。
18、 如權利要求17所述的驅(qū)動方法，其中，所述金屬-絕緣體-半導體電容的所述第一金屬層耦接至偏壓，所述第二金屬層耦接至所 述第一晶體管的源極端。
19、 一種像素結構，至少包含-玻璃襯底；兩個分離的第一金屬層，其位于所述玻璃襯底上，分別作為薄膜 晶體管的柵極金屬層，以及金屬-絕緣層-半導體儲存電容的下電極；絕緣層，其位于所述柵極金屬層上，用以作為所述薄膜晶體管的 柵極絕緣層，以及位于所述下電極上，用以作為所述金屬-絕緣層-半 導體儲存電容的絕緣層；非晶硅層以及n+摻雜非晶硅層，其依序且分別形成在所述薄膜 晶體管柵極絕緣層以及所述金屬-絕緣層-半導體儲存電容絕緣層的 上方，其中，所述非晶硅層以及所述n+摻雜非晶硅層分別作為所述 薄膜晶體管的源極與漏極，以及所述金屬-絕緣層-半導體儲存電容的半導體層；第二金屬層，其分別位于所述薄膜晶體管的源極與漏極以及所述 金屬-絕緣層-半導體儲存電容半導體層的上方，其中，所述第二金屬 層、所述非晶硅層以及所述n+摻雜非晶硅層共同構成所述薄膜晶體管的源極結構與漏極結構，而所述第二金屬層作為所述金屬-絕緣層- 半導體儲存電容的上電極。
20、 如權利要求19所述的像素結構，還包含保護層，其位于所 述薄膜晶體管的源極結構、漏極結構以及所述上電極的上方。
21、 如權利要求20所述的像素結構，其中，所述保護層還具有 第一通孔以曝露出所述薄膜晶體管的源極，以及第二通孔以曝露出所 述下電極。
22、 如權利要求21所述的像素結構，還包括銦錫氧化物(ITO) 層，其位于所述保護層上表面、所述第一通孔以及所述第二通孔中， 以連接所述薄膜晶體管的源極以及所述下電極。
23、 如權利要求19所述的像素結構，其中，分別位于所述薄膜 晶體管的源極與所述金屬-絕緣層-半導體儲存電容半導體層上方的 所述第二金屬層連接在一起。
24、 如權利要求23所述的像素結構，所述保護層還具有第三通 孔以曝露出所述上電極。
25、 如權利要求24所述的像素結構，還包括銦錫氧化物(ITO) 層，其位于所述保護層上表面和所述第三通孔中，以連接所述薄膜晶 體管的源極以及所述上電極。
全文摘要
本發(fā)明通過將像素區(qū)隔成兩個次像素，而每一個次像素中包含獨立的薄膜晶體管、液晶電容與儲存電容，且其中至少儲存電容是采用可變電容，通過可變電容的電容特性，在相鄰兩個幀的時段中，使得數(shù)據(jù)電壓產(chǎn)生不同程度的電壓變化，藉以讓變化后的數(shù)據(jù)電壓對稱于公共電壓，而解決影像殘留的問題。
文檔編號G02F1/13GK101211074SQ20061017116
公開日2008年7月2日 申請日期2006年12月25日 優(yōu)先權日2006年12月25日
發(fā)明者施博盛 申請人:瀚宇彩晶股份有限公司