專利名稱：用以耦接芯片的配線結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用以耦接芯片的配線結(jié)構(gòu)，特別涉及在現(xiàn)有機臺精度下可確保與芯片電性導(dǎo)通、進而縮小芯片尺寸的配線結(jié)構(gòu)。
背景技術(shù)：
由于液晶顯示器(Liquid Crystal Display，LCD)具有省電、重量輕、低輻射及易攜帶等優(yōu)點，已逐漸取代傳統(tǒng)的顯示器，成為顯示器市場的主流。其中，除了背光模塊、液晶、彩色濾光片等關(guān)鍵零組件之外，液晶顯示器還通過集成電路芯片及面板上的配線結(jié)構(gòu)，將外部信號轉(zhuǎn)換成為控制信號，進而決定各個像素的亮暗。
公知的液晶顯示器10如圖1所示，在玻璃基板11上形成有配線結(jié)構(gòu)13，而在玻璃基板11的最下緣處，設(shè)置有集成電路芯片15與配線結(jié)構(gòu)13電性連接，而另一端則是與軟性電路板(Flexible Printed Circuit；FPC)17相連接。在實際上使用時，外部信號經(jīng)由軟性電路板17傳送至集成電路芯片15，轉(zhuǎn)換成為控制信號后，經(jīng)由配線結(jié)構(gòu)13決定各像素的亮暗。
目前將集成電路芯片15結(jié)合于玻璃基板11的公知技術(shù)中，最常見的為玻璃覆晶接合(Chip on Glass；COG)技術(shù)，其將具有凸塊(bump)的集成電路芯片15直接接合在玻璃基板11的配線結(jié)構(gòu)13上。請一并參閱圖1、圖2A及圖2B，其中圖2A及圖2B為玻璃基板11上且與集成電路芯片15連接的配線結(jié)構(gòu)13的局部放大示意圖。配線結(jié)構(gòu)13包含有多個線路131及導(dǎo)電襯墊(pad)133，而導(dǎo)電襯墊133與集成電路芯片15的凸塊的位置對應(yīng)。當(dāng)集成電路芯片15覆于配線結(jié)構(gòu)13時，集成電路芯片15的凸塊便可與配線結(jié)構(gòu)13的導(dǎo)電襯墊133對應(yīng)接合，進而通過導(dǎo)電粒子呈電性導(dǎo)通狀態(tài)。
然而，上述結(jié)構(gòu)實際上面臨一些尚待克服的困難。請繼續(xù)參閱圖2A及圖2B，圖2A所示為公知雙排走線的導(dǎo)電襯墊設(shè)計，而圖2B所示為公知三排走線的導(dǎo)電襯墊設(shè)計。公知技術(shù)中，導(dǎo)電襯墊133通常與集成電路芯片15的凸塊大小大約一致，當(dāng)結(jié)合時，可預(yù)期地將凸塊準(zhǔn)確接觸于導(dǎo)電襯墊133上。如果機臺的精度不佳，就可能導(dǎo)致凸塊偏移，當(dāng)凸塊偏移導(dǎo)致與導(dǎo)電襯墊133之間的接觸面積變小，就會造成電性導(dǎo)通量不足；更嚴(yán)重的，凸塊與鄰近線路131接觸造成短路而導(dǎo)致產(chǎn)品失效。
因此，在公知技術(shù)中，導(dǎo)電襯墊133與鄰近線路131之間會保留一適當(dāng)間距，以避免集成電路芯片15在覆晶接合時產(chǎn)生偏差，而誤與鄰近線路131接觸。就工藝觀點而言，為了縮小尺寸，線路131之間、或者導(dǎo)電襯墊133之間的距離越小越好，但若考慮覆晶時的偏移容許量，則導(dǎo)電襯墊133與鄰近線路131的間距越大越好，這兩個指標(biāo)通常相互矛盾、難以取舍。在實際設(shè)計制造上，會根據(jù)機臺能力、來料誤差、廠商自行評估工藝穩(wěn)定標(biāo)準(zhǔn)等來估算導(dǎo)電襯墊133與線路131之間所保留的間距，這也將影響集成電路芯片15的設(shè)計尺寸。
在現(xiàn)有的工藝中，受限于機臺穩(wěn)定性及其工藝能力，導(dǎo)致集成電路芯片15的占用面積過大，并且導(dǎo)致顯示區(qū)域受到壓縮，這將不利于產(chǎn)品微小化。若要采用尺寸較小的集成電路芯片15，則須采用更高精度的覆晶機臺，反而增加制造成本。
有鑒于此，在現(xiàn)有機臺能力下，提供一種符合工藝標(biāo)準(zhǔn)的配線結(jié)構(gòu)為業(yè)界急待解決的問題。

發(fā)明內(nèi)容
本發(fā)明的一目的在于提供一種用以耦接芯片的配線結(jié)構(gòu)，將線路分布設(shè)計為非直線，也就是線路在對應(yīng)鄰近導(dǎo)電襯墊位置上具有偏移部分；借此可增加因為機臺精度限制而導(dǎo)致覆晶位移的安全量，在現(xiàn)有的機臺能力下，集成電路芯片的覆晶接合更容易符合工藝標(biāo)準(zhǔn)；此外，也可避免集成電路芯片的凸塊與線路接觸而導(dǎo)致短路。
本發(fā)明的另一目的在于提供一種用以耦接芯片的配線結(jié)構(gòu)，由于線路采用部分偏移的設(shè)計，進一步允許導(dǎo)電襯墊增大；這樣一來，可確保在覆晶接合時，集成電路芯片的凸塊與導(dǎo)電襯墊電性導(dǎo)通，最小壓縮面積可更有效利用，并維持有效的電性導(dǎo)通。就可排除公知技術(shù)中為了增加接合面積而傾向?qū)⑼箟K的尺寸設(shè)計較大的缺點。
本發(fā)明的又一目的在于提供一種用以耦接芯片的配線結(jié)構(gòu)，由于凸塊的尺寸可以縮小、且可調(diào)整其長寬比例，因此集成電路芯片的占用面積可以縮小，芯片體積也可微小化；這樣一來，同樣大小的晶圓可切割出更多芯片，更進一步降低制造成本。
為達到上述目的，本發(fā)明公開一種用以耦接芯片的配線結(jié)構(gòu)，該配線結(jié)構(gòu)設(shè)置于液晶顯示器的基板上，在基板上定義出實質(zhì)上相互垂直的第一方向及第二方向，該配線結(jié)構(gòu)包含至少一單元，所述單元包含多個線路，實質(zhì)上相互平行且朝第二方向延伸；以及多個導(dǎo)電襯墊，分別設(shè)于各所述線路上，并且各所述相鄰的導(dǎo)電襯墊朝該第一方向依序布局且在該第二方向彼此錯置；其中，各所述多個線路對應(yīng)于其相鄰的導(dǎo)電襯墊，并且具有朝該第一方向遠離該導(dǎo)電襯墊的偏移部分，該偏移部分包含一主體段及兩連接段，該主體段實質(zhì)上平行于該第二方向，而所述連接段分別連接于該主體段的兩端部，且所述連接段與該主體段構(gòu)成實質(zhì)上大于90度的夾角。
本發(fā)明所述的配線結(jié)構(gòu)，其中，各所述導(dǎo)電襯墊具有兩連接端部，分別設(shè)于該導(dǎo)電襯墊于該第二方向上的兩側(cè)，且所述兩連接端部朝該第一方向錯置，并且分別與一線路連接。
本發(fā)明所述的配線結(jié)構(gòu)，其中，所述多個導(dǎo)電襯墊包含一第一導(dǎo)電襯墊、一第二導(dǎo)電襯墊及一第三導(dǎo)電襯墊；所述多個線路包含一第一線路、一第二線路及一第三線路，并且分別提供所述第一導(dǎo)電襯墊、第二導(dǎo)電襯墊及第三導(dǎo)電襯墊。
本發(fā)明所述的配線結(jié)構(gòu)，其中，所述第一線路、第二線路及第三線路對應(yīng)于其相鄰的導(dǎo)電襯墊，并且分別具有朝該第一方向遠離的一第一偏移部分、第二偏移部分及第三偏移部分。
本發(fā)明所述的配線結(jié)構(gòu)，其中，該第一線路對應(yīng)于其相鄰的第二導(dǎo)電襯墊，并且具有遠離的一第一偏移部分；該第二線路對應(yīng)于其相鄰的第一及第三導(dǎo)電襯墊，并且具有遠離的第二偏移部分；以及該第三線路對應(yīng)于其相鄰的第二導(dǎo)電襯墊，并且具有遠離的一第三偏移部分。
本發(fā)明所述的配線結(jié)構(gòu)，其中，各所述實質(zhì)上相互平行的相鄰線路之間界定出一第一間距，各所述導(dǎo)電襯墊與其相鄰導(dǎo)線的偏移部分之間界定出一第二間距；其中該第二間距與該第一間距的尺寸比例實質(zhì)上介于0.5至1.3之間。
本發(fā)明所述的配線結(jié)構(gòu)，其中，各所述相鄰的偏移部分之間界定出一第三間距，該第三間距與該第一間距的尺寸比例實質(zhì)上介于0.4至0.5之間。
本發(fā)明所述的配線結(jié)構(gòu)，其中，各所述相鄰的導(dǎo)電襯墊之間沿該第二方向上具有一第四間距，該第四間距與該第二間距的尺寸比例實質(zhì)上介于3至4之間。
本發(fā)明所述的配線結(jié)構(gòu)，其中，各所述導(dǎo)電襯墊具有沿該第一方向測量的一橫向尺寸以及沿該第二方向測量的一縱向尺寸；該縱向尺寸與該橫向尺寸的比例實質(zhì)上介于2.88至6.63之間。
本發(fā)明所述的配線結(jié)構(gòu)，其中，該夾角實質(zhì)上介于90度至180度之間。


為讓本發(fā)明的上述目的、技術(shù)特征和優(yōu)點能更明顯易懂，下文以優(yōu)選實施例配合附圖進行詳細說明，其中圖1是公知液晶顯示器的示意圖；圖2A是公知雙排走線設(shè)計的配線結(jié)構(gòu)示意圖；圖2B是公知三排走線設(shè)計的配線結(jié)構(gòu)示意圖；圖3是本發(fā)明一優(yōu)選實施例的示意圖；以及圖4是本發(fā)明另一優(yōu)選實施例的示意圖。
其中，附圖標(biāo)記說明如下10 液晶顯示器 11 玻璃基板13 配線結(jié)構(gòu) 131 線路133 導(dǎo)電襯墊 15 集成電路芯片17 軟性電路板 20 配線結(jié)構(gòu)30 單元 41 第一線路42 第二線路 43 第三線路51 第一導(dǎo)電襯墊 52 第二導(dǎo)電襯墊53 第三導(dǎo)電襯墊 54a 連接端部54b 連接端部 61 第一偏移部分611 主體段 612 連接段613 連接段 62 第二偏移部分
63 第三偏移部分 θ 夾角D1 第一間距 D2 第二間距D3 第三間距 D4 第四間距L1 橫向尺寸 L2 縱向尺寸X 第一方向 Y 第二方向具體實施方式
根據(jù)本發(fā)明如圖3所示的優(yōu)選實施例，本發(fā)明用以耦接芯片的配線結(jié)構(gòu)20設(shè)置于液晶顯示器的基板上，為方便說明，在基板上可定義實質(zhì)上相互垂直的第一方向X及第二方向Y。本發(fā)明的配線結(jié)構(gòu)20包含至少一單元30，該單元30包含多個線路及多個導(dǎo)電襯墊；在該實施例中，所述襯墊與集成電路芯片的凸塊面積大致相等，覆晶接合后即可電性導(dǎo)通。
具體地，多個線路包含第一線路41、第二線路42及第三線路43，所述線路實質(zhì)上相互平行且朝第二方向Y延伸；而多個導(dǎo)電襯墊則包含第一導(dǎo)電襯墊51、第二導(dǎo)電襯墊52及第三導(dǎo)電襯墊53，其分別設(shè)置于第一線路41、第二線路42及第三線路43上。就導(dǎo)電襯墊的分布而言，第一導(dǎo)電襯墊51、第二導(dǎo)電襯墊52及第三導(dǎo)電襯墊53朝第一方向X依序布局，且在第二方向Y彼此錯置，以形成三排走線的導(dǎo)電襯墊設(shè)計，如圖3所示。
為清楚公開導(dǎo)電襯墊與線路的接合方式，以第一導(dǎo)電襯墊51為例，第一導(dǎo)電襯墊51可具有兩連接端部54a、54b，所述兩連接端部分別設(shè)于第一導(dǎo)電襯墊51于第二方向Y上的兩側(cè)，且所述兩連接端部54a、54b朝第一方向X錯置，并且分別與第一線路41連接。本發(fā)明的其它導(dǎo)電襯墊與線路也可具有類似結(jié)構(gòu)，在此不另贅述。
根據(jù)本發(fā)明的優(yōu)選實施例，各線路對應(yīng)于其相鄰的導(dǎo)電襯墊，具有朝第一方向X遠離的偏移部分；如圖3所示，第一線路41、第二線路42及第三線路43對應(yīng)于其相鄰的導(dǎo)電襯墊，并且分別具有朝第一方向X遠離的第一偏移部分61、第二偏移部分62及第三偏移部分63。
以第一偏移部分61為例，包含一主體段611及兩連接段612、613，主體段611實質(zhì)上平行于第二方向Y，而連接段612、613分別連接于主體段611的兩端部；更明確而言，連接段612、613與主體段611可構(gòu)成一大于90度的夾角θ。以優(yōu)選實施例而言，夾角θ介于90度至180度之間。換言之，就單元30而言，第一線路41對應(yīng)于其相鄰的第二導(dǎo)電襯墊52，并且具有遠離的第一偏移部分61；第二線路42對應(yīng)于其相鄰的第一導(dǎo)電襯墊51及第三導(dǎo)電襯墊53，并且分別具有遠離的第二偏移部分62；而第三線路43對應(yīng)于其相鄰的第二導(dǎo)電襯墊52，并且具有遠離的第三偏移部分63。
須說明的是，如圖3所示的三排襯墊設(shè)計，實際上各線路的左右兩側(cè)通常會分別有一相鄰的導(dǎo)電襯墊存在，可以想見地，對應(yīng)于兩側(cè)的導(dǎo)電襯墊，各線路上分別具有朝第一方向X遠離的兩偏移部分。
在本實施例中，將線路部分偏移之后，明顯可增大線路與相鄰導(dǎo)電襯墊的間距，對于機臺精度導(dǎo)致的覆晶偏移，將具有較佳的容許度。
在本實施例中，各實質(zhì)上相互平行的相鄰線路之間，可界定出第一間距D1；各導(dǎo)電襯墊與其相鄰導(dǎo)線的偏移部分之間，界定出第二間距D2；各相鄰的偏移部分之間，界定出第三間距D3；各相鄰的導(dǎo)電襯墊之間，沿第二方向Y上，具有第四間距D4。根據(jù)優(yōu)選實施例，舉例而言，第一間距D1約為10微米、第二間距D2約為13微米、第三間距D3約為4微米、第四間距D4約為40微米；換言之，第二間距D2與第一間距D1的尺寸比例約為1.3，第三間距D3與第一間距D1的尺寸比例約為0.4，第四間距與該第二間距的尺寸比例約為3。
此外，可界定導(dǎo)電襯墊具有沿第一方向X的一橫向尺寸L1、及沿第二方向Y的一縱向尺寸L2。根據(jù)優(yōu)選實施例，舉例而言，橫向尺寸L1約為19微米、縱向尺寸L2約為126微米；換言之，縱向尺寸L2與橫向尺寸L1的比例約為6.63。
本發(fā)明的另一優(yōu)選實施例如圖4所示，其主要結(jié)構(gòu)與前述實施例類似，在此不另贅述。在該實施例中，可適當(dāng)?shù)貙?dǎo)電襯墊的尺寸加大，其優(yōu)點在于，即使在覆晶時因為機臺精度導(dǎo)致凸塊微小偏移，其仍會與導(dǎo)電襯墊全部有效導(dǎo)通。此外，由于導(dǎo)電襯墊的面積大于集成電路芯片的凸塊面積，因此可避免公知技術(shù)為了確保電性導(dǎo)通而須考慮將凸塊設(shè)計較大的缺點；而且凸塊的尺寸就可彈性設(shè)計，例如調(diào)整凸塊的長寬比例，進而縮減控制集成電路芯片第二方向Y上的尺寸。
在該實施例中，第一間距D1仍維持約10微米、第二間距D2約為5微米、第三間距D3約為5微米、第四間距D4約為20微米；換言之，第二間距D2與第一間距D1的尺寸比例約為0.5，第三間距D3與第一間距D1的尺寸比例約為0.5，第四間距與該第二間距的尺寸比例約為4。
此外，根據(jù)優(yōu)選實施例，橫向尺寸L1約為34微米、縱向尺寸L2約為98微米；換言之，縱向尺寸L2與橫向尺寸L1的比例約為2.88。須說明的是，上述尺寸的公開僅用于示范，并非用以限制本發(fā)明。
通過上述公開，本發(fā)明利用線路偏移使得覆晶工藝中對于機臺能力具有更高的容忍度，且凸塊比較不易與其它線路誤觸。此外，由于線路偏移，可同時將襯墊尺寸加大，并調(diào)整凸塊的分布，進而使集成電路芯片的尺寸縮小，達到降低制造成本的效果。
上述的實施例僅用來例舉本發(fā)明的實施例，以及闡釋本發(fā)明的技術(shù)特征，并非用來限制本發(fā)明的保護范圍。任何熟悉該技術(shù)的人可輕易完成的改變或等效的變化均屬于本發(fā)明的保護范圍，本發(fā)明的保護范圍應(yīng)以所附權(quán)利要求書的范圍為準(zhǔn)。
權(quán)利要求
1.一種用以耦接芯片的配線結(jié)構(gòu)，該配線結(jié)構(gòu)設(shè)置于一基板上，該基板上定義出實質(zhì)上相互垂直的一第一方向及一第二方向，該配線結(jié)構(gòu)包含至少一單元，所述單元包含多個線路，實質(zhì)上相互平行且朝該第二方向延伸；及多個導(dǎo)電襯墊，分別設(shè)于各所述線路上，且各所述相鄰的導(dǎo)電襯墊朝該第一方向依序布局且在該第二方向彼此錯置；其中各所述多個線路對應(yīng)于其相鄰的導(dǎo)電襯墊，并且具有朝該第一方向遠離該導(dǎo)電襯墊的一偏移部分，該偏移部分包含一主體段及兩連接段，該主體段實質(zhì)上平行于該第二方向，而所述連接段分別連接于該主體段的兩端部；且所述連接段與該主體段構(gòu)成一實質(zhì)上大于90度的夾角。
2.如權(quán)利要求1所述的配線結(jié)構(gòu)，其中，各所述導(dǎo)電襯墊具有兩連接端部，分別設(shè)于該導(dǎo)電襯墊于該第二方向上的兩側(cè)，且所述兩連接端部朝該第一方向錯置，并且分別與一線路連接。
3.如權(quán)利要求1所述的配線結(jié)構(gòu)，其中，所述多個導(dǎo)電襯墊包含一第一導(dǎo)電襯墊、一第二導(dǎo)電襯墊及一第三導(dǎo)電襯墊；所述多個線路包含一第一線路、一第二線路及一第三線路，并且分別提供所述第一導(dǎo)電襯墊、第二導(dǎo)電襯墊及第三導(dǎo)電襯墊。
4.如權(quán)利要求3所述的配線結(jié)構(gòu)，其中，所述第一線路、第二線路及第三線路對應(yīng)于其相鄰的導(dǎo)電襯墊，并且分別具有朝該第一方向遠離的一第一偏移部分、第二偏移部分及第三偏移部分。
5.如權(quán)利要求3所述的配線結(jié)構(gòu)，其中，該第一線路對應(yīng)于其相鄰的第二導(dǎo)電襯墊，并且具有遠離的一第一偏移部分；該第二線路對應(yīng)于其相鄰的第一及第三導(dǎo)電襯墊，并且具有遠離的第二偏移部分；以及該第三線路對應(yīng)于其相鄰的第二導(dǎo)電襯墊，并且具有遠離的一第三偏移部分。
6.如權(quán)利要求2所述的配線結(jié)構(gòu)，其中，各所述實質(zhì)上相互平行的相鄰線路之間界定出一第一間距，各所述導(dǎo)電襯墊與其相鄰導(dǎo)線的偏移部分之間界定出一第二間距；其中該第二間距與該第一間距的尺寸比例實質(zhì)上介于0.5至1.3之間。
7.如權(quán)利要求6所述的配線結(jié)構(gòu)，其中，各所述相鄰的偏移部分之間界定出一第三間距，該第三間距與該第一間距的尺寸比例實質(zhì)上介于0.4至0.5之間。
8.如權(quán)利要求7所述的配線結(jié)構(gòu)，其中，各所述相鄰的導(dǎo)電襯墊之間沿該第二方向上具有一第四間距，該第四間距與該第二間距的尺寸比例實質(zhì)上介于3至4之間。
9.如權(quán)利要求2所述的配線結(jié)構(gòu)，其中，各所述導(dǎo)電襯墊具有沿該第一方向測量的一橫向尺寸以及沿該第二方向測量的一縱向尺寸；該縱向尺寸與該橫向尺寸的比例實質(zhì)上介于2.88至6.63之間。
10.如權(quán)利要求1所述的配線結(jié)構(gòu)，其中，該夾角實質(zhì)上介于90度至180度之間。
全文摘要
本發(fā)明公開一種用以耦接芯片的配線結(jié)構(gòu)，該配線結(jié)構(gòu)設(shè)置于液晶顯示器的基板上，在基板上可定義出實質(zhì)上相互垂直的第一方向及第二方向；該配線結(jié)構(gòu)包含至少一單元，所述單元包含多個線路，實質(zhì)上相互平行且朝該第二方向延伸；及多個導(dǎo)電襯墊，分別設(shè)于所述線路上，且所述相鄰的導(dǎo)電襯墊朝該第一方向依序布局且在該第二方向彼此錯置；其中所述多個線路，對應(yīng)于其相鄰的導(dǎo)電襯墊，具有朝該第一方向遠離該導(dǎo)電襯墊的一偏移部分。借此，在現(xiàn)有機臺精度下，液晶顯示器的芯片可具有較佳的導(dǎo)通效果及較小的尺寸。
文檔編號G02F1/133GK101030004SQ20071010124
公開日2007年9月5日 申請日期2007年4月24日 優(yōu)先權(quán)日2007年4月24日
發(fā)明者林紹平, 洪碩彥 申請人:友達光電股份有限公司