專利名稱：鏡頭自動(dòng)聚焦控制模塊的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種鏡頭自動(dòng)聚焦驅(qū)動(dòng)技術(shù)領(lǐng)域，尤其是一種應(yīng)用于監(jiān)控?cái)z像機(jī)中的鏡頭自動(dòng)聚焦控制模塊。
背景技術(shù)：
隨著數(shù)字技術(shù)不斷深化，視頻監(jiān)控技術(shù)有了長足的發(fā)展。監(jiān)控?cái)z像機(jī)在安防系統(tǒng)中承擔(dān)著為使用者提供特定區(qū)域內(nèi)動(dòng)態(tài)視頻信息的職責(zé)，視頻圖像的清晰度是衡量監(jiān)控系統(tǒng)的重要指標(biāo)之一。為了獲得清晰的視頻圖像，目前現(xiàn)有的監(jiān)控?cái)z像機(jī)大多具有鏡頭聚焦控制模塊和變焦機(jī)構(gòu)，所述變焦機(jī)構(gòu)包括驅(qū)動(dòng)電機(jī)，所述聚焦控制模塊控制驅(qū)動(dòng)電機(jī)則可以改變焦距， 實(shí)現(xiàn)焦距對準(zhǔn)以獲得清晰的視頻圖像的目的。目前的聚焦控制模塊需要通過人工作用于手動(dòng)按鍵或其它機(jī)械開關(guān)，以此獲得一次變焦動(dòng)作的觸發(fā)信號，聚焦控制模塊根據(jù)該觸發(fā)信號來控制變焦鏡頭外接有變焦機(jī)構(gòu)中的電機(jī)控制端口的電壓高低，電機(jī)根據(jù)電壓的高低控制焦距的大小，從而實(shí)現(xiàn)焦距對準(zhǔn)?，F(xiàn)有技術(shù)中的監(jiān)控?cái)z像機(jī)的鏡頭聚焦是由使用者手動(dòng)按下一個(gè)按鍵來觸發(fā)的，即每按一次按鍵，攝像機(jī)開始一次對焦。針對這種情況，攝像機(jī)的每一次焦距變化，都需要人工來觸發(fā)。當(dāng)場景變換或光照改變引起失焦時(shí)，攝像機(jī)不能自動(dòng)調(diào)整焦距，必須人為調(diào)整， 否則得不到清晰的視頻圖像。因而占用了大量的人力資源

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)的不足提供一種鏡頭自動(dòng)聚焦控制模塊，可使攝像機(jī)自動(dòng)聚焦，從而節(jié)省人力資源，可以低成本、高效率的得到清晰的視頻圖像。本實(shí)用新型所要解決的技術(shù)問題是通過如下技術(shù)方案實(shí)現(xiàn)的—種鏡頭自動(dòng)聚焦控制模塊，包括電機(jī)控制單元，還包括視頻數(shù)據(jù)采集單元和視頻數(shù)據(jù)處理單元；所述視頻數(shù)據(jù)采集單元將從攝像機(jī)得到的模擬視頻數(shù)據(jù)轉(zhuǎn)換成數(shù)字視頻數(shù)據(jù)，并將所述數(shù)字視頻數(shù)據(jù)發(fā)送給所述視頻數(shù)據(jù)處理單元，所述視頻數(shù)據(jù)處理單元對所述數(shù)字視頻數(shù)據(jù)進(jìn)行處理，并將處理結(jié)果發(fā)送給所述電機(jī)控制單元，所述電機(jī)控制單元根據(jù)所述處理結(jié)果向電機(jī)輸出相應(yīng)的電機(jī)控制信號。其中所述視頻數(shù)據(jù)處理單元包括數(shù)據(jù)預(yù)處理子單元和圖像處理子單元，所述信號預(yù)處理子單元接收所述視頻數(shù)據(jù)采集單元發(fā)來的數(shù)字視頻數(shù)據(jù)，在得到一幀圖像后，將所述一幀圖像發(fā)送給所述圖像處理子單元，所述圖像處理子單元接收完所述一幀圖像后， 對該幀圖像進(jìn)行處理，并將處理結(jié)果發(fā)送給所述電機(jī)控制單元。更好地，還包括存儲子單元；所述數(shù)據(jù)預(yù)處理子單元包括視頻流接收部、寫入邏輯部和讀取邏輯部；所述視頻流接收部接收所述視頻數(shù)據(jù)采集單元發(fā)送來的數(shù)字視頻數(shù)據(jù)，通過寫入邏輯部將接收到的數(shù)字視頻數(shù)據(jù)存儲到所述存儲子單元，當(dāng)存儲完一幀圖像后，向所述圖像處理子單元發(fā)送中斷信號；所述讀取邏輯部與所述圖像處理子單元相連接，所述圖像處理子單元通過所述讀取邏輯部從所述存儲子單元中讀取數(shù)字視頻數(shù)據(jù)。所述數(shù)據(jù)預(yù)處理子單元為FPGA器件，所述圖像處理子單元和電機(jī)控制單元組合在一起為DSP微處理器。更好地，所述DSP微處理器還包括EMIF接口，所述EMIF接口分別與所述FPGA的讀取邏輯部和所述圖像處理子單元連接。所述數(shù)字信號處理器芯片還包括第二信號處理單元，所述第二信號處理單元通過外部中斷和通用輸入輸出引腳向第一信號處理單元發(fā)送使所述數(shù)字信號處理器芯片從靜態(tài)隨機(jī)存取存儲器芯片中高速讀取圖像的觸發(fā)信號。所述視頻數(shù)據(jù)采集單元為一視頻解碼器。所述視頻解碼器采用ADV7180芯片。本實(shí)用新型的有益效果在于本實(shí)用新型可使攝像機(jī)鏡頭自動(dòng)聚焦，從而節(jié)省人力資源。在具體實(shí)施時(shí)采用FPGA器件和DSP微處理器相組合的系統(tǒng)架構(gòu)，發(fā)揮了 FPGA器件并行處理速度快和DSP微處理器實(shí)現(xiàn)算法靈活的優(yōu)點(diǎn)，較現(xiàn)有系統(tǒng)能夠快速地實(shí)現(xiàn)更為復(fù)雜的算法。從而為本系統(tǒng)在各種復(fù)雜環(huán)境下能夠正常工作提供了保證，例如在光照條件不理想的情況下，對圖像做相應(yīng)的預(yù)處理，如圖像去噪，圖像增強(qiáng)等；并結(jié)合多種清晰度評價(jià)函數(shù)來評價(jià)圖像，再輔助以改進(jìn)的爬山搜索算法，使得在光照條件較差的情況下仍能對準(zhǔn)， 可實(shí)現(xiàn)監(jiān)控?cái)z像機(jī)全自動(dòng)、脫離人工操控對焦，節(jié)省時(shí)間以及人力資源的浪費(fèi)。另外，本實(shí)用新型采用低功耗芯片，整體模塊耗電量相比現(xiàn)有技術(shù)明顯降低。
以下結(jié)合附圖和具體實(shí)施例對本實(shí)用新型的技術(shù)方案進(jìn)行詳細(xì)地說明。

圖1為本實(shí)用新型的鏡頭自動(dòng)聚焦驅(qū)動(dòng)系統(tǒng)總原理圖；圖2為本發(fā)明實(shí)施例一的鏡頭自動(dòng)聚焦控制模塊原理框圖；圖3為本發(fā)明實(shí)施例一的鏡頭自動(dòng)聚焦控制模塊電路原理簡圖； 圖4為FPGA器件工作流程圖；圖5為DSP微處理器工作流程圖。
具體實(shí)施方式
圖1為本實(shí)用新型的鏡頭自動(dòng)聚焦驅(qū)動(dòng)系統(tǒng)總原理圖，如圖所示，一種鏡頭自動(dòng)聚焦控制模塊由視頻數(shù)據(jù)采集單元1、視頻數(shù)據(jù)處理單元2和電機(jī)控制單元3組成。所述視頻數(shù)據(jù)采集單元1將采集到的復(fù)合模擬視頻數(shù)據(jù)轉(zhuǎn)換為數(shù)字視頻數(shù)據(jù)，并將該數(shù)字視頻數(shù)據(jù)發(fā)送給所述視頻數(shù)據(jù)處理單元2內(nèi)部設(shè)置中的數(shù)據(jù)預(yù)處理子單元21。所述數(shù)據(jù)預(yù)處理子單元21將該數(shù)字視頻數(shù)據(jù)進(jìn)行優(yōu)化，濾除掉該信號中無效的消隱期信號，并完成數(shù)據(jù)的存儲和傳輸。所述視頻數(shù)據(jù)處理單元2內(nèi)還設(shè)置有圖像處理子單元22，所述數(shù)據(jù)預(yù)處理子單元21將優(yōu)化好的數(shù)字視頻數(shù)據(jù)發(fā)送給所述圖像處理子單元22，所述圖像處理子單元22對數(shù)字視頻數(shù)據(jù)進(jìn)行分析，即根據(jù)能量梯度函數(shù)計(jì)算圖形，得出清晰度評價(jià)值數(shù)據(jù)，所述電機(jī)控制單元3根據(jù)所述圖像處理子單元22發(fā)送的清晰度函數(shù)評價(jià)值數(shù)據(jù)得到電機(jī)控制數(shù)據(jù)。例如，當(dāng)電機(jī)采用步進(jìn)電機(jī)時(shí)，根據(jù)清晰度函數(shù)評價(jià)值確定步進(jìn)電機(jī)的步長。具體地，若清晰度評價(jià)函數(shù)評價(jià)值變大，則電機(jī)控制單元3控制電機(jī)正向移動(dòng)一個(gè)步長；清晰度函數(shù)評價(jià)值變小，則電機(jī)控制單元3控制電機(jī)反向移動(dòng)一個(gè)步長。其中電機(jī)移動(dòng)的步長由清晰度評價(jià)值變化幅度決定，清晰度函數(shù)評價(jià)值變化較大，則采用較小步長；清晰度函數(shù)評價(jià)值變化較小，則采用大步長。圖2為本發(fā)明實(shí)施例一的鏡頭自動(dòng)聚焦控制模塊原理框圖，圖3為本發(fā)明實(shí)施例一的鏡頭自動(dòng)聚焦控制模塊電路原理簡圖，如圖2和圖3所示，鏡頭自動(dòng)聚焦控制模塊由視頻數(shù)據(jù)采集單元1、視頻數(shù)據(jù)處理單元2、電機(jī)控制單元3以及儲存子單元5組成；所述視頻數(shù)據(jù)處理單元2由數(shù)據(jù)預(yù)處理子單元21、圖像處理子單元22和電機(jī)控制單元3組成； 在本實(shí)施例中，所述數(shù)據(jù)預(yù)處理子單元21由FPGA器件實(shí)現(xiàn)，所述圖像處理子單元22和電機(jī)控制單元3由DSP微處理器實(shí)現(xiàn)。所述視頻數(shù)據(jù)處理單元2由視頻解碼器及其外圍電路實(shí)現(xiàn)，其中，視頻解碼器可以采用ADV7180型號芯片。ADV7180通過MCX連接器采集由攝像機(jī)輸出的復(fù)合模擬視頻數(shù)據(jù)(CVBS)，并將其轉(zhuǎn)換為8位的符合ITU-T BT656標(biāo)準(zhǔn)的YCrCb 4:2: 2的數(shù)字視頻數(shù)據(jù)。由于輸出的數(shù)字視頻數(shù)據(jù)存在消隱信號，即無效的視頻數(shù)據(jù)， 因此通過所述數(shù)據(jù)預(yù)處理子單元21 (即FPGA)中的視頻流接收部211對數(shù)字視頻數(shù)據(jù)進(jìn)行處理優(yōu)化，即去掉數(shù)字視頻數(shù)據(jù)中的消隱信號。所述被處理優(yōu)化的數(shù)字視頻數(shù)據(jù)通過寫入邏輯部212將該數(shù)據(jù)緩存到與數(shù)據(jù)預(yù)處理子單元21連接的存儲子單元5中的靜態(tài)隨機(jī)存取存儲器(SRAM) 51中；所述數(shù)據(jù)預(yù)處理子單元21 (即FPGA)還包括與DSP微處理器連接的讀取邏輯部213，所述讀取邏輯部213的作用為DSP微處理器的數(shù)據(jù)總線DO D15及讀取信號Α0Ε，進(jìn)而轉(zhuǎn)接到SRAM 51的數(shù)據(jù)線及讀使能線上(如圖2所示)，并根據(jù)讀取信號進(jìn)行記數(shù)，自動(dòng)生成SRAM 51的讀取地址，從而在DSP微處理器發(fā)出讀取信號時(shí)，能夠讀出SRAM 51中所需的存儲數(shù)據(jù)。所述DSP微處理器通過外部中斷(EXINT)和通用輸入輸出(I/O)引腳連接到FPAG 21 ；所述DSP微處理器通過EMIF接口 23與所述數(shù)據(jù)預(yù)處理子單元21內(nèi)部設(shè)置的讀取邏輯部213相連接，通過讀取邏輯部213與所述SRAM 51連接，用來讀取SRAM 51中的圖像數(shù)據(jù)，之后由EMIF接口 23將該圖像數(shù)據(jù)發(fā)送給所述圖像處理子單元22，由圖像處理子單元22完成對圖像的分析，即根據(jù)能量梯度函數(shù)計(jì)算圖像的清晰度評價(jià)值，并將該計(jì)算數(shù)據(jù)發(fā)送到電機(jī)控制單元3，所述電機(jī)控制單元3根據(jù)該計(jì)算數(shù)據(jù)控制電機(jī)(圖未示)正反轉(zhuǎn)來移動(dòng)鏡頭，完成對焦。DSP微處理器還與同步動(dòng)態(tài)隨機(jī)存取存儲器(SDRAM) 52 和FLASH存儲器53連接，當(dāng)所述EMIF接口 23接收完來自SRAM 51中的圖像同時(shí)，DSP將圖像數(shù)據(jù)存儲到SDRAM 52中，F(xiàn)LASH 53中存儲有各種參數(shù)，包括初始化參數(shù)和運(yùn)行過程參數(shù)，從而可以完成掉電后程序的保存。請?jiān)俅螀⒖紙D2和圖3，系統(tǒng)加電開始運(yùn)行后，所述FPGA器件和DSP微處理器分別需要從FPGA專用配置芯片EPCSl和DSP所連接的外部所述的FLASH 53當(dāng)中加載代碼， 由于FPGA器件以及DSP微處理器內(nèi)部都沒有非易失性存儲空間，系統(tǒng)斷電后，存儲于處理器內(nèi)部的程序會丟失，因此，所述FPGA器件連接自己專用的主動(dòng)配置芯片EPCSl ( 一種串行 Flash)，來完成內(nèi)部配置，由于EPCSl是配合FPGA使用的常見附屬元件，在此不再贅述；所述FLASH存儲器用于存儲各種參數(shù)，用于對所述DSP微處理器進(jìn)行加載代碼，完成內(nèi)部寄存器的配置；即完成FPFA器件和DSP微處理器的初始化工作。圖4為FPGA器件工作流程圖，圖5為DSP微處理器工作流程圖，如圖4和圖5所示，并請?jiān)俅螀⒖紙D2和圖3，系統(tǒng)開始運(yùn)行時(shí)，所述FPGA器件進(jìn)入等待狀態(tài)，等待接收從所述DSP微處理器發(fā)送的開始采集信號；所述DSP微處理器通過外部中斷(EXINT)向所述 FPGA器件發(fā)送開始采集信號，當(dāng)FPGA器件檢測到該信號之后，控制視頻數(shù)據(jù)采集單元1開始視頻采集，所述FPGA器件在采集的同時(shí)，將信號數(shù)據(jù)緩存到所述SRAM 51中，存儲完完整的一幀圖像之后，由外部中斷(EXINT)向所述DSP微處理器發(fā)送觸發(fā)信號，所述DSP微處理器接收到該信號之后，通過EMIF接口 23和讀取邏輯部213，將所DSP微處理器數(shù)據(jù)總線連接到SRAM 51中，并從SRAM 51中高速讀取這一幀圖像，同時(shí)將該圖像存儲到SDRAM 52當(dāng)中。所述DSP微處理器讀取和存儲完成數(shù)據(jù)之后，將與FPGA器件相連的一個(gè)通用輸入輸出管腳置低(圖未示)，當(dāng)FPGA器件檢測到該管腳變低之后再次進(jìn)入等待狀態(tài)，所述DSP微處理器開始處理該幀圖像，由圖像處理子單元22完成對視頻數(shù)據(jù)的分析，由于視頻數(shù)據(jù)是由圖像組成，因此，在分析時(shí)，主要是對讀出來的這一幀圖像進(jìn)行分析，在本發(fā)明中，所述的分析指的是根據(jù)能量梯度函數(shù)計(jì)算圖像的清晰度評價(jià)值，然后將該計(jì)算數(shù)據(jù)發(fā)送到電機(jī)控制單元3，所述電機(jī)控制單元3根據(jù)該計(jì)算數(shù)據(jù)得到電機(jī)的控制數(shù)據(jù)，對電機(jī)進(jìn)行一次驅(qū)動(dòng)， 控制電機(jī)(圖未示)正轉(zhuǎn)或反轉(zhuǎn)，從而移動(dòng)鏡頭，完成對焦，即完成一次循環(huán)，之后重新開始。 本實(shí)用新型提供的鏡頭自動(dòng)聚焦控制模塊可以實(shí)現(xiàn)攝像機(jī)的自動(dòng)對焦，即使在背景光線變化的場景中，也可以根據(jù)當(dāng)前圖像的清晰程度自動(dòng)調(diào)整焦距。并且，在實(shí)施時(shí)采用 FPGA器件和DSP微處理器相組合的系統(tǒng)架構(gòu)，發(fā)揮了 FPGA器件并行處理速度快和DSP微處理器實(shí)現(xiàn)算法靈活的優(yōu)點(diǎn)，較現(xiàn)有技術(shù)能夠快速地實(shí)現(xiàn)更為復(fù)雜的算法。從而為本模塊在各種復(fù)雜環(huán)境下能夠正常工作提供了保證，例如在光照條件不理想的情況下，對圖像做相應(yīng)的預(yù)處理，如圖像去噪，圖像增強(qiáng)等；并結(jié)合多種清晰度評價(jià)函數(shù)來評價(jià)圖像，再輔助以改進(jìn)的爬山搜索算法，使得在光照條件較差的情況下仍能對準(zhǔn)，可實(shí)現(xiàn)監(jiān)控?cái)z像機(jī)全自動(dòng)、脫離人工操控對焦，節(jié)省時(shí)間以及避免人力資源的浪費(fèi)，另外，本實(shí)用新型采用低功耗芯片，整體模塊耗電量也明顯低于現(xiàn)有技術(shù)。
權(quán)利要求1.一種鏡頭自動(dòng)聚焦控制模塊，包括電機(jī)控制單元(3)，其特征在于，還包括視頻數(shù)據(jù)采集單元(1)和視頻數(shù)據(jù)處理單元(2)；所述視頻數(shù)據(jù)采集單元(1)將從攝像機(jī)得到的模擬視頻數(shù)據(jù)轉(zhuǎn)換成數(shù)字視頻數(shù)據(jù)，并將所述數(shù)字視頻數(shù)據(jù)發(fā)送給所述視頻數(shù)據(jù)處理單元 O)，所述視頻數(shù)據(jù)處理單元( 對所述數(shù)字視頻數(shù)據(jù)進(jìn)行處理，并將處理結(jié)果發(fā)送給所述電機(jī)控制單元(3)，所述電機(jī)控制單元C3)根據(jù)所述處理結(jié)果向電機(jī)(4)輸出相應(yīng)的電機(jī)控制信號。
2.如權(quán)利要求1所述的鏡頭自動(dòng)聚焦控制模塊，其特征在于，所述視頻數(shù)據(jù)處理單元 (2)包括數(shù)據(jù)預(yù)處理子單元和圖像處理子單元(22)，所述信號預(yù)處理子單元接收所述視頻數(shù)據(jù)采集單元(1)發(fā)來的數(shù)字視頻數(shù)據(jù)，在得到一幀圖像后，將所述一幀圖像發(fā)送給所述圖像處理子單元(22)，所述圖像處理子單元0 接收完所述一幀圖像后，對該幀圖像進(jìn)行處理，并將處理結(jié)果發(fā)送給所述電機(jī)控制單元(3)。
3.如權(quán)利要求2所述的鏡頭自動(dòng)聚焦控制模塊，其特征在于，還包括存儲子單元(5)； 所述數(shù)據(jù)預(yù)處理子單元包括視頻流接收部011)、寫入邏輯部(21 和讀取邏輯部 (213)；所述視頻流接收部(211)接收所述視頻數(shù)據(jù)采集單元(1)發(fā)送來的數(shù)字視頻數(shù)據(jù)，通過寫入邏輯部(21 將接收到的數(shù)字視頻數(shù)據(jù)存儲到所述存儲子單元(5)，當(dāng)存儲完一幀圖像后，向所述圖像處理子單元0 發(fā)送中斷信號；所述讀取邏輯部(21 與所述圖像處理子單元0 相連接，所述圖像處理子單元02) 通過所述讀取邏輯部(21 從所述存儲子單元(5)中讀取數(shù)字視頻數(shù)據(jù)。
4.如權(quán)利要求3所述的鏡頭自動(dòng)聚焦控制模塊，其特征在于，所述數(shù)據(jù)預(yù)處理子單元(21)為FPGA器件，所述圖像處理子單元0 和電機(jī)控制單元C3)組合在一起為DSP微處理器。
5.如權(quán)利要求4所述的鏡頭自動(dòng)聚焦控制模塊，其特征在于，所述DSP微處理器還包括EMIF接口(23)，所述EMIF接口 Q3)分別與所述FPGA的讀取邏輯部(213)和所述圖像處理子單元0 連接。
6.如權(quán)利要求4或5所述的鏡頭自動(dòng)聚焦控制模塊，其特征在于，所述存儲子單元(5) 包括SRAM、SDRAM和FLASH存儲器，所述SRAM用于緩存所述數(shù)據(jù)預(yù)處理子單元Ql)從所述視頻數(shù)據(jù)采集單元(1)接收到的數(shù)字視頻數(shù)據(jù)；所述SDRAM用于存儲所述圖像處理子單元(22)從所述數(shù)據(jù)預(yù)處理子單元接收到的圖像；所述FLASH存儲器用于存儲各種參數(shù)。
7.如權(quán)利要求1-5任一所述的鏡頭自動(dòng)聚焦控制模塊，其特征在于，所述視頻數(shù)據(jù)采集單元(1)為一視頻解碼器及其外圍電路。
8.如權(quán)利要求7所述的鏡頭自動(dòng)聚焦控制模塊，其特征在于，所述視頻解碼器采用 ADV7180型號芯片。
專利摘要一種鏡頭自動(dòng)聚焦控制模塊，包括電機(jī)控制單元，還包括視頻數(shù)據(jù)采集單元和視頻數(shù)據(jù)處理單元；所述視頻數(shù)據(jù)采集單元將從攝像機(jī)得到的模擬視頻數(shù)據(jù)轉(zhuǎn)換成數(shù)字視頻數(shù)據(jù)，并將所述數(shù)字視頻數(shù)據(jù)發(fā)送給所述視頻數(shù)據(jù)處理單元，所述視頻數(shù)據(jù)處理單元對所述數(shù)字視頻數(shù)據(jù)進(jìn)行處理，并將處理結(jié)果發(fā)送給所述電機(jī)控制單元，所述電機(jī)控制單元根據(jù)所述處理結(jié)果向電機(jī)輸出相應(yīng)的電機(jī)控制信號。本系統(tǒng)采用現(xiàn)場FPGA器件和DSP微處理器相組合的系統(tǒng)架構(gòu)，發(fā)揮了FPGA器件并行處理速度快和DSP微處理器實(shí)現(xiàn)算法靈活的優(yōu)點(diǎn)，較現(xiàn)有系統(tǒng)能夠快速地實(shí)現(xiàn)更為復(fù)雜的算法，可實(shí)現(xiàn)監(jiān)控?cái)z像機(jī)全自動(dòng)、脫離人工操控對焦，節(jié)省時(shí)間以及避免了人力資源的浪費(fèi)。
文檔編號G03B13/36GK202003114SQ20112003495
公開日2011年10月5日 申請日期2011年1月27日 優(yōu)先權(quán)日2011年1月27日
發(fā)明者馬菁汀 申請人:北京高普樂光電科技有限公司