厚外延工藝光刻對準標記結構的制作方法
【專利摘要】本發(fā)明公開了一種厚外延工藝光刻對準標記結構，在半導體基底上存在有硅單晶區(qū)域、硅多晶區(qū)域和介質膜區(qū)域；在介質膜區(qū)域刻蝕有多個溝槽，作為光刻對準標記。本發(fā)明可以很好的解決厚外延生長后光刻對準標記變形的問題。
【專利說明】厚外延工藝光刻對準標記結構
【技術領域】
[0001]本發(fā)明涉及一種半導體集成電路結構。
【背景技術】
[0002]平面光波導功率分路器(PLC Optical Power Splitter),通過半導體工藝制作光分路器件，光分路的功能在芯片內實現(xiàn)，芯片兩端通過封裝耦合輸入輸出的光纖陣列實現(xiàn)和光纖的鏈接。PLC工藝具有:一、對波長不敏感；二、分光均勻性較好；三、可以拉制1X32路以上分光器件，且分光路數(shù)越多單位成本越便宜；四、器件體積較小等優(yōu)勢，市場前景廣闊。PLC的缺點:1、技術門檻較高，目前光分路芯片靠進口，國內僅幾家大學有實驗室水平；
2、國內目前工業(yè)生產僅有封裝廠商。
[0003]在實際生產過程中，由于PLC器件耦合器部分要求不同深度臺階式結構，總深度達13μπι。該結構功能受深度影響明顯，單純使用刻蝕工藝無法得到滿足要求結構，采用傳統(tǒng)外延與刻蝕結合的工藝。通過逐層刻蝕淀積等工藝形成不同功能器件區(qū)后，再經由外延工藝將單晶硅厚度補充到13微米。在此工藝中，硅單晶區(qū)域生長外延單晶，非硅單晶區(qū)域生長外延多晶。由于外延需要較高溫度淀積5?10微米，造成多晶表面粗糙以及外延過厚光刻對準標記變形消失等問題。
[0004]現(xiàn)有工藝通常采用硅區(qū)域刻蝕溝槽作為光刻對準標記，在厚外延生長后，光刻標記很容易發(fā)生畸變甚至完全消失，進而對光刻對準造成嚴重影響，使硅片無法繼續(xù)后續(xù)工藝流程。
【發(fā)明內容】
[0005]本發(fā)明所要解決的技術問題是提供一種厚外延工藝光刻對準標記結構，它可以解決對準標記變形、消失等問題。
[0006]為了解決以上技術問題，本發(fā)明提供了一種厚外延工藝光刻對準標記結構，在半導體基底上存在有硅單晶區(qū)域、硅多晶區(qū)域和介質膜區(qū)域；在介質膜區(qū)域刻蝕有多個溝槽，作為光刻對準標記。
[0007]本發(fā)明的有益效果在于:可以很好的解決厚外延生長后光刻對準標記變形的問題。
[0008]所述介質膜為氧化硅，氮化硅，氮氧化硅中的至少一種。
[0009]所述光刻標記的溝槽寬0.1-100微米，長0.1-100微米，深度為0.05-5微米。
[0010]所述介質膜的厚度大于光刻標記的溝槽深度。
[0011]硅外延在硅單晶或多晶區(qū)域生長的硅晶體的厚度為5-150微米，且在硅單晶區(qū)域生長硅單晶，硅多晶區(qū)域生長硅多晶或非晶，在介質膜區(qū)域，包括光刻標記溝槽內部不生長娃晶體。
[0012]所述光刻標記與硅單晶或多晶區(qū)域的距離比硅外延在該區(qū)域生長的硅晶體厚度大50微米以上。【專利附圖】
【附圖說明】
[0013]下面結合附圖和【具體實施方式】對本發(fā)明作進一步詳細說明。
[0014]圖1是娃襯底上生長S102層的不意圖；
[0015]圖2是在S102層上生長Poly的示意圖；
[0016]圖3是在Poly表面刻蝕光刻對準區(qū)域的示意圖；
[0017]圖4是在S102表面刻蝕光刻對準標記的示意圖；
[0018]圖5是利用外延選擇性形成光刻對準區(qū)清晰圖形的示意圖；
[0019]圖6是光刻對準圖形俯視圖；
[0020]圖7是本發(fā)明提供的對準標記與傳統(tǒng)對準標記對比圖。
【具體實施方式】
[0021]本發(fā)明提供了新型光刻對準圖標的制造方式，解決對準標記變形、消失等問題。
[0022]本發(fā)明在半導體基底片上同時存在硅單晶區(qū)域與多晶區(qū)域，介質膜區(qū)域，其中在介質膜區(qū)域刻蝕溝槽形成光刻對準標記。在后續(xù)的硅外延生長過程中，調節(jié)外延生長工藝實現(xiàn)在單晶區(qū)域生長外延單晶，多晶區(qū)域生長外延多晶，介質膜區(qū)域包括溝槽內部均不生長硅晶體，保證硅外延生長前后，對位標記不受厚外延影響。在介質膜區(qū)域與硅晶體區(qū)域交界處由于硅晶體橫向生長，與硅晶體區(qū)域相鄰的介質膜部分區(qū)域會有多晶橫向生長在上面，為了光刻信號不受干擾，這部分多晶必須與對位溝槽有足夠距離。
[0023]本發(fā)明可以很好的解決厚外延生長后光刻對準標記變形的問題。
[0024]一種厚外延工藝光刻對準標記的制作方法:
[0025]1.在硅基底片10上利用爐管或化學淀積方式形成厚度在0.5-3.0微米介質膜11(S102\SIN)，如圖1所示
[0026]2.在介質膜11表面利用化學淀積方式形成厚度在0.1-1.0微米硅多晶膜層12，如圖2所示
[0027]3.利用刻蝕工藝去除光刻對準區(qū)域和待單晶硅生長區(qū)域處硅多晶膜層，如圖3所
/Jn ο
[0028]4.利用光刻、刻蝕工藝在光刻對準區(qū)域13制作光刻對準標記溝槽14，如圖4所示，溝槽距離介質膜和硅晶體交界面200微米。
[0029]5.通過調節(jié)外延淀積程序,在娃單晶表面生成外延單晶,在多晶娃表面生成外延多晶硅15，厚度均在5-20微米，在介質膜區(qū)域不生長，從而保持刻蝕溝槽形貌，如圖5所示。該對準標記16俯視示意圖,如圖6所示。
[0030]6.本發(fā)明提供的對準標記與傳統(tǒng)對準標記對比:如圖7所示。傳統(tǒng)對位標記在經歷后外延生長后，對位標記畸變嚴重，SEM下幾乎不可辨識，而本發(fā)明提供的對位標記，由于外延并未在其上生長，完整精確的保留了刻蝕后對位溝槽形貌，可完好實現(xiàn)光刻對準。
[0031]本發(fā)明提供了新型光刻對準圖標的制造方式，通過光刻、刻蝕工藝在掩膜層(S102或SIN)制作光刻對準標記，并調節(jié)外延淀積程序，在此表面形成非淀積區(qū)，從而成功保持光刻對準標記原貌，解決對準標記變形、消失等問題。
[0032]本發(fā)明并不限于上文討論的實施方式。以上對【具體實施方式】的描述旨在于為了描述和說明本發(fā)明涉及的技術方案?；诒景l(fā)明啟示的顯而易見的變換或替代也應當被認為落入本發(fā)明的保護范圍。以上的【具體實施方式】用來揭示本發(fā)明的最佳實施方法，以使得本領域的普通技術人員能夠應用本發(fā)明的多種實施方式以及多種替代方式來達到本發(fā)明的目的。
【權利要求】
1.一種厚外延工藝光刻對準標記結構，其特征為:在半導體基底上存在有硅單晶區(qū)域、硅多晶區(qū)域和介質膜區(qū)域； 在介質膜區(qū)域刻蝕有多個溝槽，作為光刻對準標記。
2.如權利要求1所述的厚外延工藝光刻對準標記的結構，其特征為:所述介質膜為氧化硅，氮化硅，氮氧化硅中的至少一種。
3.如權利要求1所述的厚外延工藝光刻對準標記的結構，其特征為:所述光刻標記的溝槽寬0.1-100微米，長0.1-100微米，深度為0.05-5微米。
4.如權利要求1所述的厚外延工藝光刻對準標記的結構，其特征為:所述介質膜的厚度大于光刻對準標記的溝槽深度。
5.如權利要求1所述的厚外延工藝光刻對準標記的結構，其特征為:硅外延在硅單晶或多晶區(qū)域生長的硅晶體的厚度為5-150微米，且在硅單晶區(qū)域生長硅單晶，硅多晶區(qū)域生長硅多晶或非晶，在介質膜區(qū)域，包括光刻對準標記溝槽內部不生長硅晶體。
6.如權利要求1所述的厚外延工藝光刻對準標記的機構，其特征為:所述光刻對準標記與硅單晶或多晶區(qū)域的距離比硅外延在該區(qū)域生長的硅晶體厚度大50微米以上。
【文檔編號】G03F9/00GK103676485SQ201210323838
【公開日】2014年3月26日 申請日期:2012年9月4日 優(yōu)先權日:2012年9月4日
【發(fā)明者】劉繼全, 高杏, 羅嘯, 李偉峰 申請人:上海華虹宏力半導體制造有限公司