陣列基板及其制作方法、顯示裝置制造方法
【專利摘要】本發(fā)明提供了一種陣列基板及其制作方法、顯示裝置，屬于液晶顯示領(lǐng)域。其中，該陣列基板，包括襯底基板，所述襯底基板上形成有柵線、數(shù)據(jù)線、薄膜晶體管、公共電極、像素電極和鈍化層，所述柵線和數(shù)據(jù)線交叉限定出多個(gè)像素區(qū)域，所述薄膜晶體管包括與所述柵線連接的柵電極、與所述數(shù)據(jù)線連接的源電極和與所述像素電極連接的漏電極，所述柵電極上方設(shè)置有導(dǎo)電圖形，所述柵電極在垂直于襯底基板的方向上的投影落入所述導(dǎo)電圖形內(nèi)。本發(fā)明的技術(shù)方案能夠消除顯示裝置的暗區(qū)現(xiàn)象，提高顯示裝置的顯示質(zhì)量。
【專利說(shuō)明】陣列基板及其制作方法、顯示裝置
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及液晶顯示領(lǐng)域，特別是指一種陣列基板及其制作方法、顯示裝置。
【背景技術(shù)】
[0002] 隨著 TFT 產(chǎn)業(yè)的進(jìn)步及工藝的改善，ADS (ADvanced Super Dimension Switch，高 級(jí)超維場(chǎng)轉(zhuǎn)換）廣視角技術(shù)已被應(yīng)用到越來(lái)越多的產(chǎn)品當(dāng)中，包括手機(jī)、數(shù)碼相機(jī)、平板電 腦、筆記本電腦、及液晶電視等，其優(yōu)良的顯示特性已被越來(lái)越多的用戶所推崇，市場(chǎng)競(jìng)爭(zhēng) 力很強(qiáng)。
[0003] ADS技術(shù)是通過(guò)同一平面內(nèi)狹縫電極邊緣所產(chǎn)生的電場(chǎng)以及狹縫電極層與板狀電 極層間產(chǎn)生的電場(chǎng)形成多維電場(chǎng)，使液晶盒內(nèi)狹縫電極間、電極正上方所有取向液晶分子 都能夠產(chǎn)生旋轉(zhuǎn)，從而提高了液晶工作效率并增大了透光效率。高級(jí)超維場(chǎng)轉(zhuǎn)換技術(shù)可以 提高TFT-LCD (Thin Film Transistor-Liquid Crystal Display,薄膜場(chǎng)效應(yīng)晶體管液晶顯 示器）產(chǎn)品的畫面品質(zhì)，具有高分辨率、高透過(guò)率、低功耗、寬視角、高開口率、低色差、無(wú)擠 壓水波紋（push Mura)等優(yōu)點(diǎn)。
[0004] 現(xiàn)有ADS陣列基板的結(jié)構(gòu)如圖1和圖2所示，在襯底基板1上形成有柵線、數(shù)據(jù)線、 薄膜晶體管、公共電極9、像素電極4、有源層5、鈍化層8和柵絕緣層3,柵線和數(shù)據(jù)線交叉 限定出多個(gè)像素區(qū)域，薄膜晶體管包括與柵線連接的柵電極2、與數(shù)據(jù)線連接的源電極7和 與像素電極4連接的漏電極6。如圖1所示，公共電極圖形包括有多個(gè)鏤空區(qū)域S，鏤空區(qū) 域S的寬度為d，長(zhǎng)度不大于一個(gè)像素區(qū)域的長(zhǎng)度，圖中區(qū)域Μ為公共電極和像素電極交疊 的區(qū)域，在鏤空區(qū)域S下端的虛線框內(nèi)區(qū)域會(huì)因?yàn)橐壕∠蛭蓙y形成暗區(qū)，嚴(yán)重影響顯示 面板的透過(guò)率，對(duì)顯示面板的顯示造成影響；同時(shí)，在顯示面板工作時(shí)，柵電極形成的電場(chǎng) 往往會(huì)影響液晶偏轉(zhuǎn)，在柵電極附近區(qū)域造成漏光，為了使公共電極能夠遮擋住漏光處，鏤 空區(qū)域S的末端需要和柵電極保持至少為a的距離，這樣鏤空區(qū)域S末端形成的暗區(qū)在像 素區(qū)域中的位置會(huì)比較靠上，將進(jìn)一步影響顯示面板的光效。
【發(fā)明內(nèi)容】
[0005] 本發(fā)明要解決的技術(shù)問(wèn)題是提供一種陣列基板及其制作方法、顯示裝置，能夠消 除顯示裝置的暗區(qū)現(xiàn)象，提高顯示裝置的顯示質(zhì)量。
[0006] 為解決上述技術(shù)問(wèn)題，本發(fā)明的實(shí)施例提供技術(shù)方案如下：
[0007] 一方面，提供一種陣列基板，包括襯底基板，所述襯底基板上形成有柵線、數(shù)據(jù)線、 薄膜晶體管、公共電極、像素電極和鈍化層，所述柵線和數(shù)據(jù)線交叉限定出多個(gè)像素區(qū)域， 所述薄膜晶體管包括與所述柵線連接的柵電極、與所述數(shù)據(jù)線連接的源電極和與所述像素 電極連接的漏電極，其中，所述柵電極上方設(shè)置有導(dǎo)電圖形，所述柵電極在垂直于襯底基板 的方向上的投影落入所述導(dǎo)電圖形內(nèi)。
[0008] 進(jìn)一步地，所述導(dǎo)電圖形位于所述柵電極和所述公共電極之間。
[0009] 進(jìn)一步地，所述導(dǎo)電圖形與所述薄膜晶體管之間間隔有絕緣層，所述導(dǎo)電圖形與 所述公共電極之間間隔有所述鈍化層。
[0010] 進(jìn)一步地，所述導(dǎo)電圖形通過(guò)所述絕緣層上的過(guò)孔與所述源電極或漏電極連接。
[0011] 進(jìn)一步地，所述導(dǎo)電圖形的材料為Mo、Al、Ag、Pt、Cr、ΙΤ0或ΙΖ0。
[0012] 進(jìn)一步地，所述公共電極的圖形包括有多個(gè)鏤空區(qū)域。
[0013] 進(jìn)一步地，公共電極的圖形中的鏤空區(qū)域延伸至像素區(qū)域下端的黑矩陣遮擋區(qū)。
[0014] 進(jìn)一步地，所述鏤空區(qū)域的長(zhǎng)度大于一個(gè)像素區(qū)域的長(zhǎng)度。
[0015] 本發(fā)明實(shí)施例還提供了一種顯示裝置，包括如上所述的陣列基板。
[0016] 本發(fā)明實(shí)施例還提供了一種陣列基板的制作方法，所述陣列基板包括襯底基板， 所述襯底基板上形成有柵線、數(shù)據(jù)線、薄膜晶體管、公共電極、像素電極、有源層、鈍化層和 柵絕緣層，所述柵線和數(shù)據(jù)線交叉限定出多個(gè)像素區(qū)域，所述薄膜晶體管包括與所述柵線 連接的柵電極、與所述數(shù)據(jù)線連接的源電極和與所述像素電極連接的漏電極，其中，所述制 作方法包括：在所述柵電極上方形成導(dǎo)電圖形，使所述柵電極在垂直于襯底基板的方向上 的投影落入所述導(dǎo)電圖形內(nèi)。
[0017] 進(jìn)一步地，所述在所述柵電極上方形成導(dǎo)電圖形包括：
[0018] 在所述柵電極和所述公共電極之間形成所述導(dǎo)電圖形。
[0019] 進(jìn)一步地，所述制作方法還包括：
[0020] 在所述導(dǎo)電圖形與所述薄膜晶體管之間形成絕緣層；
[0021 ] 在所述導(dǎo)電圖形與所述公共電極之間形成所述鈍化層。
[0022] 進(jìn)一步地，形成所述絕緣層包括：
[0023] 在所述絕緣層上形成過(guò)孔，使所述導(dǎo)電圖形通過(guò)所述過(guò)孔與所述源電極或漏電極 連接。
[0024] 進(jìn)一步地，所述制作方法還包括：
[0025] 形成包括有多個(gè)鏤空區(qū)域的公共電極的圖形。
[0026] 進(jìn)一步地，公共電極的圖形中的鏤空區(qū)域延伸至像素區(qū)域下端的黑矩陣遮擋區(qū)。
[0027] 進(jìn)一步地，使所述鏤空區(qū)域的長(zhǎng)度大于一個(gè)像素區(qū)域的長(zhǎng)度。
[0028] 本發(fā)明的實(shí)施例具有以下有益效果：
[0029] 上述方案中，陣列基板上設(shè)置有導(dǎo)電圖形，該導(dǎo)電圖形覆蓋在薄膜晶體管的柵電 極上方，該導(dǎo)電圖形能夠屏蔽柵電極產(chǎn)生的電場(chǎng)，避免柵電極附近區(qū)域出現(xiàn)漏光；同時(shí)，由 于該導(dǎo)電圖形的存在，公共電極圖形不必再對(duì)柵電極進(jìn)行遮擋，公共電極圖形中的鏤空區(qū) 域可以延伸至像素區(qū)域下端的黑矩陣遮擋區(qū)，這樣即使在鏤空區(qū)域末端形成顯示暗區(qū)，該 顯示暗區(qū)也會(huì)被黑矩陣遮擋而不會(huì)影響正常顯示，從而能夠消除顯示裝置的暗區(qū)現(xiàn)象，提 高顯示裝置的顯示質(zhì)量。
【專利附圖】
【附圖說(shuō)明】
[0030] 圖1為現(xiàn)有ADS陣列基板的平面示意圖；
[0031] 圖2為圖1所示ADS陣列基板AA'方向上的截面示意圖；
[0032] 圖3為本發(fā)明實(shí)施例一陣列基板的平面示意圖；
[0033] 圖4為圖3所示陣列基板AA'方向上的截面示意圖；
[0034] 圖5為本發(fā)明實(shí)施例二陣列基板AA'方向上的截面示意圖；
[0035] 圖6為圖5所示陣列基板導(dǎo)電圖形上方的結(jié)構(gòu)示意圖；
[0036] 圖7為圖5所示陣列基板導(dǎo)電圖形下方的結(jié)構(gòu)示意圖；
[0037] 圖8為圖5所示陣列基板AA'方向上的截面示意圖；
[0038] 圖9為本發(fā)明實(shí)施例三陣列基板AA'方向上的截面示意圖。
【具體實(shí)施方式】
[0039] 為使本發(fā)明的實(shí)施例要解決的技術(shù)問(wèn)題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合 附圖及具體實(shí)施例進(jìn)行詳細(xì)描述。
[0040] 本發(fā)明的實(shí)施例提供一種陣列基板及其制作方法、顯示裝置，能夠消除顯示裝置 的暗區(qū)現(xiàn)象，提高顯示裝置的顯示質(zhì)量。
[0041] 本發(fā)明實(shí)施例提供了 一種陣列基板，包括襯底基板，所述襯底基板上形成有柵線、 數(shù)據(jù)線、薄膜晶體管、公共電極、像素電極和鈍化層，所述柵線和數(shù)據(jù)線交叉限定出多個(gè)像 素區(qū)域，所述薄膜晶體管包括與所述柵線連接的柵電極、與所述數(shù)據(jù)線連接的源電極和與 所述像素電極連接的漏電極，其中，所述柵電極上方設(shè)置有導(dǎo)電圖形，所述柵電極在垂直于 襯底基板的方向上的投影落入所述導(dǎo)電圖形內(nèi)。
[0042] 本發(fā)明的陣列基板上設(shè)置有導(dǎo)電圖形，該導(dǎo)電圖形覆蓋在薄膜晶體管的柵電極上 方，該導(dǎo)電圖形能夠屏蔽柵電極產(chǎn)生的電場(chǎng)，避免柵電極附近區(qū)域出現(xiàn)漏光；同時(shí)，由于該 導(dǎo)電圖形的存在，公共電極圖形不必再對(duì)柵電極進(jìn)行遮擋，公共電極圖形中的鏤空區(qū)域可 以延伸至像素區(qū)域下端的黑矩陣遮擋區(qū)，這樣即使在鏤空區(qū)域末端形成顯示暗區(qū)，該顯示 暗區(qū)也會(huì)被黑矩陣遮擋而不會(huì)影響正常顯示，從而能夠消除顯示裝置的暗區(qū)現(xiàn)象，提高顯 示裝置的顯示質(zhì)量。
[0043] 進(jìn)一步地，所述導(dǎo)電圖形位于所述柵電極和所述公共電極之間。
[0044] 進(jìn)一步地，所述導(dǎo)電圖形與所述薄膜晶體管之間間隔有絕緣層，所述導(dǎo)電圖形與 所述公共電極之間間隔有所述鈍化層。
[0045] 進(jìn)一步地，所述導(dǎo)電圖形通過(guò)所述絕緣層上的過(guò)孔與所述源電極或漏電極連接。
[0046] 進(jìn)一步地，所述導(dǎo)電圖形可以為透明導(dǎo)電材料制成或不透明導(dǎo)電材料制成，所述 導(dǎo)電圖形的材料可以為Mo、Al、Ag、Pt、Cr、ΙΤ0或ΙΖ0。
[0047] 進(jìn)一步地，所述公共電極的圖形包括有多個(gè)鏤空區(qū)域。
[0048] 進(jìn)一步地，公共電極的圖形中的鏤空區(qū)域延伸至像素區(qū)域下端的黑矩陣遮擋區(qū)。 [0049] 進(jìn)一步地，所述鏤空區(qū)域的長(zhǎng)度大于一個(gè)像素區(qū)域的長(zhǎng)度。
[0050] 本發(fā)明實(shí)施例還提供了一種顯示裝置，包括如上所述的陣列基板。其中，陣列基板 的結(jié)構(gòu)以及工作原理同上述實(shí)施例，在此不再贅述。另外，顯示裝置其他部分的結(jié)構(gòu)可以參 考現(xiàn)有技術(shù)，對(duì)此本文不再詳細(xì)描述。該顯示裝置可以為：液晶面板、電子紙、液晶電視、液 晶顯示器、數(shù)碼相框、手機(jī)、平板電腦等具有任何顯示功能的產(chǎn)品或部件。
[0051] 本發(fā)明實(shí)施例還提供了一種陣列基板的制作方法，所述陣列基板包括襯底基板， 所述襯底基板上形成有柵線、數(shù)據(jù)線、薄膜晶體管、公共電極、像素電極、有源層、鈍化層和 柵絕緣層，所述柵線和數(shù)據(jù)線交叉限定出多個(gè)像素區(qū)域，所述薄膜晶體管包括與所述柵線 連接的柵電極、與所述數(shù)據(jù)線連接的源電極和與所述像素電極連接的漏電極，所述制作方 法包括：在所述柵電極上方形成導(dǎo)電圖形，使所述柵電極在垂直于襯底基板的方向上的投 影落入所述導(dǎo)電圖形內(nèi)。
[0052] 本發(fā)明制作的陣列基板上設(shè)置有導(dǎo)電圖形，該導(dǎo)電圖形覆蓋在薄膜晶體管的柵電 極上方，該導(dǎo)電圖形能夠屏蔽柵電極產(chǎn)生的電場(chǎng)，避免柵電極附近區(qū)域出現(xiàn)漏光；同時(shí)，由 于該導(dǎo)電圖形的存在，公共電極圖形不必再對(duì)柵電極進(jìn)行遮擋，公共電極圖形中的鏤空區(qū) 域可以延伸至像素區(qū)域下端的黑矩陣遮擋區(qū)，這樣即使在鏤空區(qū)域末端形成顯示暗區(qū)，該 顯示暗區(qū)也會(huì)被黑矩陣遮擋而不會(huì)影響正常顯示，從而能夠消除顯示裝置的暗區(qū)現(xiàn)象，提 高顯示裝置的顯示質(zhì)量。
[0053] 進(jìn)一步地，所述在所述柵電極上方形成導(dǎo)電圖形包括：
[0054] 在所述柵電極和所述公共電極之間形成所述導(dǎo)電圖形。
[0055] 進(jìn)一步地，所述制作方法還包括：
[0056] 在所述導(dǎo)電圖形與所述薄膜晶體管之間形成絕緣層；
[0057] 在所述導(dǎo)電圖形與所述公共電極之間形成所述鈍化層。
[0058] 進(jìn)一步地，形成所述絕緣層包括：
[0059] 在所述絕緣層上形成過(guò)孔，使所述導(dǎo)電圖形通過(guò)所述過(guò)孔與所述源電極或漏電極 連接。
[0060] 進(jìn)一步地，所述制作方法還包括：
[0061] 形成包括有多個(gè)鏤空區(qū)域的公共電極的圖形。
[0062] 進(jìn)一步地，公共電極的圖形中的鏤空區(qū)域延伸至像素區(qū)域下端的黑矩陣遮擋區(qū)。
[0063] 進(jìn)一步地，使所述鏤空區(qū)域的長(zhǎng)度大于一個(gè)像素區(qū)域的長(zhǎng)度。
[0064] 下面結(jié)合附圖以及具體的實(shí)施例對(duì)本發(fā)明的陣列基板及其制作方法進(jìn)行進(jìn)一步 地介紹：
[0065] 實(shí)施例一
[0066] 本實(shí)施例中，在柵電極上方形成導(dǎo)電圖形，使柵電極在垂直于襯底基板的方向上 的投影落入該導(dǎo)電圖形內(nèi)，具體地，本實(shí)施例的陣列基板的制作方法包括以下步驟：
[0067] 在步驟al :提供一襯底基板1，在襯底基板1上形成柵電極2和柵線的圖形； [0068] 提供一襯底基板1，在襯底基板1上形成由柵金屬層組成的包括柵電極2和與柵電 極2連接的柵線的圖形。其中，襯底基板1可為玻璃基板或石英基板。
[0069] 具體地，可以采用濺射或熱蒸發(fā)的方法在襯底基板1上沉積一層厚度為 2500-16000A 的柵金屬層，柵金屬層可以是 Cu，Al，Ag，Mo, Cr，Nd，Ni，Mn，Ti，Ta，W 等 金屬以及這些金屬的合金，柵金屬層可以為單層結(jié)構(gòu)或者多層結(jié)構(gòu)，多層結(jié)構(gòu)比如Cu\Mo， Ti\Cu\Ti，Μο\Α1\Μο等。在柵金屬層上涂覆一層光刻膠，采用掩膜板對(duì)光刻膠進(jìn)行曝光， 使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于柵線和 柵電極的圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光 刻膠未保留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過(guò)刻蝕 工藝完全刻蝕掉光刻膠未保留區(qū)域的柵金屬薄膜，剝離剩余的光刻膠，形成柵線和柵電極2 的圖形。
[0070] 步驟a2 :在經(jīng)過(guò)步驟al的襯底基板1上形成柵絕緣層3 ;
[0071] 具體地，可以采用等離子體增強(qiáng)化學(xué)氣相沉積（PECVD)方法，在經(jīng)過(guò)步驟al的襯 底基板1上沉積厚度約為2000-6000A的柵絕緣層3,其中，柵絕緣層材料可以選用氧化 物、氮化物或者氮氧化物，柵絕緣層可以為單層、雙層或多層結(jié)構(gòu)。具體地，柵絕緣層可以是 SiNx，SiOx 或 Si(ON)x。
[0072] 步驟a3 :在柵絕緣層3上形成像素電極4的圖形；
[0073] 具體地，可以在柵絕緣層3上采用磁控濺射、熱蒸發(fā)或其它成膜方法沉積一層厚 度約為20-1000A的透明導(dǎo)電層，透明導(dǎo)電層可以選用ΙΤ0或ΙΖ0。在透明導(dǎo)電層上涂覆 光刻膠，進(jìn)行曝光、顯影，刻蝕透明導(dǎo)電層，并剝離光刻膠，形成由透明導(dǎo)電層組成的像素電 極4的圖形。
[0074] 步驟a4 :在經(jīng)過(guò)步驟a3的襯底基板1上形成有源層5的圖形；
[0075] 具體地，可以在經(jīng)過(guò)步驟a3的襯底基板1上采用磁控濺射、熱蒸發(fā)或其它成膜方 法沉積一層厚度約為20-1000A的透明金屬氧化物半導(dǎo)體層，透明金屬氧化物半導(dǎo)體層可 以選用非晶1620、!1120、1112110、2110、1102、5110、0(15110或其他金屬氧化物半導(dǎo)體材料。在透 明金屬氧化物半導(dǎo)體層上涂覆光刻膠，進(jìn)行曝光、顯影，刻蝕透明金屬氧化物半導(dǎo)體層，并 剝離光刻膠，形成由透明金屬氧化物半導(dǎo)體層組成的有源層5的圖形。
[0076] 步驟a5 :在經(jīng)過(guò)步驟a4的襯底基板1上形成數(shù)據(jù)線、源電極7、漏電極6和公共電 極線的圖形，漏電極6和像素電極4連接；
[0077] 具體地，可以在經(jīng)過(guò)步驟a4的襯底基板1上采用磁控濺射、熱蒸發(fā)或其它成膜方 法沉積一層厚度約為2000-6000Λ的源漏金屬層，源漏金屬層可以是Cu，Al，Ag，Mo, Cr， Nd，Ni，Mn，Ti，Ta，W等金屬以及這些金屬的合金。源漏金屬層可以是單層結(jié)構(gòu)或者多層結(jié) 構(gòu)，多層結(jié)構(gòu)比如Cu\M〇，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金屬層上涂覆一層光刻膠，采用掩 膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠 保留區(qū)域?qū)?yīng)于源電極、漏電極、公共電極線和數(shù)據(jù)線的圖形所在區(qū)域，光刻膠未保留區(qū)域 對(duì)應(yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光刻膠被完全去除，光刻 膠保留區(qū)域的光刻膠厚度保持不變；通過(guò)刻蝕工藝完全刻蝕掉光刻膠未保留區(qū)域的源漏金 屬薄膜，剝離剩余的光刻膠，形成數(shù)據(jù)線、源電極7、漏電極6和公共電極線的圖形，漏電極6 與像素電極4連接。
[0078] 步驟a6 :在經(jīng)過(guò)步驟a5的襯底基板1上形成包括有絕緣層過(guò)孔的絕緣層8的圖 形；
[0079] 具體地，可以在經(jīng)過(guò)步驟a5的襯底基板1上采用磁控濺射、熱蒸發(fā)、PECVD或其它 成膜方法沉積厚度為400-5000人的絕緣層材料，其中，絕緣層材料可以選用氧化物、氮化 物或氮氧化物，具體地，絕緣層可以是SiNx，SiOx或Si (0N) X。絕緣層可以是單層結(jié)構(gòu)，也 可以是采用氮化硅和氧化硅構(gòu)成的兩層結(jié)構(gòu)。
[0080] 在絕緣層材料上涂敷一層光刻膠；采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成 光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于絕緣層的圖形所在區(qū) 域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光 刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過(guò)刻蝕工藝完全刻蝕掉光刻 膠未保留區(qū)域的絕緣層材料，剝離剩余的光刻膠，形成包括絕緣層過(guò)孔的絕緣層8的圖形
[0081] 步驟a7 :在經(jīng)過(guò)步驟a6的襯底基板1上形成導(dǎo)電圖形10 ;
[0082] 具體地，可以在經(jīng)過(guò)步驟a6的襯底基板1上采用磁控濺射、熱蒸發(fā)或其它成膜方 法沉積一層厚度約為2000-6000A的導(dǎo)電層，導(dǎo)電層可以采用Cu，Al，Ag，Mo, Cr，Nd，Ni， Mn，Ti，Ta，W等金屬以及這些金屬的合金，還可以采用IZO及ITO等透明導(dǎo)電材料。導(dǎo)電層 可以是單層結(jié)構(gòu)或者多層結(jié)構(gòu)，在導(dǎo)電層上涂覆一層光刻膠，采用掩膜板對(duì)光刻膠進(jìn)行曝 光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于導(dǎo)電 圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保 留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過(guò)刻蝕工藝完全 刻蝕掉光刻膠未保留區(qū)域的導(dǎo)電層，剝離剩余的光刻膠，形成導(dǎo)電圖形10,導(dǎo)電圖形10位 于柵電極2上方。
[0083] 步驟a8 :在經(jīng)過(guò)步驟a7的襯底基板1上形成包括有鈍化層過(guò)孔的鈍化層11的圖 形；
[0084] 具體地，可以在經(jīng)過(guò)步驟a7的襯底基板1上采用磁控濺射、熱蒸發(fā)、PECVD或其它 成膜方法沉積厚度為400-5000人的鈍化層材料，其中，鈍化層材料可以選用氧化物、氮化 物或氮氧化物，具體地，鈍化層可以是SiNx，SiOx或Si (0N)X。鈍化層可以是單層結(jié)構(gòu)，也 可以是采用氮化硅和氧化硅構(gòu)成的兩層結(jié)構(gòu)。
[0085] 在鈍化層材料上涂敷一層光刻膠；采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成 光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于鈍化層的圖形所在區(qū) 域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的 光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過(guò)刻蝕工藝完全刻蝕掉光 刻膠未保留區(qū)域的鈍化層材料，剝離剩余的光刻膠，形成包括鈍化層過(guò)孔的鈍化層11的圖 形。
[0086] 步驟a9 :在經(jīng)過(guò)步驟a8的襯底基板上形成公共電極9的圖形；
[0087] 具體地，可以在經(jīng)過(guò)步驟a8的襯底基板上采用磁控濺射、熱蒸發(fā)或其它成膜方法 沉積一層厚度約為20-1000A的透明導(dǎo)電層，透明導(dǎo)電層可以選用ΙΤ0或ΙΖ0。在透明導(dǎo)電 層上涂覆光刻膠，進(jìn)行曝光、顯影，刻蝕透明導(dǎo)電層，并剝離光刻膠，形成由透明導(dǎo)電層組成 的公共電極9的圖形，公共電極9通過(guò)絕緣層過(guò)孔和鈍化層過(guò)孔與公共電極線連接。
[0088] 通過(guò)上述步驟al_a9即可制作出如圖3和圖4所示的陣列基板，本實(shí)施例的陣列 基板中，導(dǎo)電圖形覆蓋在薄膜晶體管的柵電極上方，該導(dǎo)電圖形能夠屏蔽柵電極產(chǎn)生的電 場(chǎng)，避免柵電極附近區(qū)域出現(xiàn)漏光；同時(shí)，由于該導(dǎo)電圖形的存在，公共電極圖形不必再對(duì) 柵電極進(jìn)行遮擋，公共電極圖形中的鏤空區(qū)域可以延伸至像素區(qū)域下端的黑矩陣遮擋區(qū)， 這樣即使在鏤空區(qū)域末端形成顯示暗區(qū)，該顯示暗區(qū)也會(huì)被黑矩陣遮擋而不會(huì)影響正常顯 示，從而能夠消除顯示裝置的暗區(qū)現(xiàn)象，提高顯示裝置的顯示質(zhì)量。
[0089] 實(shí)施例二
[0090] 本實(shí)施例中，在柵電極上方形成導(dǎo)電圖形，使柵電極在垂直于襯底基板的方向上 的投影落入該導(dǎo)電圖形內(nèi)，該導(dǎo)電圖形通過(guò)過(guò)孔與源電極或漏電極連接。具體地，本實(shí)施例 的陣列基板的制作方法包括以下步驟：
[0091] 在步驟bl :提供一襯底基板1，在襯底基板1上形成柵電極2和柵線的圖形；
[0092] 提供一襯底基板1，在襯底基板1上形成由柵金屬層組成的包括柵電極2和與柵電 極2連接的柵線的圖形。其中，襯底基板1可為玻璃基板或石英基板。
[0093] 具體地，可以采用濺射或熱蒸發(fā)的方法在襯底基板1上沉積一層厚度為 2500-16000A 的柵金屬層，柵金屬層可以是 Cu，Al，Ag，Mo, Cr，Nd，Ni，Mn，Ti，Ta，W 等金 屬以及這些金屬的合金，柵金屬層可以為單層結(jié)構(gòu)或者多層結(jié)構(gòu)，多層結(jié)構(gòu)比如Cu\Mo，Ti\ Cu\Ti，Mo\Al\Mo等。在柵金屬層上涂覆一層光刻膠，采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻 膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于柵線和柵電極 的圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未 保留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過(guò)刻蝕工藝完 全刻蝕掉光刻膠未保留區(qū)域的柵金屬薄膜，剝離剩余的光刻膠，形成柵線和柵電極2的圖 形。
[0094] 步驟b2 :在經(jīng)過(guò)步驟bl的襯底基板1上形成柵絕緣層3 ;
[0095] 具體地，可以采用等離子體增強(qiáng)化學(xué)氣相沉積（PECVD)方法，在經(jīng)過(guò)步驟bl的襯 底基板1上沉積厚度約為2000-6000A的柵絕緣層3,其中，柵絕緣層材料可以選用氧化 物、氮化物或者氮氧化物，柵絕緣層可以為單層、雙層或多層結(jié)構(gòu)。具體地，柵絕緣層可以是 SiNx，SiOx 或 Si(0N)x。
[0096] 步驟b3 :在柵絕緣層3上形成像素電極4的圖形；
[0097] 具體地，可以在柵絕緣層3上采用磁控濺射、熱蒸發(fā)或其它成膜方法沉積一層厚 度約為20-丨000A的透明導(dǎo)電層，透明導(dǎo)電層可以選用ΙΤ0或ΙΖ0。在透明導(dǎo)電層上涂覆 光刻膠，進(jìn)行曝光、顯影，刻蝕透明導(dǎo)電層，并剝離光刻膠，形成由透明導(dǎo)電層組成的像素電 極4的圖形。
[0098] 步驟b4 :在經(jīng)過(guò)步驟b3的襯底基板1上形成有源層5的圖形；
[0099] 具體地，可以在經(jīng)過(guò)步驟b3的襯底基板1上采用磁控濺射、熱蒸發(fā)或其它成膜方 法沉積一層厚度約為20-1000A的透明金屬氧化物半導(dǎo)體層，透明金屬氧化物半導(dǎo)體層可 以選用非晶1620、!1120、1112110、2110、1102、5110、0(15110或其他金屬氧化物半導(dǎo)體材料。在透 明金屬氧化物半導(dǎo)體層上涂覆光刻膠，進(jìn)行曝光、顯影，刻蝕透明金屬氧化物半導(dǎo)體層，并 剝離光刻膠，形成由透明金屬氧化物半導(dǎo)體層組成的有源層5的圖形。
[0100] 步驟b5 :在經(jīng)過(guò)步驟b4的襯底基板1上形成數(shù)據(jù)線、源電極7、漏電極6和公共電 極線的圖形，漏電極6和像素電極4連接；
[0101] 具體地，可以在經(jīng)過(guò)步驟b4的襯底基板1上采用磁控濺射、熱蒸發(fā)或其它成膜方 法沉積一層厚度約為2000-6000A的源漏金屬層，源漏金屬層可以是Cu，Al，Ag，Mo, Cr， Nd，Ni，Mn，Ti，Ta，W等金屬以及這些金屬的合金。源漏金屬層可以是單層結(jié)構(gòu)或者多層結(jié) 構(gòu)，多層結(jié)構(gòu)比如Cu\M〇，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金屬層上涂覆一層光刻膠，采用掩 膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠 保留區(qū)域?qū)?yīng)于源電極、漏電極、公共電極線和數(shù)據(jù)線的圖形所在區(qū)域，光刻膠未保留區(qū)域 對(duì)應(yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光刻膠被完全去除，光刻 膠保留區(qū)域的光刻膠厚度保持不變；通過(guò)刻蝕工藝完全刻蝕掉光刻膠未保留區(qū)域的源漏金 屬薄膜，剝離剩余的光刻膠，形成數(shù)據(jù)線、源電極7、漏電極6和公共電極線的圖形，漏電極6 與像素電極4連接。
[0102] 步驟b6 :在經(jīng)過(guò)步驟b5的襯底基板1上形成包括有第一絕緣層過(guò)孔和第二絕緣 層過(guò)孔的絕緣層8的圖形；
[0103] 具體地，可以在經(jīng)過(guò)步驟b5的襯底基板1上采用磁控濺射、熱蒸發(fā)、PECVD或其它 成膜方法沉積厚度為400-5000A的絕緣層材料，其中，絕緣層材料可以選用氧化物、氮化 物或氮氧化物，具體地，絕緣層可以是SiNx，SiOx或Si (0N) X。絕緣層可以是單層結(jié)構(gòu)，也 可以是采用氮化硅和氧化硅構(gòu)成的兩層結(jié)構(gòu)。
[0104] 在絕緣層材料上涂敷一層光刻膠；采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成 光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于絕緣層的圖形所在區(qū) 域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光 刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過(guò)刻蝕工藝完全刻蝕掉光刻 膠未保留區(qū)域的絕緣層材料，剝離剩余的光刻膠，形成包括第一絕緣層過(guò)孔和第二絕緣層 過(guò)孔的絕緣層8的圖形
[0105] 步驟b7 :在經(jīng)過(guò)步驟b6的襯底基板1上形成導(dǎo)電圖形10 ;
[0106] 具體地，可以在經(jīng)過(guò)步驟b6的襯底基板1上采用磁控濺射、熱蒸發(fā)或其它成膜方 法沉積一層厚度約為2000-6000A的導(dǎo)電層，導(dǎo)電層可以采用Cu，Al，Ag，Mo, Cr，Nd，Ni， Mn，Ti，Ta，W等金屬以及這些金屬的合金，還可以采用IZO及ITO等透明導(dǎo)電材料。導(dǎo)電層 可以是單層結(jié)構(gòu)或者多層結(jié)構(gòu)，在導(dǎo)電層上涂覆一層光刻膠，采用掩膜板對(duì)光刻膠進(jìn)行曝 光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于導(dǎo)電 圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保 留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過(guò)刻蝕工藝完全 刻蝕掉光刻膠未保留區(qū)域的導(dǎo)電層，剝離剩余的光刻膠，形成導(dǎo)電圖形10,導(dǎo)電圖形10位 于柵電極2上方，通過(guò)第一絕緣層過(guò)孔與漏電極6連接，進(jìn)一步地，導(dǎo)電圖形還可以通過(guò)第 一絕緣層過(guò)孔與源電極連接。
[0107] 步驟b8 :在經(jīng)過(guò)步驟b7的襯底基板1上形成包括有鈍化層過(guò)孔的鈍化層11的圖 形；
[0108] 具體地，可以在經(jīng)過(guò)步驟b7的襯底基板1上采用磁控濺射、熱蒸發(fā)、PECVD或其它 成膜方法沉積厚度為400-5000A的鈍化層材料，其中，鈍化層材料可以選用氧化物、氮化 物或氮氧化物，具體地，鈍化層可以是SiNx，SiOx或Si (0N)X。鈍化層可以是單層結(jié)構(gòu)，也 可以是采用氮化硅和氧化硅構(gòu)成的兩層結(jié)構(gòu)。
[0109] 在鈍化層材料上涂敷一層光刻膠；采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成 光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于鈍化層的圖形所在區(qū) 域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的 光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過(guò)刻蝕工藝完全刻蝕掉光 刻膠未保留區(qū)域的鈍化層材料，剝離剩余的光刻膠，形成包括鈍化層過(guò)孔的鈍化層11的圖 形。
[0110] 步驟b9 :在經(jīng)過(guò)步驟b8的襯底基板上形成公共電極9的圖形；
[0111] 具體地，可以在經(jīng)過(guò)步驟a8的襯底基板上采用磁控濺射、熱蒸發(fā)或其它成膜方法 沉積一層厚度約為20-1000A的透明導(dǎo)電層，透明導(dǎo)電層可以選用Ι--或ΙΖ0。在透明導(dǎo)電 層上涂覆光刻膠，進(jìn)行曝光、顯影，刻蝕透明導(dǎo)電層，并剝離光刻膠，形成由透明導(dǎo)電層組成 的公共電極9的圖形，公共電極9通過(guò)第二絕緣層過(guò)孔和鈍化層過(guò)孔與公共電極線連接。
[0112] 通過(guò)上述步驟bl-b9即可制作出如圖5和圖8所示的陣列基板，圖6為圖5所示 陣列基板導(dǎo)電圖形上方的結(jié)構(gòu)示意圖，圖7為圖5所示陣列基板導(dǎo)電圖形下方的結(jié)構(gòu)示意 圖。本實(shí)施例的陣列基板中，導(dǎo)電圖形覆蓋在薄膜晶體管的柵電極上方，該導(dǎo)電圖形能夠屏 蔽柵電極產(chǎn)生的電場(chǎng)，避免柵電極附近區(qū)域出現(xiàn)漏光；同時(shí)，由于該導(dǎo)電圖形的存在，公共 電極圖形不必再對(duì)柵電極進(jìn)行遮擋，公共電極圖形中的鏤空區(qū)域可以延伸至像素區(qū)域下端 的黑矩陣遮擋區(qū)，這樣即使在鏤空區(qū)域末端形成顯示暗區(qū)，該顯示暗區(qū)也會(huì)被黑矩陣遮擋 而不會(huì)影響正常顯示，從而能夠消除顯示裝置的暗區(qū)現(xiàn)象，提高顯示裝置的顯示質(zhì)量。另 夕卜，該導(dǎo)電圖形通過(guò)絕緣層過(guò)孔與源電極或者漏電極連接，這樣在顯示裝置工作時(shí)，導(dǎo)電圖 形上的電壓與像素電極上的電壓一致，與公共電極之間形成存儲(chǔ)電容，增大了陣列基板上 的存儲(chǔ)電容，能夠有效防止閃爍等不良。
[0113] 實(shí)施例三
[0114] 本實(shí)施例中，在柵電極上方形成導(dǎo)電圖形，使柵電極在垂直于襯底基板的方向上 的投影落入該導(dǎo)電圖形內(nèi)，具體地，本實(shí)施例的陣列基板的制作方法包括以下步驟：
[0115] 在步驟cl :提供一襯底基板1，在襯底基板1上形成柵電極2和柵線的圖形；
[0116] 提供一襯底基板1，在襯底基板1上形成由柵金屬層組成的包括柵電極2和與柵電 極2連接的柵線的圖形。其中，襯底基板1可為玻璃基板或石英基板。
[0117] 具體地，可以采用濺射或熱蒸發(fā)的方法在襯底基板1上沉積一層厚度為 2500-16000A 的柵金屬層，柵金屬層可以是 Cu，Al，Ag，Mo, Cr，Nd，Ni，Mn，Ti，Ta，W 等金 屬以及這些金屬的合金，柵金屬層可以為單層結(jié)構(gòu)或者多層結(jié)構(gòu)，多層結(jié)構(gòu)比如Cu\Mo，Ti\ Cu\Ti，Mo\Al\Mo等。在柵金屬層上涂覆一層光刻膠，采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻 膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于柵線和柵電極 的圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未 保留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過(guò)刻蝕工藝完 全刻蝕掉光刻膠未保留區(qū)域的柵金屬薄膜，剝離剩余的光刻膠，形成柵線和柵電極2的圖 形。
[0118] 步驟c2 :在經(jīng)過(guò)步驟cl的襯底基板1上形成柵絕緣層3 ;
[0119] 具體地，可以采用等離子體增強(qiáng)化學(xué)氣相沉積（PECVD)方法，在經(jīng)過(guò)步驟cl的襯 底基板1上沉積厚度約為2000-6000人的柵絕緣層3,其中，柵絕緣層材料可以選用氧化 物、氮化物或者氮氧化物，柵絕緣層可以為單層、雙層或多層結(jié)構(gòu)。具體地，柵絕緣層可以是 SiNx，SiOx 或 Si(0N)x。
[0120] 步驟c3 :在柵絕緣層3上形成像素電極4的圖形；
[0121] 具體地，可以在柵絕緣層3上采用磁控濺射、熱蒸發(fā)或其它成膜方法沉積一層厚 度約為20-1000A的透明導(dǎo)電層，透明導(dǎo)電層可以選用ΙΤ0或ΙΖ0。在透明導(dǎo)電層上涂覆 光刻膠，進(jìn)行曝光、顯影，刻蝕透明導(dǎo)電層，并剝離光刻膠，形成由透明導(dǎo)電層組成的像素電 極4的圖形。
[0122] 步驟c4 :在經(jīng)過(guò)步驟c3的襯底基板1上形成有源層5的圖形；
[0123] 具體地，可以在經(jīng)過(guò)步驟c3的襯底基板1上采用磁控濺射、熱蒸發(fā)或其它成膜方 法沉積一層厚度約為20-1000A的透明金屬氧化物半導(dǎo)體層，透明金屬氧化物半導(dǎo)體層可 以選用非晶IGZ0、HIZ0、InZn0、Zn0、Ti02、Sn0、CdSn0或其他金屬氧化物半導(dǎo)體材料。在透 明金屬氧化物半導(dǎo)體層上涂覆光刻膠，進(jìn)行曝光、顯影，刻蝕透明金屬氧化物半導(dǎo)體層，并 剝離光刻膠，形成由透明金屬氧化物半導(dǎo)體層組成的有源層5的圖形。
[0124] 步驟c5 :在經(jīng)過(guò)步驟c4的襯底基板1上形成數(shù)據(jù)線、源電極7、漏電極6和公共電 極線的圖形，漏電極6和像素電極4連接；
[0125] 具體地，可以在經(jīng)過(guò)步驟c4的襯底基板1上采用磁控濺射、熱蒸發(fā)或其它成膜方 法沉積一層厚度約為2000-6000A的源漏金屬層，源漏金屬層可以是Cu，Al，Ag，Mo，Cr， Nd，Ni，Mn，Ti，Ta，W等金屬以及這些金屬的合金。源漏金屬層可以是單層結(jié)構(gòu)或者多層結(jié) 構(gòu)，多層結(jié)構(gòu)比如Cu\M〇，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金屬層上涂覆一層光刻膠，采用掩 膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠 保留區(qū)域?qū)?yīng)于源電極、漏電極、公共電極線和數(shù)據(jù)線的圖形所在區(qū)域，光刻膠未保留區(qū)域 對(duì)應(yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光刻膠被完全去除，光刻 膠保留區(qū)域的光刻膠厚度保持不變；通過(guò)刻蝕工藝完全刻蝕掉光刻膠未保留區(qū)域的源漏金 屬薄膜，剝離剩余的光刻膠，形成數(shù)據(jù)線、源電極7、漏電極6和公共電極線的圖形，漏電極6 與像素電極4連接。
[0126] 步驟c6 :在經(jīng)過(guò)步驟c5的襯底基板1上形成包括有絕緣層過(guò)孔的絕緣層8的圖 形；
[0127] 具體地，可以在經(jīng)過(guò)步驟c5的襯底基板1上采用磁控濺射、熱蒸發(fā)、PECVD或其它 成膜方法沉積厚度為400-5000A的絕緣層材料，其中，絕緣層材料可以選用氧化物、氮化 物或氮氧化物，具體地，絕緣層可以是SiNx，SiOx或Si (0N) X。絕緣層可以是單層結(jié)構(gòu)，也 可以是采用氮化硅和氧化硅構(gòu)成的兩層結(jié)構(gòu)。
[0128] 在絕緣層材料上涂敷一層光刻膠；采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成 光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于絕緣層的圖形所在區(qū) 域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光 刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過(guò)刻蝕工藝完全刻蝕掉光刻 膠未保留區(qū)域的絕緣層材料，剝離剩余的光刻膠，形成包括有絕緣層過(guò)孔的絕緣層8的圖 形
[0129] 步驟c7 :在經(jīng)過(guò)步驟c6的襯底基板1上形成導(dǎo)電圖形10 ;
[0130] 具體地，可以在經(jīng)過(guò)步驟c6的襯底基板1上采用磁控濺射、熱蒸發(fā)或其它成膜方 法沉積一層厚度約為2000-6000A的導(dǎo)電層，導(dǎo)電層可以采用Cu，Al，Ag，Mo, Cr，Nd，Ni， Mn，Ti，Ta，W等金屬以及這些金屬的合金，還可以采用ΙΖ0及ΙΤ0等透明導(dǎo)電材料。導(dǎo)電層 可以是單層結(jié)構(gòu)或者多層結(jié)構(gòu)，在導(dǎo)電層上涂覆一層光刻膠，采用掩膜板對(duì)光刻膠進(jìn)行曝 光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于導(dǎo)電 圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保 留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過(guò)刻蝕工藝完全 刻蝕掉光刻膠未保留區(qū)域的導(dǎo)電層，剝離剩余的光刻膠，形成導(dǎo)電圖形10,導(dǎo)電圖形10位 于柵電極2上方。
[0131] 步驟c8 :在經(jīng)過(guò)步驟c7的襯底基板1上形成包括有鈍化層過(guò)孔的鈍化層11的圖 形；
[0132] 具體地，可以在經(jīng)過(guò)步驟c7的襯底基板1上采用磁控濺射、熱蒸發(fā)、PECVD或其它 成膜方法沉積厚度為400-5000A的鈍化層材料，其中，鈍化層材料可以選用氧化物、氮化 物或氮氧化物，具體地，鈍化層可以是SiNx，SiOx或Si(0N)x。鈍化層可以是單層結(jié)構(gòu)，也 可以是采用氮化硅和氧化硅構(gòu)成的兩層結(jié)構(gòu)。
[0133] 在鈍化層材料上涂敷一層光刻膠；采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成 光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于鈍化層的圖形所在區(qū) 域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的 光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過(guò)刻蝕工藝完全刻蝕掉光 刻膠未保留區(qū)域的鈍化層材料，剝離剩余的光刻膠，形成包括鈍化層過(guò)孔的鈍化層11的圖 形。
[0134] 步驟c9 :在經(jīng)過(guò)步驟c8的襯底基板上形成公共電極9的圖形；
[0135] 具體地，可以在經(jīng)過(guò)步驟c8的襯底基板上采用磁控濺射、熱蒸發(fā)或其它成膜方法 沉積一層厚度約為20-1000A的透明導(dǎo)電層，透明導(dǎo)電層可以選用ΙΤ0或ΙΖ0。在透明導(dǎo)電 層上涂覆光刻膠，進(jìn)行曝光、顯影，刻蝕透明導(dǎo)電層，并剝離光刻膠，形成由透明導(dǎo)電層組成 的公共電極9的圖形，公共電極9通過(guò)第二絕緣層過(guò)孔和鈍化層過(guò)孔與公共電極線連接。
[0136] 現(xiàn)有陣列基板上公共電極的圖形中鏤空區(qū)域S的長(zhǎng)度不大于一個(gè)像素區(qū)域的長(zhǎng) 度，而本實(shí)施例的陣列基板中，公共電極的圖形中鏤空區(qū)域S的長(zhǎng)度大于一個(gè)像素區(qū)域的 長(zhǎng)度，如圖9所示，鏤空區(qū)域S的長(zhǎng)度可以為二個(gè)像素區(qū)域的長(zhǎng)度、或者三個(gè)像素區(qū)域的長(zhǎng) 度、或者N(N大于3)個(gè)像素區(qū)域的長(zhǎng)度等等，這樣鏤空區(qū)域S貫穿多個(gè)像素區(qū)域，在有的像 素區(qū)域中就可以不存在鏤空區(qū)域S末端，這樣也就不會(huì)形成暗區(qū)，從而可以消除顯示裝置 的暗區(qū)現(xiàn)象，提高顯示裝置的顯示質(zhì)量。
[0137] 以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員 來(lái)說(shuō)，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也 應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1. 一種陣列基板，包括襯底基板，所述襯底基板上形成有柵線、數(shù)據(jù)線、薄膜晶體管、公 共電極、像素電極和鈍化層，所述柵線和數(shù)據(jù)線交叉限定出多個(gè)像素區(qū)域，所述薄膜晶體管 包括與所述柵線連接的柵電極、與所述數(shù)據(jù)線連接的源電極和與所述像素電極連接的漏電 極，其特征在于，所述柵電極上方設(shè)置有導(dǎo)電圖形，所述柵電極在垂直于襯底基板的方向上 的投影落入所述導(dǎo)電圖形內(nèi)。
2. 根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述導(dǎo)電圖形位于所述柵電極和所 述公共電極之間。
3. 根據(jù)權(quán)利要求2所述的陣列基板，其特征在于，所述導(dǎo)電圖形與所述薄膜晶體管之 間間隔有絕緣層，所述導(dǎo)電圖形與所述公共電極之間間隔有所述鈍化層。
4. 根據(jù)權(quán)利要求3所述的陣列基板，其特征在于，所述導(dǎo)電圖形通過(guò)所述絕緣層上的 過(guò)孔與所述源電極或漏電極連接。
5. 根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述導(dǎo)電圖形的材料為Mo、Al、Ag、 Pt、Cr、IT0 或IZO。
6. 根據(jù)權(quán)利要求1-5任一項(xiàng)所述的陣列基板，其特征在于，所述公共電極的圖形包括 有多個(gè)鏤空區(qū)域。
7. 根據(jù)權(quán)利要求6所述的陣列基板，其特征在于，公共電極的圖形中的鏤空區(qū)域延伸 至像素區(qū)域下端的黑矩陣遮擋區(qū)。
8. 根據(jù)權(quán)利要求6所述的陣列基板，其特征在于，所述鏤空區(qū)域的長(zhǎng)度大于一個(gè)像素 區(qū)域的長(zhǎng)度。
9. 一種顯示裝置，其特征在于，包括如權(quán)利要求1-8中任一項(xiàng)所述的陣列基板。
10. -種陣列基板的制作方法，所述陣列基板包括襯底基板，所述襯底基板上形成有柵 線、數(shù)據(jù)線、薄膜晶體管、公共電極、像素電極、有源層、鈍化層和柵絕緣層，所述柵線和數(shù)據(jù) 線交叉限定出多個(gè)像素區(qū)域，所述薄膜晶體管包括與所述柵線連接的柵電極、與所述數(shù)據(jù) 線連接的源電極和與所述像素電極連接的漏電極，其特征在于，所述制作方法包括：在所述 柵電極上方形成導(dǎo)電圖形，使所述柵電極在垂直于襯底基板的方向上的投影落入所述導(dǎo)電 圖形內(nèi)。
11. 根據(jù)權(quán)利要求10所述的陣列基板的制作方法，其特征在于，所述在所述柵電極上 方形成導(dǎo)電圖形包括： 在所述柵電極和所述公共電極之間形成所述導(dǎo)電圖形。
12. 根據(jù)權(quán)利要求11所述的陣列基板的制作方法，其特征在于，所述制作方法還包括： 在所述導(dǎo)電圖形與所述薄膜晶體管之間形成絕緣層； 在所述導(dǎo)電圖形與所述公共電極之間形成所述鈍化層。
13. 根據(jù)權(quán)利要求12所述的陣列基板的制作方法，其特征在于，形成所述絕緣層包括： 在所述絕緣層上形成過(guò)孔，使所述導(dǎo)電圖形通過(guò)所述過(guò)孔與所述源電極或漏電極連 接。
14. 根據(jù)權(quán)利要求10-13任一項(xiàng)所述的陣列基板的制作方法，其特征在于，所述制作方 法還包括： 形成包括有多個(gè)鏤空區(qū)域的公共電極的圖形。
15. 根據(jù)權(quán)利要求14所述的陣列基板的制作方法，其特征在于，公共電極的圖形中的 鏤空區(qū)域延伸至像素區(qū)域下端的黑矩陣遮擋區(qū)。
16.根據(jù)權(quán)利要求14所述的陣列基板的制作方法，其特征在于，使所述鏤空區(qū)域的長(zhǎng) 度大于一個(gè)像素區(qū)域的長(zhǎng)度。
【文檔編號(hào)】G02F1/1333GK104216190SQ201410433472
【公開日】2014年12月17日 申請(qǐng)日期:2014年8月28日 優(yōu)先權(quán)日:2014年8月28日
【發(fā)明者】姜文博, 包智穎, 肖文俊 申請(qǐng)人:京東方科技集團(tuán)股份有限公司, 北京京東方光電科技有限公司