本發(fā)明涉及顯示技術領域，尤其涉及一種陣列基板、顯示裝置及其驅動方法。

背景技術：

在平板顯示器的陣列基板上，如圖1所示的雙柵設計一般是一種柵線數(shù)目加倍，數(shù)據(jù)線數(shù)目減半，能夠有效降低源極驅動ic成本的像素設計方案。如圖1所示，陣列基板上的像素電極p11連接到晶體管t11，晶體管t11連接至數(shù)據(jù)線d1，晶體管t11的柵極連接至柵線g2。像素電極p12連接到晶體管t12，晶體管t12連接至數(shù)據(jù)線d1，晶體管t12的柵極連接至柵線g1。同一行像素p13和p14等按照類似的方式布置晶體管及其連接方式。后續(xù)行像素及其晶體管的布置方式和連接方式以此類推。

本申請的發(fā)明人在實施上述結構的過程中發(fā)現(xiàn)：對于低頻(例如1hz)顯示面板，在圖1所示的陣列基板上施加低頻信號，其像素電壓保持時間較長，漏電流較大，漏電風險大，無法滿足低頻低功耗顯示需求。

技術實現(xiàn)要素：

本發(fā)明的目的是提供一種陣列基板、顯示裝置及其驅動方法，可以有效地降低源極驅動ic成本，同時降低漏電流，滿足低頻低功耗顯示需求。

本申請實施例提供了一種陣列基板，包括柵線和數(shù)據(jù)線、以及設置在柵線和數(shù)據(jù)線圍設區(qū)域內的像素電極；其中，每隔兩列像素電極設有一條數(shù)據(jù)線，該數(shù)據(jù)線為其相鄰的兩列像素電極提供數(shù)據(jù)信號；相鄰兩行像素電極之間設有三條柵線，該三條柵線中的一條同時為所述兩行像素電極提供控制信號，另外兩條分別為所述兩行像素電極提供控制信號；

所述每個像素電極通過兩個串聯(lián)的晶體管連接到與其相鄰的數(shù)據(jù)線。

進一步地，所述兩個晶體管分別由兩條柵線控制，其中一個晶體管連接像素電極，另一個晶體管連接數(shù)據(jù)線。

進一步地，所述相鄰兩行像素電極之間的相鄰第一和第二柵線控制的兩個晶體管串聯(lián)至第一像素，所述相鄰兩行像素電極之間的相鄰第二和第三柵線控制的兩個晶體管串聯(lián)至第二像素電極，其中所述第一像素電極和第二像素電極分別位于相鄰行和相鄰列上。

可選地，連接所述第一像素電極和第二像素電極的晶體管連接到同一條數(shù)據(jù)線。

可選地，連接所述第一像素的兩個晶體管中，第一晶體管的柵極連接至所述第一柵線，該第一晶體管的漏極連接所述第一像素的像素電極，該第一晶體管的源極連接第二晶體管的漏極；所述第二晶體管的柵極連接至所述第二柵線，該第二晶體管的源極連接所述數(shù)據(jù)線；

連接所述第二像素的兩個晶體管中，第四晶體管的柵極連接至所述第三柵線，該第四晶體管的漏極連接所述第二像素的像素電極，該第四晶體管的源極第三晶體管的漏極；所述第三晶體管的柵極連接至所述第二柵線，該第三晶體管的源極連接所述數(shù)據(jù)線。

可選地，一行像素上方的第三柵線與該行像素下方的第一柵線加載相同控制信號，這兩條柵線分別控制所述同一行像素里的相鄰兩個像素，所述相鄰兩個像素由同一條數(shù)據(jù)線提供信號。

可選地，在第一行像素的上方設有兩條柵線，該兩條柵線共同控制奇數(shù)列或者偶數(shù)列的像素電極；

在最后一行像素的下方設有兩條柵線，該兩條柵線共同控制偶數(shù)列或者奇數(shù)列的像素電極。

本申請實施例還提供了一種顯示裝置，該顯示裝置包括上述任一款的陣列基板。

本申請實施例還提供了一種用于上述顯示裝置的驅動方法，包括：

依次向相鄰兩行像素電極之間的三條柵線施加控制信號；其中，與上方像素電極相連的兩條柵線的有效信號時序有部分重疊，與下方像素電極相連的兩條柵線的有效信號時序有部分重疊。

進一步地，所述柵線的有效信號時序包括第一部分和第二部分，控制同一行像素電極的兩條柵線中的第一條柵線的有效信號時序的第二部分與這兩條柵線中的第二條柵線的有效信號時序的第一部分重疊。

進一步地，所述第一部分和第二部分的時長相等。

本申請實施例采用一種全新的雙柵控制雙晶體管的像素設計方案，把普通雙晶體管像素設計和雙柵控制晶體管有效地結合在一起，一方面,相對于雙柵像素設計而言，每兩列像素共用一條數(shù)據(jù)線，使數(shù)據(jù)信號線數(shù)目減半，有效地降低源極驅動ic成本；另一方面，相對于普通雙柵像素設計而言，雙柵控制串聯(lián)的雙晶體管能夠在低頻(1hz)一幀時間內有效減小漏電流，從而保持電壓恒定，實現(xiàn)低頻低功耗顯示。

附圖說明

為了更清楚地說明本發(fā)明實施例的技術方案，下面將對實施例的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅涉及本發(fā)明的一實施例，而非對本發(fā)明的限制。

圖1為現(xiàn)有的一種雙柵控制像素設計的平面示意圖；

圖2為本發(fā)明一實施例提供的一種陣列基板的電路的平面示意圖；

圖3為本發(fā)明一實施例提供的一種陣列基板的電路波形示意圖。

具體實施方式

為使本發(fā)明實施例的目的、技術方案和優(yōu)點更加清楚，下面將結合本發(fā)明實施例的附圖，對本發(fā)明實施例的技術方案進行清楚、完整地描述。顯然，所描述的實施例是本發(fā)明的一部分實施例，而不是全部的實施例?；谒枋龅谋景l(fā)明的實施例，本領域普通技術人員在無需創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

除非另外定義，本公開使用的技術術語或者科學術語應當為本發(fā)明所屬領域內具有一般技能的人士所理解的通常意義。本公開的實施例中使用的“第一”、“第二”以及類似的詞語并不表示任何順序、數(shù)量或者重要性，而只是用來區(qū)分不同的組成部分?！鞍ā被蛘摺鞍钡阮愃频脑~語意指出現(xiàn)該詞前面的元件或者物件涵蓋出現(xiàn)在該詞后面列舉的元件或者物件及其等同，而不排除其他元件或者物件。“連接”或者“相連”等類似的詞語并非限定于物理的或者機械的連接，而是可以包括電性的連接，不管是直接的還是間接的。“上”、“下”、“左”、“右”等僅用于表示相對位置關系，當被描述對象的絕對位置改變后，則該相對位置關系也可能相應地改變。

圖2所示是本申請實施例的一種陣列基板，包括柵線g1、g2、g3、g4、g5、g6…等，和數(shù)據(jù)線d1、d2…等，以及設置在柵線和數(shù)據(jù)線圍設區(qū)域內的像素電極p11、p12、p13、p14…等,p21、p22、p23、p24…等,p31、p32、p33、p34…等；在第一列像素電極p11、p21、p31和第二列像素電極p12、p22、p32之間形成第一條數(shù)據(jù)線d1，它為其兩側的像素電極p11、p21、p31和p12、p22、p32提供數(shù)據(jù)信號；在第三列像素電極p13、p23、p33和第四列像素電極p14、p24、p34之間形成第二條數(shù)據(jù)線d2，它為其兩側的像素電極p13、p23、p33和p14、p24、p34提供數(shù)據(jù)信號；依此類推，每隔兩列像素電極設有一條數(shù)據(jù)線，該數(shù)據(jù)線為其相鄰的兩列像素電極提供數(shù)據(jù)信號；在第一行像素電極p11、p12、p13、p14和第二行像素電極p21、p22、p23、p24之間設有三條柵線g2、g3和g4，柵線g3為連接至第一行的像素電極p11、p13的晶體管提供柵極控制信號，柵線g3同時為連接至第二行的像素電極p22、p24的晶體管提供柵極控制信號；柵線g2只為連接至第一行的像素電極p11、p13的晶體管提供柵極控制信號，柵線g4只為連接至第二行的像素電極p22、p24的晶體管提供柵極控制信號；在第二行像素電極p21、p22、p23、p24和第三行像素電極p31、p32、p33、p34之間設有三條柵線g4、g5和g6，其中柵線g5為連接至第二行的像素電極p21、p23的晶體管提供柵極控制信號，柵線g5同時為連接至第三行的像素電極p32、p34的晶體管提供柵極控制信號；柵線g4只為連接至第二行的像素電極p21、p23的晶體管提供柵極控制信號，柵線g6只為連接至第三行的像素電極p32、p34的晶體管提供柵極控制信號；依此類推，相鄰兩行像素電極之間設有三條柵線，該三條柵線中的一條同時為所述兩行像素電極提供控制信號，另外兩條分別為所述兩行像素電極提供控制信號。

需要說明的是，在圖2中柵線g2、g4、g6實際上都是信號輸入端連接在一起或者加載有相同控制信號的兩條柵線，在另一實施例中也可以將其拆分為兩條獨立的柵線。以圖2中的柵線g2為例，可以拆分為柵線g2-1和柵線g2-2；其中，柵線g2-1位于第一行像素電極的上方，為像素電極p12、p14的晶體管提供柵極控制信號，柵線g2-2位于第一行像素電極的下方，為第一行的像素電極p11、p13的晶體管提供柵極控制信號。

每個像素電極通過兩個串聯(lián)的晶體管連接到與其相鄰的數(shù)據(jù)線。第一行像素電極中，像素電極p11通過串聯(lián)的晶體管t111和t112連接至數(shù)據(jù)線d1，像素電極p12通過串聯(lián)的晶體管t122和t121連接至數(shù)據(jù)線d1，像素電極p13通過串聯(lián)的晶體管t131和t132連接至數(shù)據(jù)線d2，像素電極p14通過串聯(lián)的晶體管t142和t141連接至數(shù)據(jù)線d2；第二行像素電極中，像素電極p21通過串聯(lián)的晶體管t211和t212連接至數(shù)據(jù)線d1，像素電極p22通過串聯(lián)的晶體管t222和t221連接至數(shù)據(jù)線d1，像素電極p23通過串聯(lián)的晶體管t231和t232連接至數(shù)據(jù)線d2，像素電極p24通過串聯(lián)的晶體管t242和t241連接至數(shù)據(jù)線d2；第三行像素電極中，像素電極p31通過串聯(lián)的晶體管t311和t312連接至數(shù)據(jù)線d1，像素電極p32通過串聯(lián)的晶體管t322和t321連接至數(shù)據(jù)線d1，像素電極p33通過串聯(lián)的晶體管t331和t332連接至數(shù)據(jù)線d2，像素電極p34通過串聯(lián)的晶體管t342和t341連接至數(shù)據(jù)線d2；后續(xù)行和后續(xù)列的像素電極按照類似的方式通過兩個串聯(lián)的晶體管與數(shù)據(jù)線連接。如圖2所示，第一行像素電極中，像素電極p11通過串聯(lián)的晶體管t111和t112連接至數(shù)據(jù)線d1，晶體管t111的漏極連接像素電極p11，晶體管t111的柵極連接至柵線g2，或者直接由柵線g2控制；晶體管t111的源極直接連接晶體管t112的漏極，或者晶體管t111的源極同時作為晶體管t112的漏極，晶體管t112的源極連接數(shù)據(jù)線d1，晶體管t112的柵極連接至柵線g3，或者直接由柵線g3控制。像素電極p12通過串聯(lián)的晶體管t121和t122連接至數(shù)據(jù)線d1，晶體管t121的漏極連接像素電極p12，晶體管t121的柵極連接至柵線g2，或者直接由柵線g2控制；晶體管t121的源極連接晶體管t122的漏極，或者晶體管t121的源極同時作為晶體管t122的漏極，晶體管t122的源極連接數(shù)據(jù)線d1，晶體管t122的柵極連接至柵線g1，或者直接由柵線g1控制。

其中柵線g1和g2設置于第一行像素電極的上方，柵線g2、g3和g4設置于第一行像素電極和第二行像素電極之間，第一行像素電極上方的柵線g2與第一行和第二行像素電極之間的柵線g2在柵線引出區(qū)連接到同一條柵線或者同一條柵線引出線，或者它們加載同一時序的控制信號。特別地，第一行像素電極上方的柵線g2控制的晶體管連接至第一行偶數(shù)列的像素電極，第一行和第二行像素電極之間的柵線g2控制的晶體管連接至第一行奇數(shù)列的像素電極。如圖2所示，第一行像素電極上方的柵線g2控制的晶體管t121連接像素電極p12，第一行和第二行像素電極之間的柵線g2控制的晶體管t111連接像素電極p11，像素電極p11和p12同時連接至數(shù)據(jù)線d1.

像素電極p13通過串聯(lián)的晶體管t131和t132連接至數(shù)據(jù)線d2，晶體管t131的漏極連接像素電極p13，晶體管t131的柵極連接至柵線g2，或者直接由柵線g2控制；晶體管t131的源極連接晶體管t132的漏極，或者晶體管t131的源極直接作為晶體管t132的漏極，晶體管t132的源極連接數(shù)據(jù)線d2，晶體管t132的柵極連接至柵線g3，或者直接由柵線g3控制。像素電極p14通過串聯(lián)的晶體管t141和t142連接至數(shù)據(jù)線d2，晶體管t141的漏極連接像素電極p14，晶體管t141的柵極連接至柵線g2，或者直接由柵線g2控制；晶體管t141的源極連接晶體管t142的漏極，或者晶體管t141的源極直接作為晶體管t142的漏極，晶體管t142的源極連接數(shù)據(jù)線d2，晶體管t142的柵極連接至柵線g1，或者直接由柵線g1控制。第二行像素電極中，像素電極p21通過串聯(lián)的晶體管t211和t212連接至數(shù)據(jù)線d1，晶體管t211的漏極連接像素電極p21，晶體管t211的柵極連接至柵線g4，或者直接由柵線g4控制；晶體管t211的源極連接晶體管t212的漏極，或者晶體管t211的源極直接作為晶體管t212的漏極，晶體管t212的源極連接數(shù)據(jù)線d1，晶體管t212的柵極連接至柵線g5，或者直接由柵線g5控制。像素電極p22通過串聯(lián)的晶體管t221和t222連接至數(shù)據(jù)線d1，晶體管t221的漏極連接像素電極p22，晶體管t221的柵極連接至柵線g4，或者直接由柵線g4控制；晶體管t221的源極連接晶體管t222的漏極，晶體管t222的源極連接數(shù)據(jù)線d1，晶體管t222的柵極連接至柵線g3，或者直接由柵線g3控制。

像素電極p23通過串聯(lián)的晶體管t231和t232連接至數(shù)據(jù)線d2，晶體管t231的漏極連接像素電極p23，晶體管t231的柵極連接至柵線g4，或者直接由柵線g4控制；晶體管t231的源極連接晶體管t232的漏極，晶體管t232的源極連接數(shù)據(jù)線d2，晶體管t232的柵極連接至柵線g5，或者直接由柵線g5控制。像素電極p24通過串聯(lián)的晶體管t241和t242連接至數(shù)據(jù)線d2，晶體管t241的漏極連接像素電極p24，晶體管t241的柵極連接至柵線g4，或者直接由柵線g4控制；晶體管t241的源極連接晶體管t242的漏極，晶體管t242的源極連接數(shù)據(jù)線d2，晶體管t242的柵極連接至柵線g3，或者直接有柵線g3控制。

后續(xù)行和后續(xù)列的像素電極按照類似的方式通過兩個串聯(lián)的晶體管與數(shù)據(jù)線連接。在本申請實施例中，第一行和第二行像素電極之間的柵線g2和g3控制的兩個串聯(lián)晶體管連接至第一行奇數(shù)列的像素電極，第一行和第二行像素電極之間的柵線g3和g4控制的兩個晶體管串聯(lián)至第二行偶數(shù)列的像素電極。而且第一行奇數(shù)列的像素電極和第二行相鄰的偶數(shù)列的像素電極連接至同一條數(shù)據(jù)線，如前所述，像素電極p11和p22都連接至數(shù)據(jù)線d1，像素電極p13和p24都連接至數(shù)據(jù)線d2，依此類推其它的像素電極按照相似的方式進行連線。

需要說明的是第一行像素電極上方只設有兩條柵線g1和g2，分別控制兩個串聯(lián)的晶體管連接至第一行偶數(shù)列的像素電極，如圖2所示，g1和g2分別控制的晶體管t121和t122連接像素電極p12，g1和g2分別控制的晶體管t141和t142連接像素電極p14。也可以有其它的實施例，兩條柵線g1和g2分別控制兩個串聯(lián)的晶體管連接至第一行奇數(shù)列的像素電極。按照類似的設計方式，最后一行像素電極下方只設有兩條柵線，分別控制兩個串聯(lián)的晶體管連接至最后一行偶數(shù)列或者奇數(shù)列的像素電極。

本申請實施例還提供了一種顯示裝置，其中包括有上述實施例中所描述的陣列基板。

相應地，本申請實施例還提供一種驅動方法以驅動上述顯示裝置。本申請實施例中的驅動方法包括：

依次向相鄰兩行像素電極之間的三條柵線施加控制信號；其中，與上方像素電極相連的兩條柵線的有效信號時序有部分重疊，與下方像素電極相連的兩條柵線的有效信號時序有部分重疊。

所述柵線的有效信號時序包括第一部分和第二部分，控制同一行像素電極的兩條柵線中的第一條柵線的有效信號時序的第二部分與這兩條柵線中的第二條柵線的有效信號時序的第一部分重疊。其中，所述第一部分和第二部分的時長相等。

結合圖2所示的陣列基板，第一行像素電極和第二行像素電極之間設有柵線g2、g3和g4，柵線g2和g3控制的晶體管連接第一行奇數(shù)列的像素電極p11、p13等等，柵線g3和g4控制的晶體管連接第二行偶數(shù)列的像素電極p22、p24等等。

在本申請實施例中，以高電平為各晶體管的有效信號為例進行說明，即在晶體管的柵極信號為高電平時該晶體管導通。在本實施例中，柵線g2、g3和g4的控制信號時序如圖3所示，其中柵線g2的高電平時序和柵線g3的高電平時序有部分重疊，使得柵線g2和g3控制的晶體管t111和t112在部分時間同時打開，從而為像素電極p11寫入數(shù)據(jù)線d1的數(shù)據(jù)信號；類似地，柵線g2和g3控制的晶體管t131和t132在部分時間同時打開，從而為像素電極p13寫入數(shù)據(jù)線d2的數(shù)據(jù)信號。

柵線g3的高電平時序和柵線g4的高電平時序有部分重疊，使得柵線g3和g4控制的晶體管t221和t222在部分時間同時打開，從而為像素電極p22寫入數(shù)據(jù)線d1的數(shù)據(jù)信號；類似地，柵線g3和g4控制的晶體管t241和t242在部分時間同時打開，從而為像素電極p24寫入數(shù)據(jù)線d2的數(shù)據(jù)信號。

如前所述，第一行像素電極和第二行像素電極之間的相鄰柵線g2和g3控制的晶體管連接第一行像素電極，第一行像素電極和第二行像素電極之間的相鄰柵線g3和g4連接第二行像素電極。如圖3所示，每條柵線的高電平信號時序包含了兩部分，即第一部分和第二部分，其中柵線g2的高電平信號時序的第二部分與柵線g3的高電平信號時序的第一部分完全重疊，柵線g3的高電平信號時序的第二部分與柵線g4的高電平信號時序的第一部分完全重疊，在本申請實施例中，高電平信號時序的第一部分和第二部分具有相同的時間。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發(fā)明揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本發(fā)明的保護范圍之內。因此，本發(fā)明的保護范圍應以所述權利要求的保護范圍為準。