專利名稱：一種數(shù)字音頻控制裝置的制作方法
技術領域：
本發(fā)明涉及音頻處理技術，具體涉及一種低功耗數(shù)字音頻控制裝置。
背景技術：
在現(xiàn)代多媒體系統(tǒng)設計中，數(shù)字音頻控制裝置應用非常廣泛。圖1為目前常用的數(shù)字音頻控制裝置的結(jié)構示意圖，如圖1所示，該數(shù)字音頻控制裝置100通過通用串行總線(USB，Universal Serial Bus)接口模塊130與個人電腦(PC，Personal Computer)140相連，模擬音頻信號經(jīng)數(shù)字音頻控制裝置100處理后通過USB接口模塊130輸出至PC140；相應的，PC140輸出的數(shù)字音頻信號也可以通過USB接口模塊130輸出至數(shù)字音頻控制裝置100，經(jīng)處理后輸出模擬音頻信號。
具體來說，該數(shù)字音頻控制裝置100包括一個符合AC’97規(guī)范的AC’97編解碼模塊(CODEC，Coder and Decoder)110和數(shù)字音頻處理單元120。
其中，AC’97CODEC110是業(yè)界音頻處理的標準器件。該AC’97CODEC110中主要包括模數(shù)轉(zhuǎn)換(ADC)模塊和數(shù)模轉(zhuǎn)換(DAC)模塊，因此AC’97CODEC110最主要的工作有二個，其一是將從外部采集的聲波從模擬音頻信號轉(zhuǎn)換成1比特(bit)碼流的數(shù)字音頻信號，將該1bit碼流的數(shù)字音頻信號輸出至數(shù)字音頻處理單元120；其二是接收來自數(shù)字音頻處理單元120的1bit碼流的數(shù)字音頻信號，將1bit碼流的數(shù)字音頻信號轉(zhuǎn)換為模擬音頻信號輸出至外部。
AC’97CODEC的工作需要依靠電源和輸入時鐘。在電源打開的情況下，AC’97CODEC接收作為工作時鐘源的輸入時鐘，也稱AC’97clock，依靠其內(nèi)部的鎖相環(huán)(PLL，Phase-Locked Loop)將接收的輸入時鐘分頻，產(chǎn)生比特時鐘(bit clock)。輸入時鐘一般由晶振提供，通常采用24.576kHz的晶振，經(jīng)AC’97CODEC內(nèi)部分頻后，將得到的12.288kHz的信號作為bit clock。該bit clock是AC’97CODEC芯片音頻接口上信號的同步時鐘，所有進入AC’97CODEC芯片的數(shù)據(jù)信號、同步使能信號和音頻幀間隔信號都要經(jīng)bitclock的同步。
數(shù)字音頻處理單元120對接收自AC’97CODEC110的1bit碼流的數(shù)字音頻信號進行轉(zhuǎn)換、同步等處理，將生成的標準脈沖編碼調(diào)制(PCM，PulseCode Modulation)16bit數(shù)字音頻信號輸出，對接收自USB接口模塊130的PCM數(shù)字音頻信號進行同步、轉(zhuǎn)換等處理，生成1bit碼流的數(shù)字音頻信號，輸出至AC’97CODEC 101。
該數(shù)字音頻處理單元120具體包括數(shù)字接口模塊121、輸入解析模塊122、輸出生成模塊123和緩存控制模塊124，其中，數(shù)字接口模塊121將接收自AC’97CODEC 110的1bit碼流數(shù)字音頻信號輸出至輸入解析模塊122，將接收自輸出生成模塊123的1bit碼流的數(shù)字音頻信號輸出至AC’97CODEC 110。
輸入解析模塊122將接收自數(shù)字接口模塊121的1bit碼流的數(shù)字音頻信號轉(zhuǎn)換為PCM數(shù)字音頻信號，輸出至緩存控制模塊124。
輸出生成模塊123將接收自緩存控制模塊124的PCM數(shù)字音頻信號轉(zhuǎn)換為1bit碼流的數(shù)字音頻信號，輸出至數(shù)字接口模塊121。
緩存控制模塊124緩存接收的PCM數(shù)字音頻信號，將其緩存的接收自輸入解析模塊122的PCM數(shù)字音頻信號輸出至USB接口模塊130；將其緩存的PC140通過USB接口模塊130發(fā)送來PCM數(shù)字音頻信號輸出至輸出生成模塊123。具體來說，該緩存控制模塊124中主要包括先進先出(FIFO，F(xiàn)irst In First Out)寄存器，用于將輸入/輸出數(shù)字音頻控制器100的信號進行同步處理，獲得與數(shù)字音頻控制裝置100/USB接口模塊130同步的信號。該緩存控制模塊還用于處理USB接口模塊130輸出的USB操作指令，在USB操作指令為讀指令時，將接收自輸入解析模塊122的數(shù)據(jù)經(jīng)FIFO寄存器同步后輸出至USB接口模塊130，在USB操作指令為寫指令時，將接收自USB接口模塊130的數(shù)據(jù)經(jīng)FIFO寄存器同步后，輸出至輸出生成模塊123。
現(xiàn)有的數(shù)字音頻控制裝置具有如下缺點首先，當數(shù)字音頻控制裝置100所連接的PC140處于工作狀態(tài)但沒有錄音或放音等音頻信號的操作，或者當PC140處于休眠狀態(tài)時，數(shù)字音頻控制裝置100沒有音頻信號的輸入輸出，但是數(shù)字音頻控制裝置100中各個模塊的控制時鐘依然存在，控制時鐘的存在使得各個模塊的寄存器在沒有數(shù)據(jù)的情況下不斷空翻，產(chǎn)生了不必要的靜態(tài)功耗?？梢姡F(xiàn)有的數(shù)字音頻控制裝置靜態(tài)功耗較大。
其次，數(shù)字音頻控制裝置100中的AC’97CODEC110工作在一個時鐘Clock1，即bit clock；輸入解析模塊122、輸出生成模塊123和緩存控制模塊124工作在另一個時鐘Clock2；數(shù)字接口模塊121工作在又一個時鐘Clock3，或者部分工作在Clock1、部分工作在Clock2。可見，數(shù)字音頻控制裝置100中的時鐘方案復雜。并且，由于數(shù)字音頻控制裝置100中的各個模塊工作在不同時鐘域，因此，數(shù)字音頻控制裝置100中還需要具有對跨異步時鐘域的信號進行同步處理的硬件電路。
另外，數(shù)字音頻控制裝置100只能處理一路音頻輸入輸出。可見，現(xiàn)有的數(shù)字音頻控制裝置不支持音頻信號的并行處理。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供了一種數(shù)字音頻控制裝置，能夠降低功耗。
該數(shù)字音頻控制裝置包括編解碼單元和數(shù)字音頻處理單元，還包括控制單元，其中，所述控制單元根據(jù)接收自外部的狀態(tài)信息，向編解碼單元輸出控制信號，將接收自所述編解碼單元的比特時鐘輸出至數(shù)字音頻處理單元；所述編解碼單元根據(jù)接收的控制信號，分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行處理并相應輸出，向所述控制單元輸出比特時鐘，或者停止分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行的處理和相應輸出；所述數(shù)字音頻處理單元根據(jù)接收的比特時鐘，分別對輸入的串行數(shù)字音頻信號和PCM數(shù)字音頻信號進行處理并相應輸出。
其中，所述接收自外部的狀態(tài)信息為工作狀態(tài)和非工作狀態(tài)；所述控制信號為電源開信號、電源關信號和輸入時鐘；所述狀態(tài)信息為工作狀態(tài)時，所述控制單元輸出電源開信號和輸入時鐘；所述狀態(tài)信息為非工作狀態(tài)時，所述控制單元輸出電源關信號。
其中，所述編解碼單元在接收電源開信號和輸入時鐘時，將所述輸入時鐘生成比特時鐘，開始分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行處理并相應輸出，并將比特時鐘輸出至所述控制單元，在接收電源關信號時，停止分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行的處理和相應輸出。
其中，所述編解碼單元包括多個符合AC’97規(guī)范的編解碼模塊；所述任一編解碼模塊在接收所述電源開信號和輸入時鐘時，將所述輸入時鐘生成比特時鐘，開始分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行處理并相應輸出，并將比特時鐘輸出至所述控制單元，在接收電源關信號時，停止分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行的處理和相應輸出；所述任一以外的編解碼模塊在接收所述電源開信號和輸入時鐘時，將輸入時鐘生成比特時鐘，開始分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行處理并相應輸出，在接收電源關信號時，停止分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行的處理和相應輸出。
其中，所述編解碼單元包括多個符合AC’97規(guī)范的編解碼模塊；所述任一編解碼模塊在接收所述電源開信號和輸入時鐘時，將輸入時鐘生成比特時鐘，開始分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行處理并相應輸出，并將比特時鐘輸出至所述控制單元和所述任一以外的編解碼模塊，在接收電源關信號時，停止分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行的處理和相應輸出；
所述任一以外的編解碼模塊在接收所述電源開信號和比特時鐘時，開始分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行處理并相應輸出，在接收電源關信號時，停止分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行的處理和相應輸出。
其中，所述數(shù)字音頻處理單元包括數(shù)字接口模塊、輸入解析模塊、輸出生成模塊和緩存控制模塊，其中，所述數(shù)字接口模塊在所述比特時鐘的控制下，將來自所述編解碼模塊的串行數(shù)字音頻信號輸出至所述輸入解析模塊，將來自所述輸出生成模塊的串行數(shù)字音頻信號輸出至所述編解碼模塊；所述輸入解析模塊在所述比特時鐘的控制下，將來自所述數(shù)字接口模塊的串行數(shù)字音頻信號轉(zhuǎn)換為PCM數(shù)字音頻信號，輸出至所述緩存控制模塊；所述輸出生成模塊在所述比特時鐘的控制下，將來自所述緩存控制模塊的PCM數(shù)字音頻信號轉(zhuǎn)換為串行數(shù)字音頻信號，輸出至所述數(shù)字接口模塊；所述緩存控制模塊在所述比特時鐘的控制下，將來自所述輸入解析模塊的PCM數(shù)字音頻信號經(jīng)緩存同步后輸出，將來自外部的PCM數(shù)字音頻信號經(jīng)緩存同步后輸出至所述輸出生成模塊。
其中，所述輸入解析模塊包括與所述編解碼模塊個數(shù)一致的輸入解析通道，所述輸入解析通道用于在所述比特時鐘的控制下，將接收的單通道串行數(shù)字音頻信號轉(zhuǎn)換為PCM數(shù)字音頻信號。
其中，所述輸出生成模塊包括與所述編解碼模塊個數(shù)一致的輸出生成通道，所述輸出生成通道用于在所述比特時鐘的控制下，將接收的單通道PCM數(shù)字音頻信號轉(zhuǎn)換為串行數(shù)字音頻信號。
優(yōu)選的，該裝置進一步包括通用接口模塊，將來自外部的狀態(tài)信息輸出至所述控制單元，將來自所述緩存控制模塊的PCM數(shù)字音頻信號輸出，將接收自外部的PCM數(shù)字音頻信號輸出至所述緩存控制模塊。
其中，所述通用接口模塊為通用串行總線接口模塊。
與現(xiàn)有技術相比，本發(fā)明所提供的數(shù)字音頻控制裝置增加了控制單元，該控制單元根據(jù)接收自外部的狀態(tài)信息向編解碼單元輸出控制信號，控制其上電開始工作和斷電停止工作。編解碼單元在上電工作時，將生成的比特時鐘輸出至控制單元，控制單元采用該比特時鐘為數(shù)字音頻處理單元提供工作時鐘；在斷電不工作時，編解碼單元中的AC’97編解碼模塊的寄存器不再翻轉(zhuǎn)，降低了各個AC’97編解碼模塊的靜態(tài)功耗。同時，編解碼單元在斷電狀態(tài)下也不輸出比特時鐘，因此控制單元也不能向數(shù)字音頻處理單元輸出比特時鐘，使得數(shù)字音頻處理單元中依靠時鐘觸發(fā)工作的模塊也停止工作，從而降低了這些模塊的靜態(tài)功耗?？梢?，本發(fā)明可以在沒有錄音、放音等音頻操作時，停止數(shù)字音頻控制裝置中各個組成單元的工作，避免了在沒有數(shù)據(jù)的情況下因寄存器空翻而引起的靜態(tài)功耗，從而降低了數(shù)字音頻控制裝置的功耗。
同時，數(shù)字音頻控制裝置中的各個組成單元工作在同一個比特時鐘下，由于比特時鐘的頻率較低，在一定程度上降低了數(shù)字音頻控制裝置的動態(tài)功耗，從而進一步降低了數(shù)字音頻控制裝置的功耗。
其次，本發(fā)明的數(shù)字音頻控制裝置包括至少一個AC’97編解碼模塊，使得數(shù)字音頻控制裝置可以同時處理多通道的音頻信號，提供了數(shù)字音頻控制裝置的并行數(shù)據(jù)處理能力。
另外，當本發(fā)明的數(shù)字音頻控制裝置包含一個以上的AC’97編解碼模塊時，這些編解碼模塊可以都工作在“主”模式下，或者這些編解碼模塊之一工作在“主”模式下，其余工作在“從”模式下，從而增加了本發(fā)明實現(xiàn)數(shù)字音頻控制裝置的靈活程度。


圖1為目前數(shù)字音頻控制裝置的結(jié)構示意圖。
圖2為本發(fā)明一種數(shù)字音頻控制裝置的結(jié)構示意圖。
圖3為本發(fā)明實施例一中數(shù)字音頻控制裝置的結(jié)構示意圖。
圖4為本發(fā)明實施例二中數(shù)字音頻控制裝置的結(jié)構示意圖。
圖5為本發(fā)明實施例三中數(shù)字音頻控制裝置的結(jié)構示意圖。
具體實施例方式
為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，下面結(jié)合實施例和附圖，對本發(fā)明進一步詳細說明。
本發(fā)明提供了一種數(shù)字音頻控制裝置，該數(shù)字音頻控制裝置中的控制單元根據(jù)接收自外部的狀態(tài)信息控制編解碼單元上電開始工作或斷電停止工作。編解碼單元在上電工作時，將生成的比特時鐘輸出至控制單元，控制單元采用該比特時鐘為數(shù)字音頻處理單元提供工作時鐘；在斷電不工作時，比特時鐘消失，工作在該比特時鐘的數(shù)字音頻處理單元也停止工作，避免了數(shù)字音頻控制裝置在沒有音頻處理操作時產(chǎn)生的靜態(tài)功耗，從而降低數(shù)字音頻控制裝置的功耗。同時，數(shù)字音頻控制裝置中的各個組成單元工作在同一比特時鐘下，由于比特時鐘的時鐘頻率較低，在一定程度上降低了數(shù)字音頻控制裝置動態(tài)功耗，而且采用同步的比特時鐘可以避免跨異步時鐘域信號的同步問題，減少了硬件設計的復雜程度。
圖2示出了本發(fā)明一種數(shù)字音頻控制裝置的結(jié)構示意圖。如圖2所示，該數(shù)字音頻控制裝置包括控制單元201、AC’97編解碼單元202和數(shù)字音頻處理單元203，其中，控制單元201根據(jù)接收自外部的狀態(tài)信息，向AC’97編解碼單元202輸出控制信號；將接收自AC’97編解碼單元202的bit clock輸出至數(shù)字音頻處理單元203。
AC’97編解碼單元202根據(jù)接收的控制信號，分別對輸入的模擬音頻信號和1比特碼流的數(shù)字音頻信號進行處理并相應輸出，向控制單元201輸出bit clock，或者停止分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行的處理和相應輸出。
數(shù)字音頻處理單元203根據(jù)接收的bit clock，分別對輸入的1bit碼流的數(shù)字音頻信號和PCM數(shù)字音頻信號進行處理并相應輸出。
以下舉多個實施例對本發(fā)明數(shù)字音頻控制裝置的多種實施方式進行詳細描述。
圖3為本發(fā)明實施例一中數(shù)字音頻控制裝置的結(jié)構示意圖。如圖3所示，該數(shù)字音頻控制裝置300包括控制單元301、AC’97CODEC302～305、數(shù)字接口模塊306、輸入解析模塊307、輸出生成模塊308和緩存控制模塊309。
其中，控制單元301接收來自外部的狀態(tài)信息，根據(jù)接收到的狀態(tài)信息向AC’97CODEC302～305輸出發(fā)送控制信號，該控制信號包括電源開關信號和輸入時鐘?？刂茊卧?01還接收來自AC’97CODEC302的bit clock，并將該bit clock輸出至數(shù)字接口模塊306、輸入解析模塊307、輸出生成模塊308和緩存控制模塊309。令該數(shù)字音頻控制裝置的各個組成模塊工作在相同的bit clock下。
其中，狀態(tài)信息由該數(shù)字音頻控制裝置300所在系統(tǒng)或者所連接的系統(tǒng)提供，用于控制數(shù)字音頻控制裝置的工作狀態(tài)。數(shù)字音頻控制裝置所在系統(tǒng)/所連接系統(tǒng)正常工作且有錄音或放音等音頻操作時，控制單元301接收的狀態(tài)信息為工作狀態(tài)，此時控制單元301輸出的控制信號包括打開電源信號和提供的輸入時鐘；當所在系統(tǒng)/所連接系統(tǒng)正常工作但沒有錄音或放音等音頻操作時，控制單元301接收的狀態(tài)信息為非工作狀態(tài)，此時，控制單元301撤銷輸入時鐘，其輸出的控制信號包括關閉電源信號；當所在系統(tǒng)/所連接系統(tǒng)進入休眠時，接收的狀態(tài)信息為休眠狀態(tài)，此時，控制單元301撤銷輸入時鐘，其輸出的控制信號同樣包括關閉電源信號。
該控制單元301輸出的輸入時鐘可以采用晶振得到，或者由數(shù)字音頻控制裝置300所在系統(tǒng)或者所連接的系統(tǒng)提供。
AC’97CODEC302～305組成了數(shù)字音頻控制裝置300的AC’97編解碼單元。AC’97CODEC302～305分別與數(shù)字接口模塊306相連，實現(xiàn)并行音頻處理，可以同時支持四通道的音頻信號輸入/輸出。每個AC’97CODEC接收來自控制單元301的控制信號，在該控制信號的控制下上電開始工作或斷電停止工作。具體來說，在控制信號的電源開關信號為打開電源時，各個AC’97CODEC的電源被打開，根據(jù)控制信號提供的輸入時鐘產(chǎn)生bit clock，并在bit clock控制下開始工作，將來自外部的模擬音頻信號經(jīng)模數(shù)轉(zhuǎn)換輸出至數(shù)字接口模塊306，將接收自數(shù)字接口模塊306的1bit碼流的數(shù)字音頻信號經(jīng)數(shù)模轉(zhuǎn)換輸出；在控制信號的電源開關信號為關閉電源時，各個AC’97CODEC電源被關閉，bit clock消失，停止工作。
上述AC’97CODEC302～305中的任意一個在上電開始工作時將產(chǎn)生的bit clock輸出至控制單元301。本實施例中，向控制單元301提供bit clock的是AC’97CODEC302。則，AC’97CODEC302在上電開始工作時，將根據(jù)輸入時鐘產(chǎn)生的bit clock輸出至控制單元301；在斷電停止工作時，不輸出bit clock。
本實施例中，數(shù)字接口模塊306、輸入解析模塊307、輸出生成模塊308和緩存控制模塊309組成了數(shù)字音頻信號處理單元。
其中，數(shù)字接口模塊306接收來自控制單元301的bit clock，在該bitclock的控制下工作，將接收自AC’97CODEC302～305的1bit碼流的數(shù)字音頻信號輸出至輸入解析模塊307，將接收自輸出生成模塊308的1bit碼流的數(shù)字音頻信號輸出至AC’97CODEC302～305。該數(shù)字接口模塊306還在接收到休眠命令時，按照現(xiàn)有的處理操作，從AC’97CODEC的寄存器讀取當前數(shù)值并保存，在接收到喚醒命令時，對AC’97CODEC進行熱重置(WarmReset)處理，即，將其在休眠之前保存的數(shù)值返回給AC’97CODEC，使其寄存器恢復休眠之前的數(shù)值。這里，寄存器的數(shù)據(jù)可能表明AC’97CODEC的狀態(tài)，可能表明AC’97CODEC的音效。
輸入解析模塊307接收來自控制單元301的bit clock，在該bit clock的控制下工作，將接收自數(shù)字接口模塊306的1bit碼流的數(shù)字音頻信號轉(zhuǎn)換為PCM數(shù)字音頻信號，輸出至緩存控制模塊309。該輸入解析模塊307是具有至少一個輸入解析通道的輸入解析模塊，每一個輸入解析通道對來自一個AC’97CODEC的數(shù)據(jù)進行處理。
輸出生成模塊308，接收來自控制單元301的bit clock，在該bit clock的控制下工作，將接收自緩存控制模塊309的PCM數(shù)字音頻信號轉(zhuǎn)換為1bit碼流的數(shù)字音頻信號輸出至數(shù)字接口模塊306。該輸出生成模塊308是具有至少一個輸出生成通道的輸出生成模塊，每一個輸出生成通道對向一個AC’97CODEC輸出的數(shù)據(jù)進行處理。
緩存控制模塊309緩存接收的PCM數(shù)字音頻信號，將輸入數(shù)字音頻控制裝置300的PCM數(shù)字音頻信號經(jīng)緩存同步后輸出至輸出生成模塊308，將接收自輸入解析模塊307的PCM數(shù)字音頻信號經(jīng)緩存同步后并輸出。其中，緩存同步主要是該緩存控制模塊309中的FIFO來完成的。
下面對本實施例中數(shù)字音頻控制裝置的工作過程進行詳細說明。
當數(shù)字音頻控制裝置300所在系統(tǒng)/所連接系統(tǒng)正常工作且有錄音或放音等音頻操作時，控制單元301接收的狀態(tài)信息為工作狀態(tài)，此時控制單元301向AC’97CODEC302～305輸出打開電源信號和提供的輸入時鐘，AC’97CODEC302～305產(chǎn)生bit clock，并在該bit clock下開始進行ADC/DAC轉(zhuǎn)換。同時AC’97CODEC302將其產(chǎn)生的bit clock輸出至控制單元301，控制單元301再將接收到的bit clock輸出至數(shù)字接口模塊306、輸入解析模塊307、輸出生成模塊308和緩存控制模塊309，使得這些接收到bit clock的模塊在bit clock的控制下工作。此時，數(shù)字音頻控制裝置300進入工作狀態(tài)。
當數(shù)字音頻控制裝置300所在系統(tǒng)/所連接系統(tǒng)正常工作但沒有錄音或放音等音頻操作時，控制單元301接收的狀態(tài)信息為非工作狀態(tài)，則控制單元301關閉AC’97CODEC302～305的電源并撤銷輸入時鐘，AC’97CODEC302～305斷電停止工作。由于AC’97CODEC302不輸出bit clock，數(shù)字音頻控制裝置300中工作在該bit clock的各個模塊停止工作。此時，數(shù)字音頻控制裝置300進入非工作狀態(tài)。此時，靜態(tài)功耗為零。
當數(shù)字音頻控制裝置300所在系統(tǒng)/所連接系統(tǒng)又開始有錄音或放音操作時，控制單元301又接到顯示為工作狀態(tài)的狀態(tài)信息，控制單元301根據(jù)該狀態(tài)信息控制數(shù)字音頻控制裝置300恢復工作狀態(tài)。
當數(shù)字音頻控制裝置300所在系統(tǒng)/所連接系統(tǒng)休眠時，控制單元301接收的狀態(tài)信息為非工作狀態(tài)，則控制單元301關閉AC’97CODEC302～305的電源并撤銷輸入時鐘，AC’97CODEC302～305斷電停止工作，AC’97CODEC302不輸出bit clock，數(shù)字音頻控制裝置300中工作在該bit clock的各個模塊也停止工作。此時，數(shù)字音頻控制裝置進入休眠狀態(tài)。此時，靜態(tài)功耗為零。與現(xiàn)有的處理方式相同，在休眠之前，數(shù)字接口模塊306會接收到休眠命令，該模塊分別從AC’97CODEC302～305的寄存器中讀取當前值并保存。
當數(shù)字音頻控制裝置300所在系統(tǒng)/所連接系統(tǒng)從休眠狀態(tài)恢復時，控制單元301又接收到顯示為工作狀態(tài)的狀態(tài)信息，控制單元301控制該數(shù)字音頻控制裝置300恢復工作狀態(tài)。同時，數(shù)字接口模塊306會接收到喚醒命令，該模塊將其保存的數(shù)值寫入AC’97CODEC302～305的寄存器，使其恢復休眠之前的寄存器數(shù)值。被喚醒后，如果數(shù)字音頻控制裝置300所在系統(tǒng)/所連接系統(tǒng)有錄音或放音等操作，則數(shù)字音頻控制裝置300保持工作狀態(tài)；否則控制單元301控制數(shù)字音頻控制裝置300進入非工作狀態(tài)。
在實際中，本實施例的數(shù)字音頻控制裝置300還可以通過減少或增加連接于數(shù)字接口模塊306的AC’97CODEC的數(shù)量，以實現(xiàn)小于四個，或者大于四個AC’97CODEC的并行工作。與實施例一相同，這多個AC’97CODEC中，只要有其中任意一個AC’97CODEC向控制單元301輸出bit clock，就可以為整個數(shù)字音頻處理器300提供同步工作時鐘。相應的，當增加了AC’97CODEC的數(shù)量后，輸入解析模塊307和輸出生成模塊308中的處理通道也需要相應增加。
本實施例一中的數(shù)字音頻控制裝置300可以直接應用于各種需要進行錄音、放音等音頻處理的電子設備中，例如錄音筆、mp3播放器、USB外接聲卡等。此時，本發(fā)明的數(shù)字音頻控制裝置300可以與電子設備的控制單元相連，根據(jù)電子設備中控制單元輸出的狀態(tài)信息控制數(shù)字音頻控制裝置300的工作狀態(tài)。本實施例一中的數(shù)字音頻控制裝置300還可以作為各種電子設備的外圍設備連接于電子設備上，此時，數(shù)字音頻控制裝置300中還需要增加與緩存控制模塊309相連的諸如USB接口模塊的通用接口模塊。選擇的通用接口模塊需要視所連接電子設備支持的接口類型而定。
圖4為本發(fā)明實施例二中數(shù)字音頻控制裝置的結(jié)構示意圖。如圖4所示，該數(shù)字音頻控制裝置400包括控制單元401、AC’97CODEC402～405、數(shù)字接口模塊406、輸入解析模塊407、輸出生成模塊408、緩存控制模塊409、和USB接口模塊410。
該數(shù)字音頻控制裝置中各組成模塊的功能與實施例一的同名模塊相同。與實施例一的區(qū)別在于，本實施例的數(shù)字音頻控制裝置400進一步包括與緩存控制模塊409相連的USB接口模塊410。數(shù)字音頻控制裝置400通過該USB接口模塊410與PC420相連。那么，數(shù)字音頻控制裝置400就成為PC420的外圍設備?？刂茊卧?01接收的狀態(tài)信息是PC420通過USB接口模塊410發(fā)送來的。緩存控制模塊409將接收自輸入解析模塊407的PCM數(shù)字音頻信號通過USB接口模塊410輸出至PC420，將通過USB接口模塊410接收的來自于PC420的PCM數(shù)字音頻信號輸出至輸出生成模塊408。
在前述兩個實施例中，各個AC’97CODEC都是根據(jù)來自控制單元的控制信號上電開始工作和斷電停止工作，該控制信號包括電源開關信號和提供的輸入時鐘。由于AC’97CODEC輸出bit clock的時鐘端也可以接收bitclock，因此，AC’97CODEC也可以在上電后，工作在接收的bit clock下。此時，AC’97CODEC的工作模式稱為“從”模式。相應的，如果AC’97CODEC根據(jù)接收的輸入時鐘產(chǎn)生bit clock，并工作在自身產(chǎn)生的bit clock下，此時其工作模式稱為“主”模式。因此，本發(fā)明中多個并行AC’97CODEC中只要有一個工作“主”模式下，并向工作在“從”模式的AC’97CODEC以及其它組成模塊提供作為工作時鐘的bit clock，本發(fā)明的數(shù)字音頻控制裝置就可以開始工作。下面就對這種采用工作在主/從模式下的AC’97CODEC的數(shù)字音頻控制裝置進行具體說明。
圖5為本發(fā)明實施例三數(shù)字音頻控制裝置的結(jié)構示意圖。如圖5所示，該數(shù)字音頻控制裝置500包括控制單元501、AC’97CODEC502～505、數(shù)字接口模塊506、輸入解析模塊507、輸出生成模塊508和緩存控制模塊509。其中，數(shù)字接口模塊506、輸入解析模塊507、輸出生成模塊508和緩存控制模塊509與實施例一中的同名模塊功能相同。
AC’97CODEC502與實施例一中的AC’97CODEC302相同，在控制單元501的控制下打開電源后，根據(jù)控制單元501提供的輸入時鐘生成bit clock在該bit clock下開始工作，并將生成的bit clock輸出至控制單元501和AC’97CODEC503～505，使得AC’97CODEC503～505工作在“從”模式下。
控制單元501與實施例一中控制單元301的不同之處在于，本實施例中，控制單元501不向包括AC’97CODEC502～505的所有AC’97CODEC提供輸入時鐘，而是只向AC’97CODEC502提供輸入時鐘，使得AC’97CODEC502工作在“主”模式下?？梢?，控制單元501向AC’97CODEC輸出的控制信號根據(jù)AC’97CODEC所處工作模式的不同而有所區(qū)別，對于工作在“主”模式下的AC’97CODEC，控制信號包括電源開關信號和提供的輸入時鐘，對于工作在“從”模式下的AC’97CODEC，控制信號不包括輸入時鐘。
AC’97CODEC503～505與實施例一中的AC’97CODEC303～305不同之處在于，本實施例中，AC’97CODEC503～505不接收來自控制單元501的輸入時鐘，而是在接收自AC’97CODEC502的bit clock的控制下，工作在“從”模式。而實施例一中的AC’97CODEC303～305都是工作在“主”模式下。
當然，在實際中，只要將至少一個AC’97CODEC中的任意一個設置為工作在“主”模式，其它AC’97CODEC工作在“從”模式即可，不必局限于圖5示出的主/從模式。例如，可以將圖5中的AC’97CODEC503、AC’97CODEC504、AC’97CODEC505中的任意一個設置為“主”，相應的其它AC’97CODEC為“從”。
與實施例二相同，本實施例也可以通過增加或減少AC’97CODEC的數(shù)量來滿足不同的并行音頻信號處理需要。
另外，還可以在圖5示出的數(shù)字音頻控制裝置500中增加與緩存控制模塊509相連的通用接口模塊，使得該數(shù)字音頻控制裝置500可以作為外圍設備，通過通用接口模塊與電子設備相連。
對于具有工作于主/從模式的AC’97CODEC的數(shù)字音頻控制裝置來說，AC’97CODEC503～505的工作時鐘bit clock也可以來自于控制單元501，那么AC’97CODEC502不需要向AC’97CODEC503～505輸出bit clock。
可見，本發(fā)明實施例三同樣能夠?qū)崿F(xiàn)本發(fā)明的低功耗數(shù)字音頻控制裝置，并為實現(xiàn)該數(shù)字音頻控制裝置提供了更加靈活的實現(xiàn)方式。
由以上所述可以看出，本發(fā)明提供的數(shù)字音頻控制裝置能夠降低靜態(tài)功耗和動態(tài)功耗，避免跨異步時鐘域信號的同步問題，減少了硬件設計的復雜程度，并且增加了并行音頻處理能力，支持一個以上AC’97CODEC的并行工作。
綜上所述，以上僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權利要求
1.一種數(shù)字音頻控制裝置，該裝置包括編解碼單元和數(shù)字音頻處理單元，其特征在于，還包括控制單元，其中，所述控制單元根據(jù)接收自外部的狀態(tài)信息，向編解碼單元輸出控制信號，將接收自所述編解碼單元的比特時鐘輸出至數(shù)字音頻處理單元；所述編解碼單元根據(jù)接收的控制信號，分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行處理并相應輸出，向所述控制單元輸出比特時鐘，或者停止分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行的處理和相應輸出；所述數(shù)字音頻處理單元根據(jù)接收的比特時鐘，分別對輸入的串行數(shù)字音頻信號和PCM數(shù)字音頻信號進行處理并相應輸出。
2.如權利要求1所述的數(shù)字音頻控制裝置，其特征在于，所述接收自外部的狀態(tài)信息為工作狀態(tài)和非工作狀態(tài)；所述控制信號為電源開信號、電源關信號和輸入時鐘；所述狀態(tài)信息為工作狀態(tài)時，所述控制單元輸出電源開信號和輸入時鐘；所述狀態(tài)信息為非工作狀態(tài)時，所述控制單元輸出電源關信號。
3.如權利要求2所述的數(shù)字音頻控制裝置，其特征在于，所述編解碼單元在接收電源開信號和輸入時鐘時，將所述輸入時鐘生成比特時鐘，開始分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行處理并相應輸出，并將比特時鐘輸出至所述控制單元，在接收電源關信號時，停止分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行的處理和相應輸出。
4.如權利要求2所述的數(shù)字音頻控制裝置，其特征在于，所述編解碼單元包括多個符合AC’97規(guī)范的編解碼模塊；所述任一編解碼模塊在接收所述電源開信號和輸入時鐘時，將所述輸入時鐘生成比特時鐘，開始分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行處理并相應輸出，并將比特時鐘輸出至所述控制單元，在接收電源關信號時，停止分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行的處理和相應輸出；所述任一以外的編解碼模塊在接收所述電源開信號和輸入時鐘時，將輸入時鐘生成比特時鐘，開始分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行處理并相應輸出，在接收電源關信號時，停止分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行的處理和相應輸出。
5.如權利要求2所述的數(shù)字音頻控制裝置，其特征在于，所述編解碼單元包括多個符合AC’97規(guī)范的編解碼模塊；所述任一編解碼模塊在接收所述電源開信號和輸入時鐘時，將輸入時鐘生成比特時鐘，開始分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行處理并相應輸出，并將比特時鐘輸出至所述控制單元和所述任一以外的編解碼模塊，在接收電源關信號時，停止分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行的處理和相應輸出；所述任一以外的編解碼模塊在接收所述電源開信號和比特時鐘時，開始分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行處理并相應輸出，在接收電源關信號時，停止分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行的處理和相應輸出。
6.如權利要求4或5所述的數(shù)字音頻控制裝置，其特征在于，所述數(shù)字音頻處理單元包括數(shù)字接口模塊、輸入解析模塊、輸出生成模塊和緩存控制模塊，其中，所述數(shù)字接口模塊在所述比特時鐘的控制下，將來自所述編解碼模塊的串行數(shù)字音頻信號輸出至所述輸入解析模塊，將來自所述輸出生成模塊的串行數(shù)字音頻信號輸出至所述編解碼模塊；所述輸入解析模塊在所述比特時鐘的控制下，將來自所述數(shù)字接口模塊的串行數(shù)字音頻信號轉(zhuǎn)換為PCM數(shù)字音頻信號，輸出至所述緩存控制模塊；所述輸出生成模塊在所述比特時鐘的控制下，將來自所述緩存控制模塊的PCM數(shù)字音頻信號轉(zhuǎn)換為串行數(shù)字音頻信號，輸出至所述數(shù)字接口模塊；所述緩存控制模塊在所述比特時鐘的控制下，將來自所述輸入解析模塊的PCM數(shù)字音頻信號經(jīng)緩存同步后輸出，將來自外部的PCM數(shù)字音頻信號經(jīng)緩存同步后輸出至所述輸出生成模塊。
7.如權利要求6所述的數(shù)字音頻控制裝置，其特征在于，所述輸入解析模塊包括與所述編解碼模塊個數(shù)一致的輸入解析通道，所述輸入解析通道用于在所述比特時鐘的控制下，將接收的單通道串行數(shù)字音頻信號轉(zhuǎn)換為PCM數(shù)字音頻信號。
8.如權利要求6所述的數(shù)字音頻控制裝置，其特征在于，所述輸出生成模塊包括與所述編解碼模塊個數(shù)一致的輸出生成通道，所述輸出生成通道用于在所述比特時鐘的控制下，將接收的單通道PCM數(shù)字音頻信號轉(zhuǎn)換為串行數(shù)字音頻信號。
9.如權利要求6所述的數(shù)字音頻控制裝置，其特征在于，該裝置進一步包括通用接口模塊，將來自外部的狀態(tài)信息輸出至所述控制單元，將來自所述緩存控制模塊的PCM數(shù)字音頻信號輸出，將接收自外部的PCM數(shù)字音頻信號輸出至所述緩存控制模塊。
10.如權利要求9所述的數(shù)字音頻控制裝置，其特征在于，所述通用接口模塊為通用串行總線接口模塊。
全文摘要
本發(fā)明公開了一種數(shù)字音頻控制裝置，該裝置中的控制單元根據(jù)接收自外部的狀態(tài)信息，向編解碼單元輸出控制信號，將接收自所述編解碼單元的比特時鐘輸出至數(shù)字音頻處理單元；所述編解碼單元根據(jù)接收的控制信號，分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行處理并相應輸出，向所述控制單元輸出比特時鐘，或者停止分別對輸入的模擬音頻信號和串行數(shù)字音頻信號進行的處理和相應輸出；使用本發(fā)明能夠降低數(shù)字音頻控制裝置的靜態(tài)功耗和動態(tài)功耗，避免跨異步時鐘域信號的同步問題，減少了硬件設計的復雜程度，并且增加了并行音頻處理能力。
文檔編號G10L21/00GK101079264SQ200710118249
公開日2007年11月28日 申請日期2007年7月3日 優(yōu)先權日2007年7月3日
發(fā)明者曹弋, 溫小勇, 張倩, 高曉宇 申請人:北京中星微電子有限公司