專利名稱：電子結構及其形成方法
技術領域：
本發(fā)明一般涉及一種在電子結構中形成導電體的方法，更具體地說，本發(fā)明涉及一種形成導電體的方法，該導電體含有至多2％(原子)的雜質元素，并被含Ti的襯環(huán)繞。
背景技術：
近十年來，在半導體芯片結構、平面顯示器和應用封裝組件中提供通孔、線條和其它凹槽的制造金屬導體的技術已得到發(fā)展。例如，在發(fā)展超大規(guī)模集成電路(VLSI)結構的內連接技術方面，對位于單個基片上的半導體區(qū)域或半導體器件中的接觸點和內連接件用鋁作為主要金屬源。鋁因其價格低、歐姆接觸性良好、以及導電率高而已經成為選定的材料。然而，純鋁薄膜導體具有一些不良特性，例如限制其在低溫處理過程中應用的低熔點；在退火過程中可能擴散進入硅中，導致接觸和連接失效；以及抗電遷移能力差。因此，人們開發(fā)了其特性優(yōu)于純鋁的鋁合金。
近來發(fā)展的USLI技術更迫切需要滿足因這些器件所需的線路密度極高，以及運行速度更快所提出的嚴格要求，這會導致在越來越細的導線內有越來越高的電流密度。因而需要更高導電性的布線，這要求鋁合金導體的電線截面增大，或者用導電性更好的其它導線材料，在工業(yè)中明顯選擇的是發(fā)展后者，它包括純銅因其具有所要求的高導電率。
在形成ULSI內連接結構時，例如，在形成通孔和線條時，可以將銅沉積到凹槽(recesses)中，以便使位于同一基片內的半導體區(qū)域或者半導體器件內連接。然而，眾所周知，銅在半導體器件中存在一些問題。在金屬固體內，當電場疊加在不規(guī)則的熱擴散上而引起電子流動方向的原子凈(net)漂移時，將會出現(xiàn)電遷移現(xiàn)象。銅原子向硅基片的任何擴散都會引起器件故障。另外，純銅不能很好地附著到含氧的絕緣材料上，例如，二氧化硅和聚酰亞胺。為了在內連接技術中充分地使用銅，銅的附著特性也必須改善。
線條背面端面的[back-end-of-line(BEOL)]銅冶金進一步需要多功能的襯，包括與絕緣材料的附著，對銅的擴散阻擋層，對接觸點的最低電阻和線冗余度，以及銅的可靠性。在工業(yè)中現(xiàn)在所用的一種襯技術是用于銅導體的層狀TaN/Ta系統(tǒng)。
TaN層對粘結和將Ta轉化成低電阻的同素異形的α相是必要的。Ta層提供了一個擴散阻擋層、冗余和對銅的粘結。
因此，本發(fā)明的一個目的是在電子結構的電導體中提供一種襯，這種襯沒有傳統(tǒng)襯材料的缺點或不足。
本發(fā)明的另一個目的是在電子結構的電導體中提供一種襯，這種襯改善了抗電遷移特性。
本發(fā)明的又一個目的是在電子結構的電導體中提供一種襯，這種襯含有Ti。
本發(fā)明的再一個目的是對Cu導體提供一種襯，這種襯具有提高的可靠性和抗電遷移特性。
本發(fā)明的進一步的目的是在半導體結構中對Cu導體提供一種襯，這種襯適用于單鑲嵌法(single damascene process)或雙鑲嵌法。
本發(fā)明的再一個目的是在電子結構中提供一種電導體，該電導體包括一種由含有至多2％(原子)選自Ti，Zr，In，Sn和Hf中的元素的合金形成的導電體(conductor body)。
本發(fā)明的又一個目的是在半導體結構中提供一種Cu導體，該導體具有鄰接的、由含有Ta，W，Ti，Nb和V的材料所形成的襯。
發(fā)明概述根據本發(fā)明，公開了一種在電子結構中的導電體，它包括導電體本體和一個襯。
在優(yōu)選的實施方案中，提供了一種在電子結構中的導電體，它包括一種由含有約0.001％(原子)到約2％(原子)之間的選自Ti，Zr，In，Sn和Hf中的元素的合金所形成的導電體本體，和一個鄰接所述導電體本體的由含有Ta，W，Ti，Nb和V的合金所構成的襯。
在形成于電子結構內的導電體中，導電體本體還可以包括Cu或Al。導電體本體可以進一步包括Cu和Ti，而襯還可以包含約10％(原子)到約60％(原子)之間的Ta。導電體本體也可以包含Al和Ti，或者襯可以包含約10％(原子)到約90％(原子)之間的Ti。襯可以進一步包括分別由Ta1-XNY和Ta1-X形成的雙層。導體可以進一步為以單鑲嵌結構形式的內連接件，或雙鑲嵌結構形式的內連接件。導電體本體可以進一步包含約0.001％(原子)到約2％(原子)之間的Ti。襯可以進一步包含不低于20％(原子)的Ti。
本發(fā)明進一步涉及到一種用于半導體內連接件的襯，它由選自Ti，Hf，In，Sn，Zr及其合金，TiCu3，Ta1-XTiX，Ta1-XHfX，Ta1-XInX，Ta1-XSnX，Ta1-XZrX及其混合物中的材料形成。
在用于半導體內連接件的襯中，形成內連接件的材料可以是Ta1-XTiX。當所述的襯鄰接由Cu或Cu合金形成的半導體內連接件時，x＝10～60％(原子)。當所述的襯鄰接由Al或Al合金形成的半導體內連接件時，x＝10～90％(原子)。襯可以進一步包括由Ta1-XTiXNY和Ta1-XTiX形成的雙層結構。
本發(fā)明進一步涉及一種形成電子結構的方法，這種方法以下列步驟實施首先在預處理過的電子基片中形成開口；然后沉積選自Ti，Hf，In，Sn，Zr及其合金，TiCu3，Ta1-XTiX，Ta1-XHfX，Ta1-XInX，Ta1-XSnX，Ta1-XZrX及其混合物中的材料的襯到開口中，以及在襯的頂面用含量為約0.001％(原子)到約2％(原子)之間的選自Ti，Zr，Hf，In和Sn中的元素的合金充填開口。
本方法可以進一步包括用Cu合金或Al合金填充開口的步驟。本方法還可以包括沉積Ta1-XTiXNY和Ta1-XTiX雙層結構的襯的步驟。本方法可以綜合為單鑲嵌法，或雙鑲嵌法。本方法還可以包括通過利用選自PVD，CVD，電沉積和無電沉積中的一種方法，而用合金充填開口的步驟。本方法可以進一步包括，以Ta1-XTiX形式沉積所述的襯，并且當x大于約20％(原子)時，以不高于450℃的溫度對所述襯進行退火處理的步驟。
附圖的簡要說明從下面的詳細說明以及附圖，可以更清楚地看出本發(fā)明的上述和其他目的，特征和優(yōu)點。附圖中

圖1A是表示在本發(fā)明的Ta1-XTiX襯中隨Ti含量變化的電阻與溫度關系的曲線圖。
圖1B是表示在頂部不含銅的Ta1-XTiX襯中隨Ti含量變化的電阻與溫度關系的曲線圖。
圖2是表示在退火后沿Cu層厚度的Ti的濃度分布曲線圖，表明Ti在Cu中的溶解度。
圖3A是表示在一個表面有Ta1-XTiX襯而在其他三個表面未覆蓋的Cu導體中，Cu的電遷移壽命的數(shù)據變化的曲線圖。
圖3B是表示以與圖3A類似的方式所獲得的數(shù)據，其中，Ta1-XTiX合金襯代替了Ta的圖示。
圖4是表示結合有本發(fā)明襯結構的多層(multi-level)Cu的內連接件結構的放大透視圖。
圖5A是表示結合有本發(fā)明襯的單鑲嵌結構的放大截面圖。
圖5B是表示以雙層構形的方式結合本發(fā)明襯的雙鑲嵌結構的放大截面圖。
優(yōu)選實施例的詳細說明本發(fā)明公開一種形成于電子結構中的導電體和在電子結構中用于這種導電體的襯。
本發(fā)明提供的形成于電子結構中的導電體可以包括導電體本體和鄰接導電體本體的襯。所述的導電體本體由含有約0.001％(原子)到約2％(原子)之間的選自Ti，Zr，In，Sn和Hf中的元素的合金形成，所述襯由包括Ta，W，Ti，Nb和V的合金形成。
本發(fā)明進一步公開了一種用于半導體內連接件的襯，它是選自Ti，Hf，In，Sn，Zr及其合金，TiCu3，Ta1-XTiX，Ta1-XHfX，Ta1-XInX，Ta1-XSnX，Ta1-XZrX中的材料所形成的。
本發(fā)明還公開了一種形成電子結構的方法，這種方法包括下列步驟首先在預處理過的電子基層中形成開口；然后向開口沉積一層選自Ti，Hf，In，Sn，Zr中的材料的襯；以及用含有約0.001％(原子)到大約2％(原子)間選自Ti，Zr，Hf，In和Sn中的元素的合金充填在襯的頂部開口。
已經發(fā)現(xiàn)，在所要求的Ti含量的范圍內，即，大約18～40％(原子)，則對絕緣擴散阻擋層和Cu之間的附著要求以及接觸線冗余度的低電阻要求均得到滿足。人們發(fā)現(xiàn)，Ti穩(wěn)定于α相，而Ta在低于750℃時處于高電阻的β相。Ti還使絕緣材料與Cu進行粘接，使阻擋特性保持到650℃，并且不會因擴散而增加Cu線的電阻。人們還發(fā)現(xiàn)，當Ti的含量超過50％(原子)時，通過退火將使電阻增加。除了所期望的延長電子遷移的壽命外，可以獲得這些所要求的特性。因此，本發(fā)明的含Ti的襯完全可以滿足用于BEOL Cu冶金中的多項功能。
將本發(fā)明的新穎方法提出利用作為單層襯的襯，這樣可以省去沉積第二層或第三層的步驟。本發(fā)明的新方法還減少了襯的總厚度，在特征尺寸減小時該總厚度可影響電阻或可靠性。這種新的處理方法適用于400～450℃的一般處理溫度和Ta沉積方法，以致在BEOL制造方法中不需要另外的處理步驟。
還發(fā)現(xiàn)，通過常規(guī)的化學處理，電鍍的Cu將是高純度的。Ti被認為是可選擇的金屬，用于作為單獨的層，或者作為已有襯的一部分而從下面或者從上面擴散到Cu中。過渡金屬Ti主要通過堵塞晶粒邊界而提高抗電遷移特性。因此，在晶粒邊界內由于過渡金屬的大晶粒Cu使得晶粒邊界的擴散減慢。Cu晶粒內的雜質似乎不影響抗電遷移特性，除非雜質擴散到晶粒邊界。
本發(fā)明提供一種用于電路金屬化的襯材料，它具有下述功能對金屬起擴散阻擋層作用；對金屬和對絕緣材料起粘接層的作用；對用于擴散到界面而提高可靠性的金屬起摻雜劑供應源的作用；以及作為更薄更低電阻襯的替代物。本發(fā)明使這些特性，能用于銅基和鋁基金屬的內連接件。金屬的電阻特性不會降低。
本發(fā)明采用Ta1-XTiX合金襯來代替?zhèn)鹘y(tǒng)的襯，例如，用于Cu的TaN/Ta，以及用于Al的Ti或Ti/TaN。在Cu的情況下，Ta是非活性的，并且不溶于Cu，對電子遷移壽命沒有益處，因此，需要用TaN以粘結到絕緣層上。在Al的情況下，Ti是活性的，并且形成TiAl3，這會減小Al的面積，并且使界面變得粗糙。當線的寬度縮小時，對控制電阻和可靠性來說，襯或者活性層的厚度就變得更受限制。Ti/TiN層削弱了反應，但是，總的襯更厚，因而電阻更大。在用于Cu的Ti層的情況下，例如，在10nm Ti/100nm Cu的情況下，抗電遷移性能大大提高。然而，Cu的電阻變得高到難以接受。而且，Ti擴散阻擋性能是不合適的，以致于需要有TaN/Ta的多層阻擋層，因此，出現(xiàn)了厚度問題，并且增加了新的處理步驟。
本發(fā)明的新型Ta1-XTiX襯結構大大改善了性能。例如，通過控制Ti的濃度(x)，可以調節(jié)與金屬和絕緣材料的反應，以提供與絕緣材料的粘結，保持擴散阻擋層特性，保持Cu線的低電阻特性，以及提供足夠的Ti以增強電遷移和延長熱應力壽命。將Ti加到Ta中的另一個額外的益處是以低電阻狀態(tài)制造Ta膜，即，在低的退火溫度下，以α相制造Ta膜。
參照圖1A和1B，其中，說明隨Ti含量變化的電阻-溫度的關系。不加入Ti，并且以400℃退火兩小時，Ta的電阻不降低。然而，當x＝18％(原子)時，退火處理會使電阻降低。當x高于18％(原子)時，將在沉積過程中產生Ta的低電阻狀態(tài)。直到x＝50％(原子)，通過退火，都會使Cu層的電阻降低，超過這個含量時，就會觀測到增加。圖1A和1B中的數(shù)據進一步表示Ti的最佳范圍是在約30％(原子)到約50％(原子)之間。
對Ti擴散入Cu中的SIMS分析示于圖2中。在退火中Ti沿Cu層厚度的分布表明在x大于50％(原子)時，對外表面有高的分凝(segregation)，Ti在Cu中的溶解度值達到平衡值。在x小于50％(原子)時，降低表面分凝，Ti的溶解度值低于平衡值。X-射線衍射分析表明Ti使得Ta的低溫相，即bccα相穩(wěn)定，而且，在x大于50％(原子)時，開始出現(xiàn)bcc Ti的相分離。因此數(shù)據和前面所觀察到的與Cu增大的相互作用相一致。
在圖3A示出的數(shù)據，得自在銅線一面有Ta1-XTiX襯而其它三面保持未涂敷的Cu的電遷移壽命的變化，數(shù)據是用1μm寬PVD Cu(即，蒸鍍的Cu)線，在375℃，25ma/μm2的條件下取得。在這種溫度下，x＝100％(原子)時，壽命變化約5倍(5X)，并且當Ti的濃度降低到約x＝50％(原子)時，壽命降低到約2.5倍(2.5X)。然而，當TaTi合金襯代替Ta時，由于對PVDCu測得的激活能量更高，因此，在采用100℃的溫度時(1/T＝26.8×10-4)可使性能提高幾個數(shù)量級，如圖3B所示。
Cu線的Ti摻雜劑的總利用率是本發(fā)明襯的有效性的關鍵，最好使所有表面都用襯進行涂敷。在制造方法的具體實施例中，這是難以實現(xiàn)的。然而，無襯(unlined)的表面可以通過從襯的現(xiàn)存的Ti的擴散經過Cu到無襯表面而得到涂敷，正如前面圖2所示的那樣，因此建議，如下面將要描述的一個實施例所述那樣，涂敷三個表面，以便得到比圖3A和3B所示的更好效果。
在各個實施例的襯中實施本發(fā)明的新方法示于圖4，5A和5B中，這些圖示說明了制造Cu襯/絕緣材料金屬化系統(tǒng)的典型結構。
圖4表示多級Cu內連接件結構10的總體圖，其中綜合了本發(fā)明的新型襯。金屬化部分通過連接通孔16和接觸點18連接到在基片14形成的部件12上。通孔16通常用鎢形成，但也可以用Cu或Cu合金形成。第一層金屬20通常用化學機械拋光(CMP)法，處理進入層間絕緣層(ILD)22上。單鑲嵌結構示于圖4中，其中，在(ILD)層22中蝕刻溝槽或通孔16，沉積襯層24，接著沉積Cu層，其厚度大于ILD層，然后，用CMP方法背部拋光Cu層，直至到達拋光停止(polish-stop)層26為止。接著再沉積ILD層，蝕刻出圖形，重復前面的步驟，以便形成即，關于通孔30的另一層Cu。
拋光停止層26通常由氮化硅形成，但也可以由其他任何低介電常數(shù)的材料形成。層22可以由任何ILD絕緣材料形成，既可以是無機材料，也可以是有機材料。本發(fā)明特別涉及到襯層24和用于形成該襯層的材料，例如，Ta1-XTiX，Ta1-XTiX/Ta1-XTiXNY的雙層，或者任何其他替代Ti的材料，如Zr或Hf。對于其成分，X宜于選自約10％(原子)到約60％(原子)之間。
包含雙鑲嵌結構的本發(fā)明襯示于圖5B中。其構形可用于任何使用襯材料的Cu的金屬化處理工藝。如圖5B所示，在ILD中蝕刻兩層圖形，并且，在同一沉積步驟中沉積Cu以填充兩者，正如在典型的雙鑲嵌法中那樣。襯包括兩層，40和42。第一襯層40鄰接ILD，為Ta1-XTiXNY層。在第一襯層40的頂面，沉積Tal-xTix材料的襯層42，然后，沉積Cu 44和46。沉積Cu的方法可以采用物理汽相沉積(PVD)法或化學汽相沉積(CVD)法、電鍍法、或者通過PVD法(或CVD法)/電鍍Cu的成層，其中，用PVD或CVD層作為電鍍Cu的種子層。
在第二實施例中，如圖5A所示，加入單一的Ta1-XTiX層的42作為襯層。該實施例最好是特征尺寸減小到這樣的水平，以使襯的厚度因調整電阻、Cu的沉積和可靠性而受限制。
在這兩個所述的實施例中Ti從襯42通過Cu 44或者沿襯Cu的界面轉移到Cu 44或46的涂敷的表面上。經過Cu的轉移是沿著晶粒界面以及通過晶粒并因此在多晶Cu中發(fā)生。通過減少晶粒邊界轉移以及通過減少表面轉移而延長電遷移壽命。應該注意，不僅延長了電遷移壽命，而且，在減小轉移速率時也降低了形成熱孔隙(voids)處的速率。
當金屬層44，46由Al或Al合金形成時，圖5A和5B所示的實施例由于Ta1-XTiX襯而具有更長的壽命和低電阻。在這種情況下，濃度(x)大小的控制限制了形成TiAl3的反應量，由此形成了更薄、更平坦的金屬間層。這導致了Al線電流密度和電阻的降低，以及更精確的公差、幾何形狀和使用期分布。
至此，本發(fā)明的新型導體和用于對該導體的加襯已經在上面的說明及附圖1-5B中已充分描述。
盡管本發(fā)明已以示例的方式進行了說明，但是，應該理解，所用的術語是用來說明詞意的而不是用于限制的。
而且，盡管本發(fā)明已利用優(yōu)選的和可替換的實施例進行了說明，但是，應當理解，對于本領域的普通技術人員來說，可以根據上述教導，對本發(fā)明做出各種各樣的改變。
本發(fā)明的保護范圍將由后面所附的權利要求來限定。
權利要求
1.一種在電子結構中的導電體，包括一個由含有約0.001％(原子)到約2％(原子)之間的選自Ti，Zr，In，Sn和Hf中的元素的合金形成的導電體本體，以及一個鄰接所述導電體本體的由包含Ta，W，Ti，Nb和V合金所形成的襯。
2.根據權利要求1所述的在電子結構中的導電體，其中，所述導電體進一步包括Cu或Al。
3.根據權利要求1所述的在電子結構中的導電體，其中，所述導電體本體包括Al和Ti，而所述的襯含有約10％(原子)到大約90％(原子)之間的Ta。
4.根據權利要求1所述的在電子結構中的導電體，其中，所述導電體本體包括Al和Ti，而所述的襯含有約10％(原子)到約90％(原子)之間的Ti。
5.根據權利要求1所述的在電子結構中的導電體，其中，所述襯包括分別由Ta1-XTiXNY和Ta1-XTiX形成的雙層。
6.根據權利要求1所述的在電子結構中的導電體，其中，所述導電體是單鑲嵌結構形式的內連接件。
7.根據權利要求1所述的在電子結構中的導電體，其中，所述導電體是雙鑲嵌結構形式的內連接件。
8.根據權利要求1所述的在電子結構中的導電體，其中，所述導電體本體含有約0.001％(原子)到約2％(原子)之間的Ti；所述襯含有不低于10％(原子)的Ti。
9.一種用于半導體內連接件的襯，它由選自Ti，Hf，In，Sn，Zr及其合金，TiCu3，Ta1-XTiX，Ta1-XHfX，Ta1-XInX，Ta1-XSnX，Ta1-XZrX及其混合物中的材料形成。
10.根據權利要求9所述的用于半導體內連接件的襯，其中，所述的材料是Ta1-XTiX。
11.根據權利要求10所述的用于半導體內連接件的襯，其中，當所述的襯鄰接由Cu或Cu合金形成的半導體內連接件時，x＝10～60％(原子)。
12.根據權利要求10所述的用于半導體內連接件的襯，其中，當所述的襯鄰接由Al或Al合金形成的半導體內連接件時，x＝10～90％(原子)。
13.根據權利要求10所述的用于半導體內連接件的襯，其中，所述襯包含由Ta1-XTiXNY和Ta1-XTiX形成的雙層結構。
14.一種形成電子結構的方法，包括下列步驟在預處理過的電子基片中形成開口；用選自Ti，Hf，In，Sn，Zr及其合金，TiCu3，Ta1-XTiX，Ta1-XHfX，Ta1-XInX，Ta1-XSnX，Ta1-XZrX及其混合物中的材料的襯沉積到開口中。
15.根據權利要求14所述的形成電子結構的方法，還包括用Cu合金或Al合金填充開口的步驟。
16.根據權利要求14所述的形成電子結構的方法，進一步包括下列步驟沉積Ta1-XTiXNY和Ta1-XTiX雙層結構的襯。
17.根據權利要求14所述的形成電子結構的方法，其中，所述的方法綜合為單鑲嵌法。
18.根據權利要求14所述的形成電子結構的方法，其中，所述的方法綜合為雙鑲嵌法。
19.根據權利要求14所述的形成電子結構的方法，進一步包括通過選自PVD，CVD，電沉積和無電沉積中的一種方法 而用合金填充開口的步驟。
20.根據權利要求14所述的形成電子結構的方法，進一步包括步驟Ta1-XTiX形式沉積所述的襯，并且當所述x大于約20％(原子)時，以不高于450℃的溫度對所述的襯進行退火。
全文摘要
本發(fā)明公開了一種用于電子結構中的導電體,它包括一種由含有約0.001%(原子)到大約2%(原子)之間的選自Ti,Zr In,Sn和Hf中的元素的合金所形成的導電體,和一種鄰接所述導電體,由含有Ta,W,Ti,Nb和V的合金所形成的襯。本發(fā)明還公開了一種用于半導體內連接件的襯,它由選自Ti,Hf,In,Sn,Zr及其合金,TiCu
文檔編號C22C27/02GK1360346SQ01143660
公開日2002年7月24日 申請日期2001年12月17日 優(yōu)先權日2000年12月18日
發(fā)明者小西里爾·卡布拉爾, 羅伊·A·卡拉瑟斯, 詹姆斯·M·E·哈珀, 胡朝坤, 李金陽, 伊斯梅爾·C·諾延, 羅伯特·羅森伯格, 托馬斯·M·肖 申請人:國際商業(yè)機器公司