本發(fā)明涉及一種鐵路信號(hào)設(shè)備系統(tǒng)，尤其是涉及一種基于二乘二取二架構(gòu)的移頻電碼化信號(hào)驅(qū)動(dòng)系統(tǒng)。

背景技術(shù)：

隨著我國(guó)鐵路事業(yè)的發(fā)展，對(duì)站內(nèi)軌道電路的要求也越來越高了，安全設(shè)備容不得半點(diǎn)閃失，而軌道電路分路不良卻時(shí)時(shí)威脅著行車安全。為實(shí)現(xiàn)對(duì)移頻電碼化信號(hào)的正確驅(qū)動(dòng)并將移頻電碼化信號(hào)正確發(fā)送到軌道區(qū)段上，需要搭建較為復(fù)雜的繼電電路和監(jiān)測(cè)電路來實(shí)現(xiàn)，這使得實(shí)際設(shè)計(jì)和施工中需要較多繼電器及監(jiān)測(cè)電路。這些繼電器和監(jiān)測(cè)電路成本較高，且會(huì)在機(jī)房占用較大空間。另外，某個(gè)繼電器發(fā)生故障時(shí)，無法及時(shí)報(bào)警，不方便現(xiàn)場(chǎng)維護(hù)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的就是為了克服上述現(xiàn)有技術(shù)存在的缺陷而提供一種基于二乘二取二架構(gòu)的移頻電碼化信號(hào)驅(qū)動(dòng)系統(tǒng)，根據(jù)IPS發(fā)送的編碼和發(fā)碼命令，輸出編碼信號(hào)，驅(qū)動(dòng)發(fā)碼器生成相應(yīng)的移頻電碼化信號(hào)，同時(shí)根據(jù)發(fā)碼命令，將移頻電碼化信號(hào)發(fā)送到對(duì)應(yīng)的軌道區(qū)段上。此外，CDDM將報(bào)警信息發(fā)送給SDM，實(shí)現(xiàn)板卡運(yùn)行的監(jiān)測(cè)。該系統(tǒng)利用高性能電路板取代以往繼電電路，降低施工和維護(hù)成本。

本發(fā)明的目的可以通過以下技術(shù)方案來實(shí)現(xiàn)：

一種基于二乘二取二架構(gòu)的移頻電碼化信號(hào)驅(qū)動(dòng)系統(tǒng)，包括聯(lián)鎖下位機(jī)IPS、聯(lián)鎖維護(hù)臺(tái)SDM、移頻電碼化驅(qū)動(dòng)模塊CDDM、發(fā)碼器和全電子通信模塊EIOCOM2，所述的發(fā)碼器、移頻電碼化驅(qū)動(dòng)模塊CDDM、全電子通信模塊EIOCOM2、聯(lián)鎖下位機(jī)IPS依次連接，所述的全電子通信模塊EIOCOM2與聯(lián)鎖維護(hù)臺(tái)SDM連接；

所述的移頻電碼化驅(qū)動(dòng)模塊CDDM通過聯(lián)鎖下位機(jī)IPS獲取編碼和發(fā)碼命令，并向發(fā)碼器發(fā)送編碼信號(hào)，驅(qū)動(dòng)發(fā)碼器產(chǎn)生相應(yīng)的移頻信號(hào)，同時(shí)根據(jù)發(fā)碼命令選擇發(fā)送移頻信號(hào)的軌道區(qū)段。

所述的聯(lián)鎖下位機(jī)IPS、全電子通信模塊EIOCOM2和移頻電碼化驅(qū)動(dòng)模塊CDDM均為二乘二取二的安全冗余系統(tǒng)。

所述的移頻電碼化驅(qū)動(dòng)模塊CDDM設(shè)有10路編碼信號(hào)和6路發(fā)碼信號(hào)的輸出接口，并帶有對(duì)自身模塊上的安全器件進(jìn)行周期性檢測(cè)模塊。

所述的移頻電碼化驅(qū)動(dòng)模塊CDDM包括處理器、編碼繼電器、發(fā)碼繼電器和繼電器驅(qū)動(dòng)電源，所述的處理器包括FPGA和CPU，所述的FPGA分別與CPU、編碼繼電器、發(fā)碼繼電器、繼電器驅(qū)動(dòng)電源連接；

所述的FPGA周期性地對(duì)編碼繼電器、發(fā)碼繼電器、繼電器驅(qū)動(dòng)電源狀態(tài)進(jìn)行采樣，并分別發(fā)給CPU，CPU通過繼電器驅(qū)動(dòng)電源狀態(tài)和編碼發(fā)碼繼電器狀態(tài)來判斷板卡狀態(tài)，然后進(jìn)行二乘二取二比較得到最終的板卡狀態(tài)，并通過全電子通信模塊EIOCOM2將板卡狀態(tài)發(fā)送給聯(lián)鎖維護(hù)臺(tái)SDM。

所述的FPGA和CPU均采用雙機(jī)熱備冗余。

所述的移頻電碼化驅(qū)動(dòng)模塊CDDM還包括與FPGA連接的FBJ采集模塊，該FBJ采集模塊周期性地采集FBJ狀態(tài)并發(fā)送給FPGA，該FPGA發(fā)送給CPU，該CPU通過全電子通信模塊EIOCOM2將FBJ狀態(tài)發(fā)送給聯(lián)鎖下位機(jī)IPS以及聯(lián)鎖維護(hù)臺(tái)SDM。

所述的移頻電碼化驅(qū)動(dòng)模塊CDDM還包括分別與處理器、編碼繼電器、發(fā)碼繼電器和繼電器驅(qū)動(dòng)電源連接的隔離模塊，當(dāng)編碼繼電器、發(fā)碼繼電器或繼電器驅(qū)動(dòng)電源發(fā)生異常的時(shí)候，隔離模塊打開隔離繼電器，斷開繼電器供電以及編碼發(fā)碼信號(hào)和輸出端口的連接。

所述的移頻電碼化驅(qū)動(dòng)模塊CDDM還包括分別與處理器和隔離模塊連接的熔絲模塊；當(dāng)隔離模塊故障或板卡出現(xiàn)影響安全性的異常情況時(shí)，熔絲模塊會(huì)將燒斷板卡熔絲，將板卡導(dǎo)向安全態(tài)。

所述的聯(lián)鎖維護(hù)臺(tái)SDM具有將收到監(jiān)測(cè)信息保存以及故障報(bào)警功能。

當(dāng)從所述的聯(lián)鎖下位機(jī)IPS中收到驅(qū)動(dòng)一路以上的編碼命令時(shí)，所述的移頻電碼化驅(qū)動(dòng)模塊CDDM將不輸出任何編碼信號(hào)。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)：

1)該系統(tǒng)基于二取二架構(gòu)和BIT技術(shù)，保證了安全性；利用高性能CPU和FPGA及小型繼電器，取代以往繼電電路方式，降低了施工難度和項(xiàng)目成本；而二乘二的冗余設(shè)計(jì)并支持熱插拔，可以大大提高系統(tǒng)可靠性和可維護(hù)性。

2)系統(tǒng)能夠以更低成本，更簡(jiǎn)單的施工，以及更方便的維護(hù)，來取代以往的繼電電路和監(jiān)測(cè)電路；CDDM能夠根據(jù)IPS發(fā)送的命令，驅(qū)動(dòng)編碼信號(hào)和發(fā)碼信號(hào)。另外CDDM通過SDM進(jìn)行故障報(bào)警及監(jiān)測(cè)信息保存。

附圖說明

圖1為本發(fā)明移頻電碼化信號(hào)驅(qū)動(dòng)系統(tǒng)結(jié)構(gòu)示意圖；

圖2為本發(fā)明移頻電碼化驅(qū)動(dòng)模塊CDDM內(nèi)部原理圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說明。本實(shí)施例以本發(fā)明技術(shù)方案為前提進(jìn)行實(shí)施，給出了詳細(xì)的實(shí)施方式和具體的操作過程，但本發(fā)明的保護(hù)范圍不限于下述的實(shí)施例。

如圖1所示，一種基于二乘二取二架構(gòu)的移頻電碼化信號(hào)驅(qū)動(dòng)系統(tǒng)，包括聯(lián)鎖下位機(jī)IPS、聯(lián)鎖維護(hù)臺(tái)SDM、移頻電碼化驅(qū)動(dòng)模塊CDDM、發(fā)碼器FM和全電子通信模塊EIOCOM2，所述的發(fā)碼器FM、移頻電碼化驅(qū)動(dòng)模塊CDDM、全電子通信模塊EIOCOM2、聯(lián)鎖下位機(jī)IPS依次連接，所述的全電子通信模塊EIOCOM2與聯(lián)鎖維護(hù)臺(tái)SDM連接；所述的移頻電碼化驅(qū)動(dòng)模塊CDDM通過聯(lián)鎖下位機(jī)IPS獲取編碼和發(fā)碼命令，并向發(fā)碼器發(fā)送編碼信號(hào)，驅(qū)動(dòng)發(fā)碼器產(chǎn)生相應(yīng)的移頻信號(hào)，同時(shí)根據(jù)發(fā)碼命令選擇發(fā)送移頻信號(hào)的軌道區(qū)段。

所述的移頻電碼化驅(qū)動(dòng)模塊CDDM設(shè)有10路編碼信號(hào)和6路發(fā)碼信號(hào)的輸出接口，并帶有對(duì)自身模塊上的安全器件進(jìn)行周期性檢測(cè)模塊。

如圖2所示，所述的移頻電碼化驅(qū)動(dòng)模塊CDDM包括處理器、編碼繼電器4、發(fā)碼繼電器3、繼電器驅(qū)動(dòng)電源，所述的處理器包括FPGA和CPU，所述的FPGA和CPU均采用雙機(jī)熱備冗余。所述的FPGA分別與CPU、編碼繼電器4、發(fā)碼繼電器3、繼電器驅(qū)動(dòng)電源連接；所述的FPGA周期性地對(duì)編碼繼電器、發(fā)碼繼電器、繼電器驅(qū)動(dòng)電源狀態(tài)進(jìn)行采樣，并分別發(fā)給CPU，CPU通過繼電器驅(qū)動(dòng)電源狀態(tài)和編碼發(fā)碼繼電器狀態(tài)來判斷板卡狀態(tài)，然后進(jìn)行二乘二取二比較得到最終的板卡狀態(tài)，并通過全電子通信模塊EIOCOM2將板卡狀態(tài)發(fā)送給聯(lián)鎖維護(hù)臺(tái)SDM。

所述的移頻電碼化驅(qū)動(dòng)模塊CDDM還包括與FPGA連接的FBJ采集模塊5，該FBJ采集模塊周期性地采集FBJ狀態(tài)并發(fā)送給FPGA，該FPGA發(fā)送給CPU，該CPU通過全電子通信模塊EIOCOM2將FBJ狀態(tài)發(fā)送給聯(lián)鎖下位機(jī)IPS以及聯(lián)鎖維護(hù)臺(tái)SDM。

所述的移頻電碼化驅(qū)動(dòng)模塊CDDM還包括分別與處理器、編碼繼電器4、發(fā)碼繼電器3和繼電器驅(qū)動(dòng)電源連接的隔離模塊1，當(dāng)編碼繼電器、發(fā)碼繼電器或繼電器驅(qū)動(dòng)電源發(fā)生異常的時(shí)候，隔離模塊打開隔離繼電器，斷開繼電器供電以及編碼發(fā)碼信號(hào)和輸出端口的連接。

所述的移頻電碼化驅(qū)動(dòng)模塊CDDM還包括分別與處理器和隔離模塊連接的熔絲模塊2；當(dāng)隔離模塊故障或板卡出現(xiàn)影響安全性的異常情況時(shí)，熔絲模塊會(huì)將燒斷板卡熔絲，將板卡導(dǎo)向安全態(tài)。

本發(fā)明基于二乘二取二架構(gòu)的移頻電碼化信號(hào)驅(qū)動(dòng)系統(tǒng)，利用高性能電路板取代以往繼電電路，降低施工和維護(hù)成本。移頻電碼化驅(qū)動(dòng)模塊CDDM經(jīng)過全電子通信模塊EIOCOM2從聯(lián)鎖下位機(jī)IPS獲取到編碼命令和發(fā)碼命令。根據(jù)所收到的命令來驅(qū)動(dòng)發(fā)碼器產(chǎn)生移頻電碼化信號(hào)，并將改信號(hào)發(fā)送到對(duì)應(yīng)的軌道區(qū)段上。同時(shí)將板卡維護(hù)信息發(fā)給聯(lián)鎖維護(hù)臺(tái)SDM。該系統(tǒng)基于二取二架構(gòu)和BIT技術(shù)，保證了安全性；利用高性能CPU和FPGA及小型繼電器，取代以往繼電電路方式，降低了施工難度和項(xiàng)目成本；而二乘二的冗余設(shè)計(jì)并支持熱插拔，可以大大提高系統(tǒng)可靠性和可維護(hù)性。IPS，SDM和CDDM為自主研發(fā)系統(tǒng)。

2個(gè)互為冗余的移頻電碼化驅(qū)動(dòng)模塊CDDM同時(shí)并行工作，任何一個(gè)故障不影響另一個(gè)模塊，同時(shí)板卡支持熱插拔，提高可維護(hù)性。

所述的聯(lián)鎖下位機(jī)IPS，全電子通信模塊EIOCOM2，移頻電碼化驅(qū)動(dòng)模塊CDDM均為雙系熱備系統(tǒng)，其中EIOCOM2和CDDM支持熱插拔。相對(duì)于以往繼電電路，施工難度和設(shè)備占用空間都大大降低，從工程和硬件上節(jié)約了成本。

軟件上IPS保持既有軟件，SDM增加與全電子通信模塊EIOCOM2的接口，而移頻電碼化驅(qū)動(dòng)模塊CDDM為全新自主開發(fā)。移頻電碼化驅(qū)動(dòng)模塊CDDM軟件功能可分為5個(gè)子任務(wù)：模式管理任務(wù)、熔絲單元任務(wù)、隔離單元任務(wù)、輸出單元任務(wù)和維護(hù)診斷任務(wù)。模式管理任務(wù)主要用于確定當(dāng)前軟件所處的模式；熔絲單元任務(wù)用于對(duì)熔絲模塊進(jìn)行周期性的檢測(cè)，并在移頻電碼化驅(qū)動(dòng)模塊CDDM出現(xiàn)異常的情況下進(jìn)行安全態(tài)處理；隔離單元任務(wù)的主要是進(jìn)行隔離單元的檢測(cè)，并在移頻電碼化驅(qū)動(dòng)模塊CDDM的電源模塊和輸出單元包括發(fā)碼模塊及編碼模塊狀態(tài)異常的時(shí)候進(jìn)行隔離態(tài)處理；輸出單元任務(wù)主要任務(wù)是獲取編碼和發(fā)碼命令，并驅(qū)動(dòng)編碼信號(hào)和發(fā)碼信號(hào)的輸出。周期性檢查電源模塊、編碼狀態(tài)和發(fā)碼模塊的狀態(tài)。周期性采集FBJ狀態(tài)；維護(hù)診斷任務(wù)主要將板卡狀態(tài)發(fā)送給SDM，以及故障記錄。

如圖2所示，移頻電碼化驅(qū)動(dòng)模塊CDDM支持編碼信號(hào)和發(fā)碼信號(hào)的驅(qū)動(dòng)以及FBJ狀態(tài)的采集；CPU根據(jù)從IPS收到的編碼命令和發(fā)碼命令，通過FPGA來控制編碼單元和發(fā)碼單元來驅(qū)動(dòng)編碼信號(hào)發(fā)碼信號(hào)的輸出。FBJ狀態(tài)采集模塊定期采集FBJ狀態(tài)并將該狀態(tài)發(fā)送給CPU。FPGA會(huì)定期回讀編碼繼電器和發(fā)碼繼電器狀態(tài)，并傳送給CPU，CPU會(huì)以此判斷編碼模塊和發(fā)碼模塊狀態(tài)。移頻電碼化驅(qū)動(dòng)模塊CDDM將編碼模塊、發(fā)碼模塊狀態(tài)以及FBJ狀態(tài)等信息發(fā)給SDM。

以上所述，僅為本發(fā)明的具體實(shí)施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到各種等效的修改或替換，這些修改或替換都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以權(quán)利要求的保護(hù)范圍為準(zhǔn)。