專利名稱：晶圓背面對準的重疊對準精度的判斷方法及其晶圓的制作方法
技術領域：
本發(fā)明涉及一種凝:沖幾電系統(Micro-electro mechanical system, MEMS) 裝置的制程，特別是涉及一種在制作微機電元件中，晶圓背面對準的制程。 本發(fā)明更涉及一種在在制作MEMS裝置中，判斷晶圓背面對準制程中重疊 對準精度的改良方法以及裝置。
背景技術：
微機電系統(MEMS)裝置已經被廣泛地運用于各個領域中，如晶圓級封 裝、積體光學、壓力感測器、復合元件以及背面通孔。在立體元件如MEMS 元件的制程中，是先對基材的其中一面(正面)進行加工，經由翻轉基材后再 對另一面(背面)進行加工，以產生設計的立體結構。執(zhí)行正面以及背面對準 的步驟確保了立體結構能完全地對準。舉例來說，假使一接觸點(contact)由 基材正面貫穿至其背面，該元件必須與其他元件精確地對準才能使兩者間 產生電性接觸。
因此，需要一種簡單且有效節(jié)省成本的方法及其裝置，以于晶圓背面 對準步驟中判斷重疊對準精度。

發(fā)明內容
本發(fā)明的目的在于，克服現有技術存在的缺陷，而提供一種新型的晶 圓背面對準的重疊對準精度的判斷方法及其晶圓，所要解決的技術問題是 使其簡化對準步驟并降低制程成本，非常適于實用。
本發(fā)明的目的及解決其技術問題是采用以下技術方案來實現的。依據 本發(fā)明提出的一種晶圓背面對準的重疊對準精度的判斷方法，包含:形成一 埋層于一晶圓的正面;形成一導電層于該埋層上，且圖案化該導電層以形成 一第一測試結構以及一第二測試結構;形成一蝕刻中止層于該導電層上;由 該晶圓的背面進行晶圓蝕穿以借由該第一測試結構完成一對準程序;以及借 由該第二測試結構判斷該對準程序的重疊對準精度。
本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現。
前述的晶圓背面對準的重疊對準精度的判斷方法，其中所述的形成該 導電層的步驟中，該第一測試結構為一光學游標，且該第二測試結構為一 電性測試結構。
前述的晶圓背面對準的重疊對準精度的判斷方法，其中所述的由該晶圓的背面進行晶圓蝕穿以借由該第 一測試結構完成該對準程序的步驟包 含利用該晶圓正面上的該光學游標由該晶圓的背面執(zhí)行一光學對準程序。前述的晶圓背面對準的重疊對準精度的判斷方法，其更包含在該對 準程序后，透過光微影制程圖案化該晶圓的背面；以及蝕刻圖案化后的該 晶圓背面。前述的晶圓背面對準的重疊對準精度的判斷方法，其中所述的蝕刻圖 案化后的該晶圓背面步驟包含蝕刻部份該電性測試結構，以形成一頂部 電性測試結構以及一底部電性測試結構。前述的晶圓背面對準的重疊對準精度的判斷方法，其中借由該第二測 試結構判斷該對準程序的重疊對準精度步驟包含量測該頂部電性測試結 構以及該底部電性測試結構的阻抗值。前述的晶圓背面對準的重疊對準精度的判斷方法，其中所述的形成該 埋層的步驟包含配置該埋層形成一薄氧化層，其厚度約為125埃。前述的晶圓背面對準的重疊對準精度的判斷方法，其中所述的形成該 導電層的步驟包含配置該導電層形成一摻雜多晶硅，其厚度約為3000埃。前述的晶圓背面對準的重疊對準精度的判斷方法，其更包含在該蝕 刻中止層上形成一保護層，用以在該晶圓背面加工時保護該晶圓的正面,其 中該保護層的厚度約為30000埃。本發(fā)明的目的及解決其技術問題還采用以下技術方案來實現。依據本 發(fā)明提出的一種用于背面對準的晶圓，包含 一基材，包含一正面以及一 背面； 一硬光罩，形成于該基材的該背面上；以及一對準層，形成于該基 材的該正面上，其中該對準層包含 一薄氧化層，形成于該基材該正面上;一 導電層，形成于該薄氧化層上； 一厚氧化層，形成于該導電層上；以及一 第一測試結構以及一第二測試結構，兩者是以圖案化形成于該導電層上,其 中該第一測試結構是用于一背面對準程序，且該第二測試結構是用于判斷 該背面對準程序的重疊對準精度。本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現。前述的晶圓背面對準的晶圓，其中所述的薄氧化層的厚度約為125埃,該 導電層包含一厚度約為3000埃的摻雜多晶硅，該對準層更包含一形成于該 厚氧化層上且厚度約為30000埃的保護層。前述的晶圓背面對準的晶圓，其中所述的第二觀"試結構為 一 電性觀'J試 結構，該電性測試結構包含 一組頂部墊體； 一組底部墊體；以及一中心 主體，耦合于該組頂部墊體以及該組底部墊體；其中在從該基材背面至正 面對該導電層后續(xù)蝕刻的制程中，該中心主體是分成一頂部以及一底部，該 頂部是耦合于該組頂部墊體，且該底部是耦合于該組底部墊體。本發(fā)明的目的及解決其技術問題另外還采用以下技術方案來實現。依據本發(fā)明提出的一種用于背面對準程序中重疊對準精度的判斷方法,包含:形
成一薄氧化層于一半導體晶圓的一正面上;形成一導電層于該薄氧化層上;圖 案化一對準標記以及一測試結構于該導電層中；形成一厚氧化層于該圖案 化的導電層上；翻轉該半導體晶圓使該半導體晶圓的一背面朝上；借由該 對準標記由該半導體晶圓的該背面蝕刻穿至該正面，以執(zhí)行一背面對準程 序;在該背面對準程序后圖案化并蝕刻穿該導電層；以及量測該測試結構 用以判斷該背面對準程序的重疊對準精度。
本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現。
前述的用于背面對準程序中重疊對準精度的判斷方法，其中所述的蝕 穿該半導體晶圓的步驟是利用 一深反應離子蝕刻制程來完成，且該圖案化 該對準標記步驟中的該對準標記為 一光學游標。
前述的用于背面對準程序中重疊對準精度的判斷方法，其中所述的圖 案化并蝕穿該導電層的步驟是蝕刻移除部份的該測試結構，以形成一頂部 測試結構以及一底部測試結構，且該量測該測試結構的步驟是分別量測該 頂部測試結構以及該底部測試結構的 一 阻抗值。
本發(fā)明與現有技術相比具有明顯的優(yōu)點和有益效果。由以上技術方案 可知，本發(fā)明的主要技術內容如下
依據本發(fā)明實施例的 一 晶圓背面對準的方法，包含于晶圓正面上形成 一埋層；在埋層上形成一導電層并在導電層上圖案化出一第一測試結構以 及一第二測試結構；在導電層上形成一蝕刻中止層；借由第一測試結構由 晶圓背面進行蝕穿以完成對準程序；以及利用第二測試結構判斷對準程序 的重疊對準精度。依據本發(fā)明的實施例，其中形成導電層步驟中的第一測 試結構為一光學游標，且第二測試結構為一電性測試結構。在其他實施例 中，其中蝕穿以完成對準的步驟更包含利用光學游標于晶圓的背面上執(zhí)行 光學對準的步驟。
此外，依據本發(fā)明實施例的一晶圓，包含一具有正反面的基材、 一形 成于基材背面上的硬光罩以及一形成于基材正面上的對準層。其中，對準層 包含一形成于基材正面上的薄氧化層、 一形成于薄氧化層上的導電層、一 形成于導電層上的厚氧化層以及圖案化于導電層上的第一測試結構以及第 二測試結構。第一測試結構是用于背面對準程序，且第二測試結構是用于 判斷背面對準程序的重疊對準精度。在實施例當中，薄氧化層的厚度約為 125埃，而導電層為一厚度約為3000埃的摻雜多晶硅。對準層更包含一形 成于厚氧化層上且厚度約為30000埃的保護層。
第一測試結構為一包含復數個X軸向以及Y軸向的位置線的光學游 標。第二測試結構為一電性測試結構，且電性測試結構更包含一組頂部墊 體、 一組底部墊體以及一耦合于該組頂部墊體以及該組底部墊體的中心主體，其中在從基材背面至正面對導電層蝕刻的制程中，該中心主體是分成 一耦合于頂部墊體組的頂部以及一耦合于底部墊體組的底部。依據本發(fā)明實施例的 一種用于背面對準步驟中重疊對準精度的判斷方 法，包含形成薄氧化層于半導體晶圓的正面上、形成導電層于薄氧化層上、圖 案化對準標記以及測試結構于導電層中、形成厚氧化層于圖案化的導電層 上、翻轉半導體晶圓致使晶圓背面朝上、由晶圓背面蝕刻穿至正面，并配 合對準標記執(zhí)行背面對準程序、圖案化并蝕刻穿導電層以及量測測試結構 用以判斷背面對準程序的重疊對準精度。其中蝕穿半導體晶圓的步驟是利 用一深反應離子蝕刻制程。圖案化對準標記的步驟中的對準標記為一光學 游標。圖案化并蝕穿導電層的步驟是蝕刻移除部份的測試結構，用以形成 一頂部測試結構以及一底部測試結構。量測測試結構的步驟是分別量測頂 部測試結構以及底部測試結構的 一阻抗值。借由上述技術方案，本發(fā)明晶圓背面對準的重疊對準精度的判斷方法及其晶圓至少具有下列優(yōu)點及有益效果除了針對晶圓背面對準步驟提供一種有效率以及具有成本效益的方法 以及系統之外，此方法以及系統更可在不需額外的手續(xù)或特定設備的條件 下，導入現有半導體制程中的技術或設備。如在光微影制程部分，本發(fā)明 皆可以利用現有的微影步驟以及步進方法來完成。此外，本發(fā)明的方法以 及系統針對高階制程控制以及寬松的制程裕度(wider process window)提供 MEMS裝置以及其他立體裝置即時的疊置準確性量測以及反應。綜上所述,本發(fā)明具有上述諸多優(yōu)點及實用價值，其不論在判斷方法、產 品結構或功能上皆有較大改進，在技術上有顯著的進步，并產生了好用及 實用的效果，且較現有技術具有增進的突出功效，從而更加適于實用，并 具有產業(yè)的廣泛利用價值，誠為一新穎、進步、實用的新設計。上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的 技術手段，而可依照說明書的內容予以實施，并且為了讓本發(fā)明的上述和 其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附 圖，詳細i兌明如下。


圖1是繪示依據本發(fā)明實施例中，在一晶圓背面對準步驟中判斷疊置 準確性方法的流程圖。圖2是繪示應用于圖1方法中的一光學游標的俯視圖。 圖3是繪示應用于圖1方法中的另一光學游標的俯視圖。 圖4是繪示應用于圖1方法中的一電性測試結構的俯視圖。 -圖5是繪示依據圖1方法所形成的一對準層的剖面圖。圖6是繪示依據圖1方法中進行晶圓蝕穿步驟的剖面圖。 圖7是繪示應用于圖1方法中的一光學對準系統的示意圖。100方法110,步驟120步驟130步驟140步驟150步驟160步驟170步驟200光學游標210第一層圖型212X軸向214:Y軸向220第二層圖型300光學游標310線條組320線條組330線條組340線條組350十字圖型400電性測試結構402.*體404塾體楊.墊體408塾體410中心主體420區(qū)域430'頂部測試結構440底部測試結構500:對準層510基材512正面514背面520薄氧化層530導電層540蝕刻中止層550蝕刻步驟600晶圓602背面604硬光罩606基材608正面610對準標記620光學對準步驟700.光學對準系統710 倍縮光罩720:投射透鏡730:對準激光光源740:晶圓平臺具體實施方式
以下配合文字敘述以及圖面說明的實施范例是用以闡述本發(fā)明，然其 并非用以限定本發(fā)明的精神和范圍。該領域所屬技術領域人員也可在不脫 離本發(fā)明揭露內容的精神以及范圍內完成等效的結構，或者作各種更動與 潤飾。近似的元件敘述不可排除其等效范圍間的元件。此外，各實施例說 明中重復出現的參考數字是為了方便解釋說明內容，因此具有相同標號并 非限定應用于其他實施例上的特征元件。依照本揭露，提供一種在晶圓背面對準制程中，重疊對準精度的判斷 方法及其系統。在一實施例中，主要是分成兩段制程，分別為晶圓正面沉積制程以及晶圓背面蝕穿制程。請參閱圖1所示，是繪示在背面對準制程 中判斷重疊對準精度的方法100的流程圖。方法100始于步驟110，是沉積 一薄氧化層于一晶圓的正面上，其中晶圓可為一半導體基材，如硅基材(其它適合的基材亦可被使用)。薄氧化層是可視為一埋層(buried layer),且可為 由物理氣相沉積(Physical Vapor Deposition, PVD)或其他適合的制程所形成 的熱氧化層或氧化薄層。薄氧化層的最佳厚度約為125埃。方法100中的步驟120是沉積一導電層于薄氧化層上，其中導電層是 為一摻雜多晶硅(dopedpolysilicon)或其他適合的導體材質，且是借由化學氣 相沉積(Chemical Vapor Deposition, CVD)或其他適合的制程所形成。導電層 的最佳厚度約為3000埃，且可進行圖案化形成測試結構(如一光學游標以及 一電性測試結構)。例如，可借由蝕刻導電層而形成光學游標以及電性測試 結構。光學游標以及電性測試結構可被使用于后續(xù)晶圓背面加工步驟中,用 來檢驗以及/或量測背面對準的重疊對準精度。光學游標以及電性測試結構 的排列結構在之后會有更詳細的說明。方法100中的步驟130是沉積一蝕刻中止層于導電層上。蝕刻中止層 為一利用化學氣相沉積或其他適合制程所形成的厚氧化層。蝕刻中止層可 為熱氧化層或氧化薄層。蝕刻中止層是在后續(xù)的晶圓蝕穿步驟中當做一停 止層，詳細說明于后。當大量制造半導體元件時，可在不需加入其他特殊化i(步驟110)、導電層(步驟120)以及蝕刻中止層(;驟130)/ "卄" 此外，在步驟140中是可選擇性地沉積一保護層于蝕刻中止層上，其 中保護層是利用物理氣相沉積或其他適合制程所形成的氧化薄層或純化薄 層。保護層的最佳厚度約為30000埃，且是于后續(xù)晶圓背面加工步驟中用 以保護晶圓的正面。在晶圓移載(wafer transfer)或真空烘烤(vacuum bake)步 驟時，因為會翻轉晶圓以便進行加工，所以保護層可保護經翻轉朝下的晶 圓正面免于遭受刮擦。再者，為避免光阻的厚度不足，保護層可強化對準 標記(marks)以及正面上的結構。步驟110至步驟140是完成第一段晶圓正 面沉積的制程。方法100中的步驟150是翻轉晶圓致使晶圓的背面朝上，借此進行晶 圓背面的加工。方法100中的步驟160是在晶圓的背面上進行晶圓蝕穿，以完成背面 對準的步驟。晶圓蝕穿步驟是先利用氧化蝕刻擊穿晶圓背面上的硬光罩,之 后再利用硅深反應離子蝕刻(Deep Reactive Ion Etch, DRIE)進行晶圓體型蝕 穿制程(through wafer bulk etch process)。深反應離子蝕刻可對于硅層或氧化 層具有高度的選擇性。在本實施例中，蝕刻率約為每分鐘12pm,且晶圓基 材可被蝕刻的厚度約65(^m?；谘趸瘜雍穸容^厚的考量，殘余的硅基材(薄氧化層)以及導電層是利用 一過蝕刻(over etching)步驟進行移除。方法100中的步驟170是借由形成于晶圓正面的光學游標以及利用一 具有光學對準系統的光學步進機進行背面對準的步驟。其中光學對準系統是利用一發(fā)光源以及光學儀器照亮倍縮光罩(用以圖案化晶圓的背面)上的 標記，并使標記與晶圓正面上的光學游標對準。在背面對準步驟之后，配 合倍縮光罩上的圖型進行光微影制程(photoHthography progress)以圖案化晶 圓的背面，并依此圖型從晶圓的背面蝕刻穿至晶圓的正面。同時，部分地 蝕刻移除形成于導電層上的電性測試結構，進而產生兩分離的電性測試結 構。透過量測兩分離的電性測試結構以判斷倍縮光罩上圖型的背面對準重 疊對準精度，其中倍縮光罩上圖型是從晶圓背面上被轉移至晶圓正面上。此 量測方法可導入光學對準系統中，使系統能調校晶圓的位置以進行下一次 的光微影制程。請參閱圖2所示，其是繪示應用于圖1方法100中的一光學游標200 的俯視圖。光學游標200包含一具有方型網柵的第一層圖型210,其中方型 網柵更包含X軸向212以及Y軸向214的位置線。光學游標200上的圖型 是借由光微影制程以及蝕刻制程圖案化于導電層上(圖1中的步驟120)。在 背面對準中，第一層圖型210上迭有一第二層圖型220,第二層圖型220是 在晶圓翻轉以加工背面時，借由一倍縮光罩以及一光學對準系統所產生。倍 縮光罩是用以圖案化晶圓的背面。X軸向212以及Y軸向214的位置線是 用于第一層圖型210疊置第二層圖型220時對準之用，并且提供位置數據(如 疊置位移數據)給光學對準系統。請參閱圖3所示,其是繪示應用于圖1方法100中的另一光學游標300 的俯視圖(從晶圓背面翻轉至晶圓正面)。光學游標300包含復數組平行線條 310、 320、 330以及340，排列結構形成一盒狀外形。光學游標300更包含一 十字圖型350,其是設于平行線條組310、 320、 330以及340的中心位置。光 學游標300是借由光微影制程以及蝕刻制程被圖案化于導電層上(圖1中的 步驟120)。在背面對準中，光學對準系統是利用一發(fā)光源(如一對準激光) 配合正面上的光學游標300對準倍縮光罩上的標記。光學游標300上的圖 型是借由對準激光來保留，且在最后對準時計算位置數據。在光學對準完 成之后，倍縮光罩則運用在光罩背面上進行圖案化以及加工。請參閱圖4所示，其是繪示應用于圖1方法100中的一電性測試結構 400的俯視圖。電性測試結構400是借由光微影制程以及蝕刻制程被圖案化 于導電層上(圖1中的步驟120)。電性測試結構400包含一組頂部墊體402 與404以及一組底部墊體406與408，其是耦合于一中心主體410。在后續(xù) 晶圓背面加工步驟中，可利用蝕刻移除中心主體410的一區(qū)域420而形成 兩分離的電性測試結構(一頂部測試結構430以及一底部測試結構440)。頂部墊體組402與404是用以量測頂部測試結構430的阻抗值，而底部墊體 組406與408是用以量測底部測試結構440的阻抗值。因此，用以圖案化 晶圓背面的倍縮光罩，其上影像的背面對準的重疊對準精度可透過量測的 動作加以判斷。此外，提供的位置數據(如重疊位移數據)可儲存于光學對準 系統，用以供下一次的光微影制程使用。請參閱圖5所示，其是繪示依據圖1方法100中半導體基材510上所 形成的一對準層500的剖面圖。半導體基材510包含一正面512以及一背 面514，且基材510的最佳厚度約為650jam。在基材510的正面512上，一 薄氧化層520沉積于基材510上當做一埋層，且最佳厚度約為125埃。薄 氧化層520上更沉積有一導電層530，其為摻雜多晶硅或其他適合的導體材 質，且最佳厚度約為3000埃。光學游標以及電性測試結構則是被圖案化于 導電層530上。圖案化后的導電層530上更沉積有一蝕刻中止層540,其是 可為氧化薄層或熱氧化層。此外，更可選擇性地在蝕刻中止層540上沉積 一保護層(圖中未示)，用以在基材510翻轉至背面514進行加工時保護正面 512。在基材510的背面514上，蝕刻中止層(圖中未示)是沉積于背面上以形 成一背面硬光罩，用以在后續(xù)晶圓蝕穿步驟時保護基材避免蝕刻的損害，其 中背面硬光罩的最佳厚度約為5000埃。欲增加結構的厚度，背面硬光罩在 高光阻蝕刻率的情況下是有其必要的，且背面硬光罩是利用 一般氧化技術 沉積而形成。在后續(xù)針對背面514的圖案化步驟以及加工步驟中，更利用 一蝕刻步驟550移除部份的基材510、薄氧化層520以及導電層530用以完 成圖1所示判斷背面對準疊置準確性的步驟。請參閱圖6所示，其是繪示依據圖1方法100中進行晶圓蝕穿步驟的 剖面圖。在晶圓正面沉積的步驟(圖1中的步驟IIO至步驟140)完成后，將 晶圓600翻轉致始背面602得以朝上，并利用氧化蝕刻擊穿背面硬光罩604 以完成晶圓蝕穿的步驟。再利用體型蝕穿制程從基材606上的背面602蝕 刻穿至正面608，用以曝露對準標記610(如光學游標)以4更進行后續(xù)的背面 光學對準步驟。在其中一實施例中，體型蝕穿制程是利用硅深反應離子蝕 刻(Deep Reactive Ion Etch, DRIE)完成，其中硅深反應離子蝕刻對于硅層或 氧化層具有高度的選擇性。蝕刻率約為每分鐘12|_im,且蝕刻移除掉基材 650pm的厚度?；谘趸瘜雍穸容^厚的考量，殘余的基材(氧化埋層)以及導 電層是利用一過蝕刻(over etching)步驟進行移除。當晶圓蝕穿步驟完成之 后，配合正面上的對準標記610進行光學對準步驟620,借此圖案化晶圓背 面602(第一層光微影制程)以進行后續(xù)的加工。請參閱圖7所示，其是繪示應用于圖1方法中的一光學對準系統700 的示意圖。上述的揭露內容是利用此光學對準系統700來完成。光學對準系統700包含一倍縮光罩710、 一投射透鏡720、 一對準激光光源730以及 一晶圓平臺740。當圖1中所示的正面以及背面加工步驟完成之后，倍縮光 罩710借由光學對準系統700與晶圓正面上所形成的光學游標進行對準的動作。本發(fā)明的各優(yōu)點可借由上述的實施例來達到。除了針對晶圓背面對準 步驟提供一種有效率以及具有成本效益的方法以及系統之外，此方法以及 系統更可在不需額外的手續(xù)或特定設備的條件下，導入現有半導體制程中 的技術或設備。如在光微影制程部分，本揭露的實施例皆可以利用現有的 微影步驟以及步進方法來完成。此外，此方法以及系統針對高階制程控制 以及寬松的制程裕度(wider process window)提供MEMS裝置以及其他立體 裝置即時的疊置準確性量測以及反應。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式 上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā) 明，任何熟悉本專業(yè)的技術人員，在不脫離本發(fā)明技術方案范圍內，當可利 用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但 凡是未脫離本發(fā)明技術方案內容，依據本發(fā)明的技術實質對以上實施例所 作的任何筒單修改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內。
權利要求
1.一種晶圓背面對準的重疊對準精度的判斷方法，其特征在于其包含以下步驟形成一埋層于一晶圓的正面；形成一導電層于該埋層上，且圖案化該導電層以形成一第一測試結構以及一第二測試結構；形成一蝕刻中止層于該導電層上；由該晶圓的背面進行晶圓蝕穿以借由該第一測試結構完成一對準程序；以及借由該第二測試結構判斷該對準程序的重疊對準精度。
2. 根據權利要求1所述的方法，其特征在于其中形成該導電層的步驟 中，該第一測試結構為一光學游標，且該第二測試結構為一電性測試結構。
3. 根據權利要求2所述的方法，其特征在于其中該由該晶圓的背面進行 晶圓蝕穿以借由該第一測試結構完成該對準程序的步驟包含利用該晶圓正面上的該光學游標由該晶圓的背面執(zhí)行 一 光學對準程序。
4. 根據權利要求2所述的方法，其特征在于其更包含 在該對準程序后，透過光微影制程圖案化該晶圓的背面；以及 蝕刻圖案化后的該晶圓背面。
5. 根據權利要求4所述的方法，其特征在于其中該蝕刻圖案化后的該晶 圓背面步驟包含蝕刻部份該電性測試結構,以形成一頂部電性測試結構以及一底部電性 測試結構。
6. 根據權利要求5所述的方法，其特征在于其中該借由該第二測試結構 判斷該對準程序的重疊對準精度步驟包含量測該頂部電性測試結構以及該底部電性測試結構的阻抗值。
7. 根據權利要求1所述的方法，其特征在于其中該形成該埋層的步驟包含配置該埋層形成一薄氧化層，其厚度約為125埃。
8. 根據權利要求1所述的方法，其特征在于其中該形成該導電層的步驟 包含配置該導電層形成一摻雜多晶硅，其厚度約為3000埃。
9. 根據權利要求1所述的方法，其特征在于其更包含在該蝕刻中止層上形成一保護層，用以在該晶圓背面加工時保護該晶 圓的正面，其中該保護層的厚度約為30000埃。
10. —種用于背面對準的晶圓，其特征在于其包含一基材，包含一正面以及一背面；一硬光罩，形成于該基材的該背面上；以及一對準層，形成于該基材的該正面上，其中該對準層包含一薄氧化層，形成于該基材該正面上；一導電層，形成于該薄氧化層上；一厚氧化層，形成于該導電層上；以及一第一測試結構以及一第二測試結構，兩者是以圖案化形成于該導電 層上，其中該第一測試結構是用于一背面對準程序，且該第二測試結構是 用于判斷該背面對準程序的重疊對準精度。
11. 根據權利要求IO所述的晶圓，其特征在于其中該薄氧化層的厚度約 為125埃，該導電層包含一厚度約為3000埃的摻雜多晶硅，該對準層更包 含一形成于該厚氧化層上且厚度約為30000埃的保護層。
12. 根據權利要求11所述的晶圓，其特征在于其中該第二測試結構為一 電性測試結構，該電性測試結構包含一組頂部墊體； 一組底部墊體；以及一中心主體，耦合于該組頂部墊體以及該組底部墊體；其中在從該基材背面至正面對該導電層后續(xù)蝕刻的制程中，該中心主體是分成一頂部以及一底部，該頂部是耦合于該組頂部墊體，且該底部是耦合于該組底部墊體。
13. —種用于背面對準程序中重疊對準精度的判斷方法，其特征在于其 包含形成一薄氧化層于一半導體晶圓的一正面上； 形成一導電層于該薄氧化層上； 圖案化一對準標記以及一測試結構于該導電層中； 形成一厚氧化層于該圖案化的導電層上； 翻轉該半導體晶圓使該半導體晶圓的 一 背面朝上； 借由該對準標記由該半導體晶圓的該背面蝕刻穿至該正面，以執(zhí)行一 背面對準程序；在該背面對準程序后圖案化并蝕刻穿該導電層；以及 量測該測試結構用以判斷該背面對準程序的重疊對準精度。
14. 根據權利要求i3所述的方法，其特征在于其中該蝕穿該半導體晶圓 的步驟是利用一深反應離子蝕刻制程來完成，且該圖案化該對準標記步驟 中的該對準標記為一光學游標。
15. 根據權利要求13所述的方法，其特征在于其中該圖案化并蝕穿該導電層的步驟是蝕刻移除部份的該測試結構，以形成一頂部測試結構以及一 底部測試結構，且該量測該測試結構的步驟是分別量測該頂部測試結構以 及該底部測試結構的 一 阻抗值。
全文摘要
本發(fā)明是有關于一種晶圓背面對準的重疊對準精度的判斷方法及其晶圓，其中該晶圓背面對準中重疊對準精度的判斷方法，包含于晶圓正面上形成一埋層；在埋層上形成一導電層并在導電層上圖案化出一第一測試結構以及一第二測試結構；在導電層上形成一蝕刻中止層；借由第一測試結構由晶圓背面進行蝕穿以完成對準程序；以及利用第二測試結構判斷對準程序的重疊對準精度。其中第一測試結構為一光學游標，而第二測試結構為一電性測試結構。本發(fā)明也包括一種用于背面對準的晶圓和一種用于背面對準程序中重疊對準精度的判斷方法。
文檔編號B81C1/00GK101279710SQ20071014798
公開日2008年10月8日 申請日期2007年8月30日 優(yōu)先權日2007年4月6日
發(fā)明者劉勝杰, 吳子揚, 周學良, 朱孝碩, 李雅雯, 高嘉宏 申請人:臺灣積體電路制造股份有限公司