專利名稱：Cmos圖像傳感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種圖像傳感器，特別涉及一種CMOS圖像傳感器。
背景技術(shù)：
現(xiàn)有CMOS圖像傳感器由感光像素即像素單元電路和CMOS電路構(gòu)成，相對(duì)于CXD 圖像傳感器，CMOS圖像傳感器因?yàn)椴捎肅MOS標(biāo)準(zhǔn)制作工藝，因此具有更好的可集成度，可以與其他數(shù)模運(yùn)算和控制電路集成在同一塊芯片上，更適應(yīng)未來的發(fā)展。根據(jù)現(xiàn)有CMOS圖像傳感器的像素單元電路所含晶體管數(shù)目，其主要分為3T型結(jié)構(gòu)和4T型結(jié)構(gòu)?，F(xiàn)有CMOS圖像傳感器的像素單元電路包括感光結(jié)構(gòu)和CMOS像素讀出電路。對(duì)于3T型結(jié)構(gòu)，所述CMOS像素讀出電路為3T型像素電路，包括復(fù)位管、放大管、選擇管，所述感光結(jié)構(gòu)與所述復(fù)位管和放大管局域互聯(lián)。對(duì)于4T型結(jié)構(gòu)，所述CMOS像素讀出電路為4T型像素電路，包括復(fù)位管、放大管、選擇管和轉(zhuǎn)移晶體管，所述感光結(jié)構(gòu)與所述轉(zhuǎn)移晶體管局域互聯(lián)。現(xiàn)有CMOS圖像傳感器的的所述感光結(jié)構(gòu)一般為感光二極管，現(xiàn)有感光二極管一般形成于體硅材料中且感光二極管的P型區(qū)和N型區(qū)為豎直式結(jié)構(gòu)。但是在一些領(lǐng)域中需要具有更強(qiáng)的抗干擾能力，這樣就需要將所述感光二極管形成在帶有絕緣埋層的硅襯底(SOI)材料上，所述SOI材料自上而下包括頂層硅、絕緣層、支撐硅。原因是絕緣埋層一般為埋氧層能消除體硅CMOS結(jié)構(gòu)中常見的閂鎖效應(yīng)，抑制襯底電流干擾，能夠提供更強(qiáng)的隔離效果。在SOI材料上制作CMOS圖像傳感器時(shí)，由于SOI材料的頂層硅太薄，導(dǎo)致現(xiàn)有豎直式結(jié)構(gòu)的感光二極管工藝無法在豎直方向得到足夠的耗盡區(qū)。因此現(xiàn)有感光結(jié)構(gòu)通常會(huì)采用橫向的PIN結(jié)構(gòu)。如圖1所示，為現(xiàn)有3T型SOI CMOS圖像傳感器的結(jié)構(gòu)示意圖，現(xiàn)有3T型SOI CMOS 圖像傳感器包括SOI材料，自上而下包括頂層硅、絕緣層102、支撐襯底即硅襯底101。PIN結(jié)，由三個(gè)橫向排列的摻雜區(qū)組成，第二摻雜區(qū)104為所述PIN結(jié)的I型區(qū)； 第一摻雜區(qū)103為P型區(qū)、位于所述第二摻雜區(qū)104的一側(cè)、所述第一摻雜區(qū)103和所述第二摻雜區(qū)104接觸連接；第三摻雜區(qū)105為N型區(qū)、位于所述第二摻雜區(qū)104的另一側(cè)、所述第三摻雜區(qū)105和所述第二摻雜區(qū)104接觸連接。3T型CMOS像素讀出電路，包括復(fù)位管106、放大管107、選擇管108，所述PIN結(jié)與所述復(fù)位管106和放大管107局域互聯(lián)。所述第一摻雜區(qū)103和所述第三摻雜區(qū)105為高濃度摻雜，所述第二摻雜區(qū)104 為低濃度摻雜，所述第二摻雜區(qū)104完全耗盡、為感光區(qū)。當(dāng)光照入第二摻雜區(qū)102，產(chǎn)生的電子空穴對(duì)分別向第三摻雜區(qū)105和第一摻雜區(qū)103轉(zhuǎn)移，最后通過CMOS像素讀出電路讀
出ο如圖1所述的包括橫向的PIN結(jié)構(gòu)的現(xiàn)有CMOS圖像傳感器技術(shù)存在以下缺點(diǎn)
3
受限于I型區(qū)即所述第二摻雜區(qū)104的載流子擴(kuò)散長(zhǎng)度，靠近N型區(qū)即第三摻雜區(qū)105處產(chǎn)生的空穴在轉(zhuǎn)移到P型區(qū)即第一摻雜區(qū)103的過程中容易被轉(zhuǎn)移到N型區(qū)的電子所復(fù)合。因此當(dāng)I型區(qū)長(zhǎng)度超過了擴(kuò)散長(zhǎng)度時(shí)，再增加I型區(qū)長(zhǎng)度也無法提高光響應(yīng)率， 因此限制了感光區(qū)的有效感光面積。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種CMOS圖像傳感器，能夠增加感光區(qū)的光生電荷的轉(zhuǎn)移效率，從而能增加感光區(qū)的長(zhǎng)度和有效感光面積，能夠提高光響應(yīng)率。為解決上述技術(shù)問題，本發(fā)明提供的CMOS圖像傳感器形成在半導(dǎo)體襯底上，CMOS 圖像傳感器的像素單元電路包括感光結(jié)構(gòu)、CMOS像素讀出電路；所述感光結(jié)構(gòu)包括一 PIN 結(jié)和一個(gè)多晶硅柵。所述PIN結(jié)由三個(gè)橫向排列的摻雜區(qū)組成，第二摻雜區(qū)為所述PIN結(jié)的I型區(qū)；第一摻雜區(qū)為P型區(qū)、位于所述第二摻雜區(qū)的一側(cè)、所述第一摻雜區(qū)和所述第二摻雜區(qū)接觸連接；第三摻雜區(qū)為N型區(qū)、位于所述第二摻雜區(qū)的另一側(cè)、所述第三摻雜區(qū)和所述第二摻雜區(qū)接觸連接；所述多晶硅柵形成于所述第二摻雜區(qū)上方、且所述多晶硅柵和所述第二摻雜區(qū)間隔離有柵氧化層。進(jìn)一步的改進(jìn)是，所述多晶硅柵為N型摻雜、或者所述多晶硅柵為P型摻雜。進(jìn)一步的改進(jìn)是，所述第一摻雜區(qū)的P型雜質(zhì)濃度為1E17CM_3 1E21CM_3，所述第三摻雜區(qū)的N型雜質(zhì)濃度為1E17CM—3 1E21CM—3。進(jìn)一步的改進(jìn)是，所述第二摻雜區(qū)為P型摻雜、且濃度為1E10CM—3 1E16CM_3， 小于所述第一、第三摻雜區(qū)的摻雜濃度；或者，所述第二摻雜區(qū)為N型摻雜、且濃度為 1E10CM—3 1E16CM—3，小于所述第一、第三摻雜區(qū)的摻雜濃度。進(jìn)一步的改進(jìn)是，所述CMOS像素讀出電路為3T型像素電路，包括復(fù)位管、放大管、 選擇管，所述感光結(jié)構(gòu)與所述復(fù)位管和放大管局域互聯(lián)。進(jìn)一步的改進(jìn)是，所述CMOS像素讀出電路為4T型像素電路，包括復(fù)位管、放大管、 選擇管和轉(zhuǎn)移管，所述感光結(jié)構(gòu)與所述轉(zhuǎn)移管局域互聯(lián)。進(jìn)一步的改進(jìn)是，所述硅材料為帶有絕緣埋層的硅襯底，所述帶有絕緣埋層的硅襯底自上而下包括頂層硅、絕緣層、支撐襯底；所述CMOS圖像傳感器形成于所述頂層硅上。進(jìn)一步的改進(jìn)是，所述CMOS圖像傳感器為背照式結(jié)構(gòu)。本發(fā)明CMOS圖像傳感器的感光結(jié)構(gòu)采用橫向式的PIN結(jié)，能使本發(fā)明CMOS圖像傳感器形成于SOI材料的頂層硅上，從而能使本發(fā)明CMOS圖像傳感器具有很強(qiáng)的抗干擾能力。本發(fā)明的感光結(jié)構(gòu)還包括一個(gè)形成于PIN結(jié)的I型區(qū)上的多晶硅柵。I型區(qū)為感光區(qū)，多晶硅柵能使I型區(qū)的能帶產(chǎn)生彎曲，從而能增加使I型區(qū)的光生電荷的轉(zhuǎn)移能力， 當(dāng)I型區(qū)長(zhǎng)度超過了光生電子或光生空穴的擴(kuò)散長(zhǎng)度時(shí)，也能使光生電子或光生空穴有效轉(zhuǎn)移到N型區(qū)或P型區(qū)中，從而能降低光生電荷的轉(zhuǎn)移在轉(zhuǎn)移過程中的復(fù)合幾率，能夠增加感光區(qū)的光生電荷的轉(zhuǎn)移效率，也能增加感光區(qū)的長(zhǎng)度和有效感光面積，能夠提高光響應(yīng)率。
本發(fā)明CMOS圖像傳感器采用背照式結(jié)構(gòu)即采用背照式采光，由于多晶硅柵形成于CMOS圖像傳感器的正面，所以本發(fā)明CMOS圖像傳感器提高光子吸收效率。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明圖1是現(xiàn)有3T型SOI CMOS圖像傳感器的結(jié)構(gòu)示意圖；圖2是本發(fā)明實(shí)施例CMOS圖像傳感器的結(jié)構(gòu)示意圖；圖3-圖7是本發(fā)明實(shí)施例CMOS圖像傳感器的制造方法的各步驟中的結(jié)構(gòu)示意圖。
具體實(shí)施例方式圖2是本發(fā)明實(shí)施例CMOS圖像傳感器的結(jié)構(gòu)示意圖。本發(fā)明實(shí)施例CMOS圖像傳感器形成在帶有絕緣埋層的硅襯底(SOI)的頂層硅03上，所述帶有絕緣埋層的硅襯底自上而下包括所述頂層硅03、絕緣層02、支撐襯底即硅襯底01。CMOS圖像傳感器的像素單元電路包括感光結(jié)構(gòu)、CMOS像素讀出電路；所述感光結(jié)構(gòu)包括一 PIN結(jié)和一個(gè)多晶硅柵07。所述PIN結(jié)由三個(gè)橫向排列的摻雜區(qū)組成。第二摻雜區(qū)06為所述PIN結(jié)的I型區(qū)。所述第二摻雜區(qū)為P型摻雜、且濃度為 1E10CM—3 1E16CM—3 ；或者，所述第二摻雜區(qū)為N型摻雜、且濃度為1E10CM—3 1E16CM—3。第一摻雜區(qū)04為P型區(qū)、位于所述第二摻雜區(qū)06的一側(cè)、所述第一摻雜區(qū)04和所述第二摻雜區(qū)06接觸連接。所述第一摻雜區(qū)04的P型雜質(zhì)濃度為1E17CM—3 1E21CM_3。第三摻雜區(qū)05為N型區(qū)、位于所述第二摻雜區(qū)06的另一側(cè)、所述第三摻雜區(qū)05和所述第二摻雜區(qū)06接觸連接。所述第三摻雜區(qū)05的N型雜質(zhì)濃度為1E17CM—3 1E21CM_3。 當(dāng)然，所述第一摻雜區(qū)04和所述第三摻雜區(qū)05的位置是可以互換的。由所述第一摻雜區(qū)04、所述第三摻雜區(qū)05和所述第二摻雜區(qū)06的摻雜濃度可知， 所述第二摻雜區(qū)06的摻雜濃度低，會(huì)被完全耗盡，所述第二摻雜區(qū)06為感光區(qū)。所述CMOS 圖像傳感器為背照式結(jié)構(gòu)，光線從所述第二摻雜區(qū)06的背面入射，即由所述絕緣層02到所述第二摻雜區(qū)06的方向入射。所述多晶硅柵07形成于所述第二摻雜區(qū)06上方、且所述多晶硅柵07和所述第二摻雜區(qū)06間隔離有柵氧化層。所述多晶硅柵07為N型摻雜、或者所述多晶硅柵為P型摻
ο所述CMOS像素讀出電路為3T型像素電路，包括復(fù)位管08、放大管09、選擇管10， 所述感光結(jié)構(gòu)與所述復(fù)位管08和放大管09局域互聯(lián)。當(dāng)然，所述CMOS像素讀出電路也能為4T型像素電路。如圖3至圖7所示，是本發(fā)明實(shí)施例CMOS圖像傳感器的制造方法的各步驟中的結(jié)構(gòu)示意圖。本發(fā)明實(shí)施例CMOS圖像傳感器的制造方法包括如下步驟如圖3所示，準(zhǔn)備一 SOI襯底，所述SOI襯底自上而下包括所述頂層硅03、絕緣層 02、支撐襯底即硅襯底01。形成PIN結(jié)的三個(gè)橫向排列的摻雜區(qū)。包括如下分步驟
如圖4所示，在需要形成PIN結(jié)的P型區(qū)的位置進(jìn)行P型離子注入工藝或擴(kuò)散工藝形成第一摻雜區(qū)04，所述第一摻雜區(qū)04的P型雜質(zhì)濃度為1E17CM—3 1E21CM_3。如圖5所示，在需要形成PIN結(jié)的N型區(qū)的位置進(jìn)行N型離子注入工藝或擴(kuò)散工藝形成第三摻雜區(qū)05，所述第三摻雜區(qū)05的N型雜質(zhì)濃度為1E17CM—3 1E21CM—3。當(dāng)然， 所述第一摻雜區(qū)04和所述第三摻雜區(qū)05的位置是能互換的。如圖6所示，在需要形成PIN結(jié)的I型區(qū)的位置進(jìn)行離子注入工藝或擴(kuò)散工藝形成第二摻雜區(qū)06。所述第二摻雜區(qū)06位于所述第一摻雜區(qū)04和所述第三摻雜區(qū)05中間、 并分別和所述第一摻雜區(qū)04和所述第三摻雜區(qū)05接觸。所述第二摻雜區(qū)06離子注入的雜質(zhì)為P型、且摻雜濃度為1E10CM"3 1E16CM—3 ；或者，所述第二摻雜區(qū)06離子注入的雜質(zhì)為N型、且摻雜濃度為IElOCM-3 1E16CM-3。如圖7所示，形成多晶硅柵07。所述多晶硅柵07位于所述第二摻雜區(qū)06上方、且所述多晶硅柵07和所述第二摻雜區(qū)06間隔離有柵氧化層；所述PIN結(jié)和所述多晶硅柵07 組成感光結(jié)構(gòu)。如圖2所示，形成CMOS像素讀出電路。在形成所述感光結(jié)構(gòu)之后，先是將感光結(jié)構(gòu)周圍的所述頂層硅03刻蝕掉，然后在所述CMOS像素讀出電路的區(qū)域的所述頂層硅03中制作所述CMOS像素讀出電路，圖2中，所述CMOS像素讀出電路為3T型像素電路，包括復(fù)位管08、放大管09、選擇管10。當(dāng)然，所述CMOS像素讀出電路也能為4T型像素電路。以上通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種CMOS圖像傳感器，形成在半導(dǎo)體襯底上，其特征在于CM0S圖像傳感器的像素單元電路包括感光結(jié)構(gòu)、CMOS像素讀出電路；所述感光結(jié)構(gòu)包括一 PIN結(jié)和一多晶硅柵；所述PIN結(jié)由三個(gè)橫向排列的摻雜區(qū)組成，第二摻雜區(qū)為所述PIN結(jié)的I型區(qū)；第一摻雜區(qū)為P型區(qū)、位于所述第二摻雜區(qū)的一側(cè)、所述第一摻雜區(qū)和所述第二摻雜區(qū)接觸連接； 第三摻雜區(qū)為N型區(qū)、位于所述第二摻雜區(qū)的另一側(cè)、所述第三摻雜區(qū)和所述第二摻雜區(qū)接觸連接；所述多晶硅柵形成于所述第二摻雜區(qū)上方、且所述多晶硅柵和所述第二摻雜區(qū)間隔離有柵氧化層。
2.如權(quán)利要求1所述的CMOS圖像傳感器，其特征在于所述多晶硅柵為N型摻雜、或者所述多晶硅柵為P型摻雜。
3.如權(quán)利要求1所述的CMOS圖像傳感器，其特征在于所述第二摻雜區(qū)為P型摻雜， 且其摻雜濃度小于所述第一、第三摻雜區(qū)摻雜濃度。
4.如權(quán)利要求1所述的CMOS圖像傳感器，其特征在于所述第二摻雜區(qū)為N型摻雜、 且其摻雜濃度小于所述第一、第三摻雜區(qū)摻雜濃度。
5.如權(quán)利要求1所述的CMOS圖像傳感器，其特征在于所述CMOS像素讀出電路為3T 型像素電路，包括復(fù)位管、放大管、選擇管，所述感光結(jié)構(gòu)與所述復(fù)位管和放大管局域互聯(lián)。
6.如權(quán)利要求1所述的CMOS圖像傳感器，其特征在于所述CMOS像素讀出電路為4T 型像素電路，包括復(fù)位管、放大管、選擇管和轉(zhuǎn)移管，所述感光結(jié)構(gòu)與所述轉(zhuǎn)移管局域互聯(lián)。
7.如權(quán)利要求1 6中任意一項(xiàng)所述的CMOS圖像傳感器，其特征在于所述半導(dǎo)體襯底為帶有絕緣埋層的硅襯底，所述帶有絕緣埋層的硅襯底自上而下包括頂層硅、絕緣層、支撐襯底；所述CMOS圖像傳感器形成于所述頂層硅上。
8.如權(quán)利要求7所述的CMOS圖像傳感器，其特征在于所述CMOS圖像傳感器為背照式結(jié)構(gòu)。
全文摘要
本發(fā)明公開了一種CMOS圖像傳感器，感光結(jié)構(gòu)包括PIN結(jié)和多晶硅柵。PIN結(jié)由三個(gè)橫向排列的摻雜區(qū)組成，第二摻雜區(qū)為PIN結(jié)的I型區(qū)，多晶硅柵形成于第二摻雜區(qū)上方、且多晶硅柵和第二摻雜區(qū)間隔離有柵氧化層。多晶硅柵能使I型區(qū)的能帶產(chǎn)生彎曲，從而能增加使I型區(qū)的光生電荷的轉(zhuǎn)移能力，當(dāng)I型區(qū)長(zhǎng)度超過了光生電子或光生空穴的擴(kuò)散長(zhǎng)度時(shí)，也能使光生電子或光生空穴有效轉(zhuǎn)移到N型區(qū)或P型區(qū)中，從而能降低光生電荷的轉(zhuǎn)移在轉(zhuǎn)移過程中的復(fù)合幾率，能夠增加感光區(qū)的光生電荷的轉(zhuǎn)移效率，也能增加感光區(qū)的長(zhǎng)度和有效感光面積，能夠提高光響應(yīng)率。
文檔編號(hào)H01L27/146GK102427079SQ20111041012
公開日2012年4月25日 申請(qǐng)日期2011年12月9日 優(yōu)先權(quán)日2011年12月9日
發(fā)明者丁毅嶺, 方娜, 汪輝, 田犁, 陳杰 申請(qǐng)人:上海中科高等研究院