一種應(yīng)用于隨鉆聲波測井儀的采集控制電路及測井裝置制造方法
【專利摘要】本發(fā)明涉及一種應(yīng)用于隨鉆聲波測井的采集控制電路及測井裝置，該電路包括：數(shù)字信號處理器DSP、至少一個可編程邏輯門陣列器件FPGA、模擬與數(shù)字轉(zhuǎn)換器ADC和存儲單元；其中，DSP通過控制FPGA對ADC進行控制；FPGA將ADC采集的數(shù)據(jù)進行采樣，并將采樣數(shù)據(jù)傳輸給DSP，DSP對采樣數(shù)據(jù)進行分析處理以及協(xié)議的設(shè)定，再將處理后帶有協(xié)議設(shè)定的數(shù)據(jù)通過FPGA存儲到存儲單元。本發(fā)明采集控制電路不但充分發(fā)揮了DSP數(shù)據(jù)處理功能強的優(yōu)勢，而且將FPGA控制時序精準、接口豐富的特點表現(xiàn)出來，提高了時間的控制精度，大幅度減小了電路板的占用空間。
【專利說明】一種應(yīng)用于隨鉆聲波測井儀的采集控制電路及測井裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及隨鉆聲波測井儀技術(shù)，尤其涉及一種應(yīng)用于隨鉆聲波測井儀的采集控制電路及測井裝置。

【背景技術(shù)】
[0002]石油復雜環(huán)境中的油氣鉆探測量與測井中，包括隨鉆聲波測井的隨鉆測井比傳統(tǒng)的電纜測井具有更多的優(yōu)勢，它是在鉆井同時測量地層巖石物理參數(shù)，減少了測井時間；測井資料是在泥漿浸入地層之前或浸入很淺時測得的，能更真實地反映原狀地層的地質(zhì)特征，同時可以預測所鉆地層的信息，大大降低不確定性，幫助工程師及時、有效地進行決策，更好地指導鉆井，使鉆頭在有利的地層鉆進，減少鉆井風險。
[0003]目前，隨鉆測井已能進行幾乎所有的電纜測井項目，其應(yīng)用范圍在不斷擴大。國夕卜，在海上，幾乎所有的裸眼測井作業(yè)都采用隨鉆測井技術(shù)；在陸地上，特別是大斜度井和水平井，以采用隨鉆測井技術(shù)為主。另外，隨鉆測井方法的多樣化，如隨鉆聲、電、核磁、地層測試等方法都已出現(xiàn)，所以說，隨鉆地層評價全面替代電纜測井是必然結(jié)果。
[0004]國際隨鉆市場份額和技術(shù)被斯倫貝謝、哈里伯頓和貝克休斯等幾大公司絕對壟斷，尤其是斯倫貝謝的市場份額一直在50%左右，其次是哈里伯頓，徘徊在30%左右，貝克休斯也有14%左右的份額，留給國內(nèi)的市場僅剩下不足1%。而國內(nèi)隨鉆測井技術(shù)還不成熟，因而加大該項技術(shù)的研發(fā)力度勢在必行。
[0005]國內(nèi)大部分隨鉆聲波測井電路設(shè)計通常將采集控制與存儲分開放置，這樣不但增加了控制復雜度，同時多板連接的設(shè)計占用了較大的空間。也有單獨采用03？或者？?以的設(shè)計，其中03？精于算法的實現(xiàn)，但是接口較為固定；?？以可方便實現(xiàn)接口通訊的轉(zhuǎn)換，但相關(guān)算法的集成過程較為復雜，不易實現(xiàn)。


【發(fā)明內(nèi)容】

[0006]本發(fā)明針對現(xiàn)有技術(shù)存在的上述問題，以隨鉆聲波測井儀器采集控制電路設(shè)計和實現(xiàn)為切入點，研宄分析了其實現(xiàn)原理，并提供了一種更為簡潔的隨鉆聲波測井儀采集控制電路的設(shè)計方案，可大幅度節(jié)省電路的占用空間，同時使得控制邏輯更加簡潔清晰，也易于實現(xiàn)。
[0007]為實現(xiàn)上述目的，一方面，本發(fā)明提供了一種應(yīng)用于隨鉆聲波測井的采集控制電路，該電話包括:數(shù)字信號處理器簡稱0?3)、至少一個可編程邏輯門陣列器件([161(1 — ？1~0狀咖111511316 6^1:6紅！'奶，簡稱？?6八)、模擬與數(shù)字轉(zhuǎn)換器

，簡稱八00)和存儲單元；其中，08？通過控制？？以對八00進行控制；？？以將八IX:采集的數(shù)據(jù)進行采樣，并將采樣數(shù)據(jù)傳輸給03？，03？對采樣數(shù)據(jù)進行分析處理以及協(xié)議的設(shè)定，并將處理后帶有協(xié)議設(shè)定的數(shù)據(jù)通過存儲到存儲單元。
[0008]優(yōu)選地，08？和？？以通過?。?？1接口和/或此83？接口進行通信。
[0009]優(yōu)選地，存儲單元設(shè)計采用兩片容量為2(}的^\冊芯片。
[0010]優(yōu)選地，03？包括動態(tài)隨機存取存儲器0狀1，0狀1用于存儲由？？以發(fā)送的采樣數(shù)據(jù)。
[0011〕 優(yōu)選地，？？以包括數(shù)據(jù)緩沖器，虹)(:在采集數(shù)據(jù)的同時，數(shù)據(jù)直接被放入數(shù)據(jù)緩沖器自行檢測？1？0數(shù)據(jù)緩沖器的狀態(tài)，當為非空狀態(tài)時，將數(shù)據(jù)從？1？0數(shù)據(jù)緩沖器中讀出并寫入03？指定的0狀1地址內(nèi)。
[0012]優(yōu)選地，08？用于對采樣數(shù)據(jù)進行識別，08？要識別每路信號的最大值，當最大值高于上門檻標識值時，自動控制增益碼要調(diào)小一檔；當最大值低于下門檻標識值時，要調(diào)大一檔。
[0013]優(yōu)選地，八IX:用于同時采集4路模擬信號，每道波形在每個周期產(chǎn)生3000*16比特的數(shù)據(jù)量，4道全部產(chǎn)生4*3000*16比特的數(shù)據(jù)量，采集完成之后將這些數(shù)據(jù)通過所述？？以傳輸?shù)剿?3？中。
[0014]優(yōu)選地，？？以控制寫邏輯時序?qū)薎X:采集的數(shù)據(jù)寫入存儲單元，在寫入存儲單元的過程中，控制寫入的間隔。
[0015]優(yōu)選地，該電路還包括上位機，03？在接收到上位機下發(fā)的讀取命令時，向？？以下發(fā)存儲單元的讀命令，控制讀邏輯時序?qū)⒋鎯卧械臄?shù)據(jù)按頁讀取出來。
[0016]優(yōu)選地，03？具體用于，在地面提取數(shù)據(jù)階段，03？接收相關(guān)命令，控制？？以將存儲單元中的數(shù)據(jù)讀取出來并同步傳輸?shù)缴衔粰C實時顯示。
[0017]另一方面，本發(fā)明提供了一種測井裝置，該裝置包括接收電路、接收換能器、發(fā)射電路、發(fā)射換能器和電源電路，還包括上述應(yīng)用于隨鉆聲波測井的采集控制電路。
[0018]本發(fā)明采集控制電路不但充分發(fā)揮了 03？數(shù)據(jù)處理功能強的優(yōu)勢，而且將？？以控制時序精準、接口豐富的特點表現(xiàn)出來，提高了時間的控制精度，大幅度減小了電路板的占用空間。

【專利附圖】

【附圖說明】
[0019]圖1為本發(fā)明實施例提供的一種測井裝置結(jié)構(gòu)示意圖；
[0020]圖2為本發(fā)明實施例提供的一種應(yīng)用于隨鉆聲波測井電路的采集控制電路結(jié)構(gòu)示意圖；
[0021]圖3為本發(fā)明涉及的八IX:部分控制時序圖；
[0022]圖4為本發(fā)明涉及的03？與八IX:之間通訊的基本結(jié)構(gòu)示意圖；
[0023]圖5為發(fā)明涉及的？？以與嫩冊？18811連接結(jié)構(gòu)示意圖；

【具體實施方式】
[0024]通過以下結(jié)合附圖以舉例方式對本發(fā)明的實施方式進行詳細描述后，本發(fā)明的其他特征、特點和優(yōu)點將會更加明顯。
[0025]圖1為本發(fā)明實施例提供的一種測井裝置結(jié)構(gòu)示意圖。如圖1所示，該測井裝置自上而下依次包括采集控制電路10、接收電路80、發(fā)射電路81、接收換能器82、電源電路83和發(fā)射電路換能器84，其中采集控制電路10作為整個電路工作的核心部分，通過串行命令等方式控制著整個裝置的工作狀態(tài)。接收電路80與接收換能器82連接，完成模擬濾波，增益控制等功能。發(fā)射電路81直接與發(fā)射換能器84連接，定時為發(fā)射換能器84提供高壓脈沖，電源電路83連接采集控制電路10，為其提供電源。
[0026]圖2為本發(fā)明實施例提供的一種應(yīng)用于隨鉆聲波測井電路的采集控制電路結(jié)構(gòu)示意圖，如圖2所示，該電路包括03？20、？？6^21、^6^22^0023,嫩冊^188^24和上位機25，該電路采用03？和？？以的聯(lián)合架構(gòu)，兩者優(yōu)勢進行互補，通過與主機通信的并行接口(?%七
II11:61^306，簡稱！以及多通道緩沖串行口1311 打61^6(1 861~1已1簡稱1(--3)接口進行通信，實現(xiàn)了同步采集、存儲，控制以及初步的數(shù)據(jù)處理等功能。外圍拓展資源包括八0023，嫩冊芯片等，其中03？20作為主要完成命令控制、時間控制以及數(shù)據(jù)的初步處理等工作，？？以21和？？以22主要作為03？20與其他芯片之間的通訊橋梁，集成了通用異步收發(fā)傳輸器^87110^0110118 1^6061^61-/11-811811111:1:61-,簡稱臥町)、!!？〗、]^…？以及控制器局域網(wǎng)絡(luò)(￠011廿01161 ^1-68等內(nèi)核，完成相應(yīng)的接口轉(zhuǎn)換及命令解釋。^^0作為數(shù)據(jù)的存儲單元，具有存儲容量大，不易丟失，速度快等優(yōu)點，設(shè)計采用兩片容量為2(}的芯片。各個部分相互配合，完成了從采集、存儲、處理再到打包上傳的全部過程，根據(jù)需求可以選擇不同的工作模式。
[0027]首先，03？20通過控制？？以21對八0023進行控制，將接收到的信號進行采樣，同時該采樣數(shù)據(jù)通過接口傳輸?shù)?3？20的0狀1中，然后03？20從0狀1中讀出數(shù)據(jù)并對數(shù)據(jù)進行分析處理以及相關(guān)協(xié)議的設(shè)定；之后，將這些經(jīng)過處理并帶有協(xié)議設(shè)定的數(shù)據(jù)通過？？以21存儲到嫩冊^1^8^24芯片，由此完成井下工作時段的控制循環(huán)。而在地面提取數(shù)據(jù)階段，03？20接收相關(guān)命令，控制？？以21將嫩冊？1381！24中的數(shù)據(jù)讀取出來并同步傳輸?shù)綌?shù)傳短節(jié)或者上位機25實時顯示。
[0028]圖3為本發(fā)明涉及的八IX:部分控制時序圖。如圖3所示，根據(jù)八0023的邏輯控制時序，在？?以21接收到03？20下發(fā)的命令之后，完成相應(yīng)的邏輯時序控制功能，與此同時，要注意芯片要求的間隔時間，在保證一定余量的情況下保證其傳輸速度。
[0029]圖4為本發(fā)明涉及的03？與八IX:之間通訊的基本結(jié)構(gòu)示意圖。如圖4所示，03？20與？？以21之間通過此83？傳輸命令字，03？20下發(fā)命令控制？？以21的工作狀態(tài)，完成命令解釋相應(yīng)采集工作；其次，08？20與？？以21 二者之間可通過!?。? 口進行數(shù)據(jù)的傳輸，并將八0023采集到的數(shù)據(jù)同步寫入03？20的0狀1中，在電路采集工作開始階段，上位機25下發(fā)命令使得井下采集控制電路10開始工作，采集控制電路10按照約定的協(xié)議定時發(fā)送點火信號，并經(jīng)過驅(qū)動電路激發(fā)發(fā)射換能器84發(fā)射，與此同時采集控制電路10完成初始化，在發(fā)射完成一定時間之后由采集控制電路10控制其開始采集數(shù)據(jù)，采樣率和采樣長度同樣按照約定的協(xié)議命令設(shè)定，在八0(^23采集的同時，數(shù)據(jù)直接放入？？以21內(nèi)置的數(shù)據(jù)緩沖器中，？？以21自行檢測數(shù)據(jù)緩沖器的狀態(tài)，當為非空狀態(tài)時，將數(shù)據(jù)從？1？0數(shù)據(jù)緩沖器中讀出并通過即1接口寫入03？20的指定0狀1地址內(nèi)。這樣，完成一個周期的采集過程。
[0030]在本發(fā)明實施例中，采集控制電路10同步采集4路信號，采樣精度為16位，數(shù)據(jù)線并行輸入，在讀取八0(^23數(shù)據(jù)的同時寫入？？以21的數(shù)據(jù)緩沖器中，當數(shù)據(jù)緩沖器的狀態(tài)為非空，圖3中的(?附3118 00(:控制引腳)信號同時置高使能，然后依次控制讀取信號線80 00(:讀使能引腳)，讀出4路采集數(shù)據(jù)，完成數(shù)字信號采集。03？20將采集到的數(shù)據(jù)進行自動增益控制以及濾波壓縮等處理，按照協(xié)議將數(shù)據(jù)打包存儲。
[0031〕 08？20要對采到的數(shù)據(jù)進行識別，實現(xiàn)自動增益控制?？刂泼钭忠源a的方式發(fā)送給接收電路的串并譯碼器，以控制增益開關(guān)的狀態(tài)。由于每路信號包含3000個16位數(shù)據(jù)，因此03？20要識別出每路信號的最大值，當最大值高于上門檻標識值時，自動控制增益碼要調(diào)小一檔；反之，當最大值低于下門檻標識值時，要調(diào)大一檔(需要適當調(diào)節(jié)上門檻電壓值與下門檻電壓值之差)。這樣可以保證在既定的增益模式下接收到的信號不至于太小而分辨率過低，同時確保了信號增益不會過大而造成溢出畸變，使得接收波形的大小穩(wěn)定在某一范圍值內(nèi)。
[0032]圖5為發(fā)明涉及的？?以21與嫩冊連接結(jié)構(gòu)示意圖。如圖5所示，仍然以？？以21作為03？20與嫩冊^1^81124之間的傳輸橋梁，08？20以命令字的形勢控制嫩冊^1^81124的工作狀態(tài)在井下采集階段，^\冊^1^81124的寫狀態(tài)打開，在數(shù)據(jù)進入狀1的同時非空標志信號觸發(fā)，？？以21控制寫邏輯時序?qū)?(^23采集的數(shù)據(jù)寫入嫩冊？匕81！24，在寫入…\冊？1381124的過程中，控制寫入的間隔，由于“\冊^1^81124的構(gòu)造限制，每頁的存儲量為(2048+64)個字節(jié)，而以連續(xù)模式寫入的最大字節(jié)數(shù)為2048，因此，在寫入數(shù)據(jù)的開始必須進行計數(shù)，每個數(shù)據(jù)到來就進行計數(shù)累加，當達到單周期最大寫入值時，必須重新寫入5周期的控制命令字(包括2個周期的頁存儲地址和3個周期的塊存儲地址)以進行下一頁的寫入。而在默認模式下，單周期每道采集到的數(shù)據(jù)是6&字節(jié)，四道一共2處字節(jié)，所以在數(shù)據(jù)存儲的過程中，翻頁操作發(fā)生在每道數(shù)據(jù)當中，為了進行同步，在每頁的開始兩個存儲單元里固定寫入兩個標識符(本發(fā)明實施例中暫定標識符為他八八)，這樣一方面對數(shù)據(jù)進行了一定的間斷標示，另一方面也對之后的壞塊管理提供了方便。當一個周期的采集完畢，待緩沖區(qū)數(shù)據(jù)寫入完畢后，狀1非空信號清零，控制停止寫入，等待下一組數(shù)據(jù)的到來。
[0033]在地面數(shù)據(jù)讀取階段，08？20接收到上位機25下發(fā)的讀取命令，向？？以22下發(fā)嫩冊讀命令，？？以控制讀邏輯時序?qū)⒛蹆灾械臄?shù)據(jù)按頁讀取出來，首先仍然將每周期讀出的數(shù)據(jù)放入數(shù)據(jù)緩沖器中作為緩沖，同時集成在？？以22中的口八尺丁模塊使能開始工作，接收由？1？0數(shù)據(jù)緩沖器輸出的并行數(shù)據(jù)，然后依照以奶協(xié)議將數(shù)據(jù)串行輸出到片外驅(qū)動芯片上，由83485接口傳給上位機，完成數(shù)據(jù)讀取流程。在這里，我們采用1^-485接口，因為它是采用平衡驅(qū)動器和差分接收器的組合，抗共模干擾能力增強，協(xié)議簡單，易于實現(xiàn)，廣泛應(yīng)用于端的數(shù)據(jù)通訊。
[0034]需要指出的是，由于83485接口為半雙工的，在數(shù)據(jù)連續(xù)上傳過程中接口一直作為接收被占用，此時無法收到上位機下發(fā)的命令，因而只有全部數(shù)據(jù)讀出之后才能進行之后的操作，這樣避免了數(shù)據(jù)間斷而產(chǎn)生的不必要的麻煩。
[0035]在對“\冊？1381124的壞塊進行管理時，由于“\冊^188^24生產(chǎn)工藝上有一定的精度，不能保證所有的存儲單元都是完好的，因而在寫入之前，要對每個存儲單元進行壞塊檢測。其具體方法是以讀取每塊上第一頁的第2049個存儲單元的信息，如果為0處？，說明該塊是完好的，可以進行正常的讀寫操作，如果不是，說明為壞塊，跳過該塊并以此方法檢測下一塊的好壞。鑒于該特點，本發(fā)明實施例在數(shù)據(jù)寫入和頁擦除操作上多了一項判斷是否為壞塊的步驟，在某一塊進行操作之前，先對該塊首頁的信息進行提取，也就是看該頁標識信息是否為0處？，如果通過驗證，繼續(xù)對該塊進行操作，如果未通過，塊地址加1至下一塊操作，并循環(huán)以上步驟。
[0036]本發(fā)明實施例提供的采集控制電路不但充分發(fā)揮了 03？數(shù)據(jù)處理功能強的優(yōu)勢，而且將？？以控制時序精準、接口豐富的特點表現(xiàn)出來，提高了時間的控制精度，大幅度減小了電路板的占用空間。
[0037]顯而易見，在不偏離本發(fā)明的真實精神和范圍的前提下，在此描述的本發(fā)明可以有許多變化。因此，所有對于本領(lǐng)域技術(shù)人員來說顯而易見的改變，都應(yīng)包括在本權(quán)利要求書所涵蓋的范圍之內(nèi)。本發(fā)明所要求保護的范圍僅由所述的權(quán)利要求書進行限定。
【權(quán)利要求】
1.一種應(yīng)用于隨鉆聲波測井的采集控制電路，其特征在于，包括:數(shù)字信號處理器DSP、至少一個可編程邏輯門陣列器件FPGA、模擬與數(shù)字轉(zhuǎn)換器ADC和存儲單元， 所述DSP通過控制所述FPGA對所述ADC和存儲單元進行控制； 所述FPGA將所述ADC采集的數(shù)據(jù)進行采樣，并將采樣數(shù)據(jù)傳輸給所述DSP，所述DSP對所述的采樣數(shù)據(jù)進行分析處理以及協(xié)議的設(shè)定，將處理后帶有協(xié)議設(shè)定的數(shù)據(jù)通過所述FPGA存儲到所述存儲單元。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述DSP和所述FPGA通過HPI接口和/或MCBSP接口進行通信。
3.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述存儲單元設(shè)計采用兩片容量為2GByte的NAND Flash芯片，所述FPGA控制寫邏輯時序?qū)⑺鯝DC采集的數(shù)據(jù)寫入所述NAND Flash芯片，在寫入所述NAND Flash芯片的過程中，進行所述NAND Flash的壞塊管理，同時控制寫入的間隔。
4.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述DSP包括動態(tài)隨機存取存儲器DRAM，所述DRAM用于存儲由所述FPGA發(fā)送的采樣數(shù)據(jù)。
5.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述FPGA包括FIFO數(shù)據(jù)緩沖器，所述ADC在采集數(shù)據(jù)的同時，數(shù)據(jù)直接被放入所述FIFO數(shù)據(jù)緩沖器；所述FPGA自行檢測所述FIFO數(shù)據(jù)緩沖器的狀態(tài)，當為非空狀態(tài)時，將數(shù)據(jù)從所述FIFO數(shù)據(jù)緩沖器中讀出并寫入所述DSP指定的DRAM地址內(nèi)。
6.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述DSP具體用于: 對所述采樣數(shù)據(jù)進行識別，所述DSP識別每路信號的最大值，當最大值高于上門檻標識值時，自動控制增益碼調(diào)小一檔；當最大值低于下門檻標識值時，調(diào)大一檔。
7.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述ADC具體用于: 同時采集4路模擬信號，每道波形在每個周期產(chǎn)生3000*16比特的數(shù)據(jù)量，4道全部產(chǎn)生4*3000*16比特的數(shù)據(jù)量，采集完成之后將這些數(shù)據(jù)通過所述FPGA傳輸?shù)剿鯠SP中。
8.根據(jù)權(quán)利要求1所述的電路，其特征在于，還包括上位機， 所述DSP在接收到所述上位機下發(fā)的讀取命令時，向所述FPGA下發(fā)存儲單元的讀命令，所述FPGA自動識別壞塊并控制讀邏輯時序?qū)⑺龃鎯卧械臄?shù)據(jù)按頁讀取。
9.根據(jù)權(quán)利要求8所述的電路，其特征在于，所述DSP還用于: 在地面提取數(shù)據(jù)階段，所述DSP接收相關(guān)命令，控制所述FPGA將所述存儲單元中的數(shù)據(jù)讀取出來并同步傳輸?shù)剿錾衔粰C實時顯示。
10.—種測井裝置，包括接收電路、接收換能器、發(fā)射電路、發(fā)射換能器和電源電路，其特征在于，還包括如權(quán)利要求1所述的采集控制電路。
【文檔編號】E21B47/14GK104481503SQ201410641095
【公開日】2015年4月1日 申請日期:2014年11月13日 優(yōu)先權(quán)日:2014年11月13日
【發(fā)明者】張錚, 賀洪斌, 辛鵬來, 王秀明, 姚珺珺, 周吟秋, 汪正波, 戴郁郁 申請人:中國科學院聲學研究所