專利名稱：自動(dòng)化基準(zhǔn)單元微調(diào)檢驗(yàn)的制作方法
技術(shù)領(lǐng)域：
概略而言，本發(fā)明涉及浮動(dòng)?xùn)糯鎯?chǔ)裝置(floating gate memorydevice)，例如閃速(Flash)電可擦可編程只讀存儲(chǔ)器(EEPROM)單元陣列。特別涉及一種用于閃速EEPROM存儲(chǔ)單元陣列、對(duì)基準(zhǔn)單元(reference cell)進(jìn)行編程檢驗(yàn)(program verify)操作、從而減少生產(chǎn)過(guò)程中總測(cè)試時(shí)間的基準(zhǔn)單元微調(diào)檢驗(yàn)(trimming verify)電路及方法。
為了將EEPROM存儲(chǔ)單元編程，使漏極區(qū)及控制柵極升高至高于施加至源區(qū)電位的預(yù)定電位。例如漏極區(qū)具有施加其上的約+5.0伏電壓，而控制柵極具有施加其上的約+8.5伏電壓。這些電壓產(chǎn)生熱電子，該熱電子受到加速而跨越薄電介質(zhì)層并到達(dá)浮動(dòng)?xùn)?。這一熱電子注入結(jié)果導(dǎo)致裝置的閾值升高約2至4伏。
為了擦除EEPROM存儲(chǔ)單元，將相對(duì)高的正電位(例如+5.0伏)加至源區(qū)。控制柵具有施加其上的負(fù)電壓-8.5伏，而漏極區(qū)任其浮動(dòng)。介在浮動(dòng)?xùn)排c源區(qū)之間出現(xiàn)強(qiáng)電場(chǎng)，經(jīng)由福勒-諾爾德哈姆隧道(Fowler-Norheim tunneling)，負(fù)電荷由浮動(dòng)?xùn)疟惶崛≈猎礃O區(qū)。
為了確定EEPROM存儲(chǔ)單元是否經(jīng)過(guò)編程，測(cè)量讀取電流幅度。通常在讀取操作模式中，源極區(qū)保持為地電位，而控制柵極保持為約+4.2伏電位。漏極區(qū)則保持為1至2伏電位。在此情況下，未經(jīng)編程或經(jīng)擦除的存儲(chǔ)單元(儲(chǔ)存邏輯“1”)將傳導(dǎo)預(yù)定量的電流。另一方面，經(jīng)編程的存儲(chǔ)單元(儲(chǔ)存邏輯“0”)則電流流動(dòng)明顯較低。
此外，結(jié)合在閃速EEPROM存儲(chǔ)單元陣列中所進(jìn)行的編程、擦除、及讀取操作，需要微調(diào)(編程)以及檢驗(yàn)基準(zhǔn)單元的閾值(threshold)的工作，其范圍由擦除態(tài)直至讀取、擦除檢驗(yàn)及編程檢驗(yàn)操作模式的所需電平。這種基準(zhǔn)單元的微調(diào)及檢驗(yàn)程序極為困難并且耗時(shí)，其由制造工程師在閃速存儲(chǔ)裝置的制造過(guò)程中完成。先擦除基準(zhǔn)單元，而于其后進(jìn)行微調(diào)及檢驗(yàn)。首先，將具有受控脈沖寬度及電壓振幅的高電壓脈沖施加至基準(zhǔn)單元的控制柵極及漏極，其高于施加至源極的電位。施加這些脈沖而使電荷加至基準(zhǔn)單元的浮動(dòng)?xùn)?。然后，完成測(cè)試操作模式以檢驗(yàn)基準(zhǔn)單元的閾值電壓Vt。在這一測(cè)試操作模式中，對(duì)基準(zhǔn)單元施加固定的柵極電壓，而對(duì)其漏極施加+0.5伏的小漏極電壓。在此偏壓條件下，基準(zhǔn)單元將傳導(dǎo)特定數(shù)值的電流。這與傳統(tǒng)的讀取操作極為類似。
若在此偏壓條件下基準(zhǔn)單元達(dá)到了所需程序閾值，則會(huì)有固定數(shù)值的漏極電流流動(dòng)，該電流可通過(guò)實(shí)驗(yàn)室實(shí)驗(yàn)測(cè)定。換言之，當(dāng)漏極電壓固定，例如固定于+0.5伏，而將由(Vgs-Vt)所限定的施加至控制柵極的過(guò)激勵(lì)(overdrive)電壓設(shè)定為1伏，即應(yīng)得到特定的所需漏極電流，例如4.5口安。但考慮到由測(cè)試設(shè)備所引起的變化以及電源電壓的變化，實(shí)際漏極電流可能為4.5口安1微安或介于3.5微安至5.5微安的范圍。
若電流測(cè)量值高于5.5微安，則可施加另一編程脈沖(programpulse)以提高閾值電壓，從而降低過(guò)激勵(lì)電壓。另一方面，若電流測(cè)量值低于3.5微安，則表示該基準(zhǔn)單元已經(jīng)被重復(fù)編程(over programmed)(例如閾值電壓Vt過(guò)高)。因此必須擦除該基準(zhǔn)單元以降低其閾值電壓Vt。這一編程脈沖、編程檢驗(yàn)、編程脈沖的循環(huán)一再重復(fù)，直至將基準(zhǔn)單元成功地編程至預(yù)定閾值為止。現(xiàn)在全部基準(zhǔn)單元的閾值電壓均以測(cè)試設(shè)備而從外部進(jìn)行微調(diào)及檢驗(yàn)。如此耗費(fèi)大量時(shí)間且提高勞力成本。
而且，在制造過(guò)程中很難將電流準(zhǔn)確測(cè)量至預(yù)定范圍以內(nèi)。另外，極難準(zhǔn)確地控制編程脈沖的振幅及脈沖寬度。然而為簡(jiǎn)化制造過(guò)程，發(fā)明人開發(fā)了一種在包含存儲(chǔ)裝置的相同半導(dǎo)體集成電路上完成相同功能的方案。該方案通過(guò)設(shè)置一基準(zhǔn)單元微調(diào)檢驗(yàn)電路，以便對(duì)基準(zhǔn)單元執(zhí)行編程檢驗(yàn)操作，從而縮短制造過(guò)程的總測(cè)試時(shí)間而實(shí)現(xiàn)——假設(shè)每一片上(on-chip)編程脈沖可以有限的步幅而使基準(zhǔn)單元的閾值電壓遞增。因此為了編程基準(zhǔn)單元，需要許多編程脈沖。本發(fā)明的基準(zhǔn)單元微調(diào)檢驗(yàn)電路可提供如先前制造工程師所獲得的相同準(zhǔn)確程度。
本發(fā)明的一個(gè)技術(shù)優(yōu)點(diǎn)是提供了一種基準(zhǔn)單元微調(diào)檢驗(yàn)電路及方法，其用于閃速EEPROM存儲(chǔ)單元陣列，以便對(duì)基準(zhǔn)單元執(zhí)行編程檢驗(yàn)操作，從而縮短了制造過(guò)程的總測(cè)試時(shí)間。
本發(fā)明的另一技術(shù)優(yōu)點(diǎn)是提供了一種基準(zhǔn)單元微調(diào)檢驗(yàn)電路及方法，其用于閃速EEPROM存儲(chǔ)單元陣列，以便對(duì)基準(zhǔn)單元執(zhí)行編程檢驗(yàn)操作，該基準(zhǔn)單元形成于保含相同半導(dǎo)體集成電路的存儲(chǔ)裝置上。
本發(fā)明的又一技術(shù)優(yōu)點(diǎn)是提供了一種基準(zhǔn)單元微調(diào)檢驗(yàn)電路及方法，其用于閃速EEPROM存儲(chǔ)單元陣列，以便對(duì)基準(zhǔn)單元執(zhí)行編程檢驗(yàn)操作，其包括基準(zhǔn)電流分支，用以產(chǎn)生基準(zhǔn)電流；漏極電流分支，用以產(chǎn)生漏極電流；以及比較器，用以比較漏極電流及基準(zhǔn)電流，從而確定何時(shí)已經(jīng)達(dá)到基準(zhǔn)單元的所需閾值電壓。
于本發(fā)明的優(yōu)選實(shí)施例中，提供了基準(zhǔn)單元微調(diào)檢驗(yàn)電路，用于閃速EEPROM存儲(chǔ)單元陣列，以便對(duì)基準(zhǔn)單元執(zhí)行編程檢驗(yàn)操作。該微調(diào)檢驗(yàn)電路包括一基準(zhǔn)電流分支以產(chǎn)生基準(zhǔn)電流，該基準(zhǔn)電流對(duì)應(yīng)于所要編程的基準(zhǔn)單元的特定過(guò)過(guò)激勵(lì)閾值電壓。漏電流分支耦合連接至基準(zhǔn)單元以產(chǎn)生漏極電流，當(dāng)固定的柵極電壓施加至其控制柵極而預(yù)定的漏極電壓施加至其漏極時(shí)，漏極電流處于固定水平。用一高增益放大器來(lái)比較對(duì)應(yīng)于漏極電流的檢測(cè)電壓與對(duì)應(yīng)于基準(zhǔn)電流的基準(zhǔn)電壓，并且產(chǎn)生一輸出信號(hào)，當(dāng)檢測(cè)電壓低于基準(zhǔn)電壓時(shí)，該輸出信號(hào)為低邏輯電平；而當(dāng)檢測(cè)電壓高于基準(zhǔn)電壓時(shí)，該輸出信號(hào)為高邏輯電平。每當(dāng)比較器產(chǎn)生低邏輯電平時(shí)，將編程脈沖施加至基準(zhǔn)單元，而每當(dāng)比較器產(chǎn)生高邏輯電平時(shí)，結(jié)束該編程脈沖。
發(fā)明最佳實(shí)施方案現(xiàn)在參照特別舉例說(shuō)明的附圖
，其中顯示根據(jù)本發(fā)明的原理建構(gòu)的一基準(zhǔn)單元微調(diào)檢驗(yàn)電路10的示意電路圖，該基準(zhǔn)單元微調(diào)檢驗(yàn)電路用于閃速EEPROM存儲(chǔ)單元陣列，用以對(duì)基準(zhǔn)單元執(zhí)行編程檢驗(yàn)操作，從而縮短制造過(guò)程的總測(cè)試時(shí)間。本發(fā)明的微調(diào)檢驗(yàn)電路10用以精準(zhǔn)確定基準(zhǔn)單元的閾值電壓Vt。該目的以下述方式實(shí)現(xiàn)配置一基準(zhǔn)電流源，該基準(zhǔn)電流源對(duì)應(yīng)于所要編程的基準(zhǔn)單元的所需過(guò)激勵(lì)電壓(Vgs-Vt)；將對(duì)應(yīng)于基準(zhǔn)單元的漏極電流的檢測(cè)電壓與對(duì)應(yīng)于基準(zhǔn)電流的基準(zhǔn)電壓加以比較；以及當(dāng)檢測(cè)電壓變?yōu)楦哂诨鶞?zhǔn)電壓時(shí)，結(jié)束發(fā)送至基準(zhǔn)單元的編程脈沖。此時(shí)，基準(zhǔn)單元的閾值電壓Vt是已知的?；鶞?zhǔn)單元微調(diào)檢驗(yàn)電路構(gòu)成于包含相同半導(dǎo)體集成電路的存儲(chǔ)裝置上。
所示基準(zhǔn)單元微調(diào)檢驗(yàn)電路10用于要進(jìn)行微調(diào)或編程的基準(zhǔn)單元12，該基準(zhǔn)單元由浮動(dòng)?xùn)呕鶞?zhǔn)單元晶體管Q1構(gòu)成，該晶體管具有一漏極、一源極及一柵極。基準(zhǔn)單元晶體管Q1的控制柵極連接至節(jié)點(diǎn)A以接收固定柵極電壓VG，其漏極連接至節(jié)點(diǎn)B以便當(dāng)漏極電流處于預(yù)定水平時(shí)接收固定的漏極電壓VD，而其源極連接至較低電位或接地電位VSS。微調(diào)檢驗(yàn)電路10包括一檢驗(yàn)電壓選擇電路12、一基準(zhǔn)電流分支14、一漏極電流分支16、及一比較器18。
檢驗(yàn)電壓選擇電路12包括一通路柵極晶體管(pass gatetransistor)Q2、一由電阻器R1～R3構(gòu)成的電阻器-分壓器網(wǎng)絡(luò)、和多個(gè)選擇晶體管Q3～Q5。通路柵極晶體管Q2的漏極連接至第一高電源電位VDD1，該VDD1約為+6.0伏；其源極在節(jié)點(diǎn)C連接電阻器R1的一端；而其柵極連接用以接收輸入信號(hào)VERIFY。電阻器R2的一端在節(jié)點(diǎn)D連接至電阻器R1的另一端。電阻器R3的一端在節(jié)點(diǎn)E連接至電阻器R2的另一端。電阻器R3的另一端則連接至低電源電位VSS。
第一選擇晶體管Q3的漏極在節(jié)點(diǎn)C連接至通路柵極晶體管Q2的源極，而其源極在節(jié)點(diǎn)A連接至基準(zhǔn)單元晶體管Q1的控制柵。連接選擇晶體管Q3的柵極以接收選擇信號(hào)VP1。同樣，第二選擇晶體管Q4的漏極在節(jié)點(diǎn)D連接至電阻器R1的另一端，而其源極在節(jié)點(diǎn)A連接至基準(zhǔn)單元晶體管Q1的控制柵。連接選擇晶體管Q4的柵極以接收選擇信號(hào)VP2。另外，第三選擇晶體管Q5的漏極在節(jié)點(diǎn)E連接至電阻器R2的另一端，而其源極在節(jié)點(diǎn)A連接至基準(zhǔn)單元晶體管Q1的控制柵極。連接選擇晶體管Q5的柵極以接收選擇信號(hào)VP3。每次僅觸發(fā)一個(gè)選擇信號(hào)VP1、VP2或VP3，從而在對(duì)應(yīng)的編程檢驗(yàn)、讀取或讀取檢驗(yàn)操作模式期間，可選擇要施加至基準(zhǔn)單元晶體管Q1的控制柵極的適當(dāng)電壓水平。
基準(zhǔn)電流分支14包括一通路柵極晶體管Q6以及一由電阻器R4、R5組成的電阻器-分壓器網(wǎng)絡(luò)。通路柵極晶體管Q6的漏極連接至第二高電源電壓VDD2，其源極連接至電阻器R4一端，而其柵極同樣連接用來(lái)接收輸入信號(hào)VERIFY。電阻器R5的一端在節(jié)點(diǎn)F連接至電阻器R4的另一端，而其另一端連接至低電源電壓VSS?；鶞?zhǔn)電流分支14用來(lái)建立基準(zhǔn)電流IREF，其等于VDD2/(R4+R5)。這一基準(zhǔn)電流水平選擇為對(duì)應(yīng)于要進(jìn)行微調(diào)的基準(zhǔn)單元晶體管Q1的所需過(guò)激勵(lì)電壓(Vgs-Vt)。例如，基準(zhǔn)電流水平設(shè)定為4.5微安，對(duì)應(yīng)于過(guò)激勵(lì)電壓(Vgs-Vt)＝+1.0伏。若Vgs＝+5.0伏，則Vt＝+4.0伏；而且若Vgs＝+4.0伏，則Vt＝+3.0伏。這一基準(zhǔn)電流會(huì)導(dǎo)致跨電阻器R5(在節(jié)點(diǎn)F)而有基準(zhǔn)電壓V(IN1)。
漏極電流分支16包括一通路柵極晶體管Q7，以及一由電阻器R6、R7構(gòu)成的電阻器-分壓器網(wǎng)絡(luò)和基準(zhǔn)單元晶體管Q1。通路柵極晶體管Q7的漏極還連接至第二高電源電位VDD2，其源極連接至電阻器R6一端，其柵極也連接用以接收輸入信號(hào)VERIFY?；鶞?zhǔn)單元晶體管Q1表現(xiàn)為一個(gè)可變電阻，其數(shù)值依賴于其閾值電壓Vt。電阻器R7的一端在節(jié)點(diǎn)G連接至電阻器R6的另一端，而電阻器R7的另一端則經(jīng)基準(zhǔn)單元晶體管Q1的漏/源極而接至地電位。在檢驗(yàn)操作模式中，當(dāng)輸入信號(hào)VERIFY觸發(fā)時(shí)，一定數(shù)值的漏極電流ID將流經(jīng)漏極電流分支16。該漏極電流ID會(huì)導(dǎo)致跨電阻器R7以及晶體管Q1的漏/源極(在節(jié)點(diǎn)G)而形成檢測(cè)電壓V(IN2)。該檢測(cè)電壓V(IN2)可變，且依晶體管Q1的等值電阻確定。
比較器18由一高增益放大器構(gòu)成，該放大器有一反相輸入端在節(jié)點(diǎn)F連接以接收基準(zhǔn)電壓V(IN1)，而一非反相輸入端則在節(jié)點(diǎn)G連接以接收檢測(cè)電壓V(IN2)。比較器用以放大檢測(cè)電壓與基準(zhǔn)電壓間的電壓差，并將在引線20上產(chǎn)生輸出邏輯信號(hào)VDONE。
工作時(shí)，當(dāng)基準(zhǔn)單元12的閾值電壓Vt為所需電平，漏極電流ID必定等于先前建立的4.5微安的基準(zhǔn)電流IREF。因此選擇電阻器R7的電阻值，使得在漏極電流ID＝4.5微安時(shí)，在基準(zhǔn)單元晶體管Q1的漏極或節(jié)點(diǎn)B的電壓為+0.5伏。在此情況下，基準(zhǔn)單元的閾值電壓Vt將為所需電平。由于電阻器R6與R4值調(diào)整為相等，故節(jié)點(diǎn)G的檢測(cè)電壓V(IN2)應(yīng)等于節(jié)點(diǎn)F的基準(zhǔn)電壓V(IN1)。另一方面，若基準(zhǔn)單元的閾值電壓Vt略高于或低于所需電平，則檢測(cè)電壓V(IN2)將與基準(zhǔn)電壓V(IN1)略有差異。
假設(shè)這樣一種情況基準(zhǔn)單元12處于擦除態(tài)(Vte-1伏)，希望微調(diào)基準(zhǔn)單元，使其達(dá)到等于+5.0伏的閾值電壓Vtp——對(duì)應(yīng)于基準(zhǔn)電流4.5微安。相應(yīng)地，即要觸發(fā)選擇信號(hào)VP1而使第一電源電位VDD1得以到達(dá)基準(zhǔn)單元晶體管Q1的控制柵極。當(dāng)輸入信號(hào)VERIFY為高，基準(zhǔn)電流分支14及漏極電流分支16均將起動(dòng)。由于基準(zhǔn)單元12處于擦除態(tài)，其等值電阻將變低，從而造成漏極電流高于基準(zhǔn)電流IREF。結(jié)果檢測(cè)電壓V(IN2)將低于基準(zhǔn)電壓V(IN1)。因此，在線20上的比較器18輸出信號(hào)VDONE將為低邏輯電平。
處于低邏輯電平的輸出信號(hào)將用來(lái)起動(dòng)一狀態(tài)機(jī)(圖中未示)，以便引發(fā)產(chǎn)生編程脈沖且施加至基準(zhǔn)單元，從而提升其閾值電壓電平。應(yīng)認(rèn)識(shí)到，在施加編程脈沖期間，輸入信號(hào)VERIFY將被截止。隨后輸入信號(hào)VERIFY會(huì)再度變?yōu)楦?，并且電壓V(IN2)與V(IN1)將再度比較。
本領(lǐng)域技術(shù)人員應(yīng)理解，每一編程脈沖均假定為可以使進(jìn)行編程的基準(zhǔn)單元的閾值電壓以微小的有限步幅遞增，該步幅例如為每編程脈沖0.005伏。通過(guò)控制在基準(zhǔn)單元的柵極及漏極的電壓電平以及通過(guò)改變編程脈沖的寬度而達(dá)成這一微小步幅。由此方式，經(jīng)由施加許多編程脈沖，要進(jìn)行編程的基準(zhǔn)單元的閾值電平即能以小幅遞增，從其初始的擦除閾電平Vte而提高至所需的或編程的閾值電平Vtp。
如此施加編程脈沖及編程檢驗(yàn)的循環(huán)將一再重復(fù)，直至漏極電流ID略低于基準(zhǔn)電流IREF為止。此時(shí)，檢測(cè)電壓V(IN2)將略高于基準(zhǔn)電壓V(IN1)。如此將使比較器18的引線20的輸出信號(hào)變成高邏輯電平。這一高邏輯電平將使得狀態(tài)機(jī)結(jié)束施加進(jìn)一步編程脈沖。應(yīng)注意，所需編程電平可通過(guò)交替觸發(fā)選擇信號(hào)VP2或VP3而改變。結(jié)果是在基準(zhǔn)單元晶體管的節(jié)點(diǎn)A的固定柵極電壓VG將改變，并且目標(biāo)柵極電壓相應(yīng)改變。
由以上詳細(xì)說(shuō)明可知，本發(fā)明提供了一種用于閃速EEPROM存儲(chǔ)單元陣列而對(duì)基準(zhǔn)單元晶體管執(zhí)行編程檢驗(yàn)操作的基準(zhǔn)單元微調(diào)檢驗(yàn)電路。該基準(zhǔn)單元微調(diào)檢驗(yàn)電路包括一檢驗(yàn)電壓選擇電路、一基準(zhǔn)電流分支、一漏極電流分支以及比較器。該比較器用來(lái)將對(duì)應(yīng)于漏極電流的檢測(cè)電壓與對(duì)應(yīng)于基準(zhǔn)電流的基準(zhǔn)電壓加以比較。每當(dāng)檢測(cè)電壓低于基準(zhǔn)電壓時(shí)，即將編程脈沖施加至基準(zhǔn)單元。當(dāng)檢測(cè)電壓高于基準(zhǔn)電壓時(shí)，即指示已經(jīng)到達(dá)所需閾值電壓。
雖然說(shuō)明并描述了目前被視為本發(fā)明的優(yōu)選的具體實(shí)施例，但本領(lǐng)域技術(shù)人員會(huì)了解，尚可進(jìn)行多種變化及修改并用等效方案取代其組件，然而并不背離本發(fā)明的真正范圍。此外，尚可對(duì)本發(fā)明指導(dǎo)進(jìn)行許多修改以適用于某種特定場(chǎng)合或材料，而并不背離本發(fā)明的中心范圍。因此本發(fā)明并非僅限于以上所述的、目前視為實(shí)現(xiàn)本發(fā)明最佳方案的特定實(shí)施例，反之，本發(fā)明涵括落入所附權(quán)利要求書范圍的全部實(shí)施方案。
權(quán)利要求
1.一種基準(zhǔn)單元微調(diào)檢驗(yàn)(reference cell trimming verify)電路，用于對(duì)閃速EEPROM存儲(chǔ)單元陣列執(zhí)行編程檢驗(yàn)(program verify)，所述微調(diào)電路包含基準(zhǔn)電流分支裝置(14)，用以產(chǎn)生對(duì)應(yīng)于要進(jìn)行編程的基準(zhǔn)單元晶體管的預(yù)定過(guò)激勵(lì)電壓的基準(zhǔn)電流；漏極電流分支裝置(16)，耦合至所述要進(jìn)行編程的基準(zhǔn)單元晶體管，用于在固定的柵極電壓施加至其控制柵極時(shí)產(chǎn)生漏極電流，而在預(yù)定的漏極電壓施加至其漏極時(shí)該漏極電流處于預(yù)定水平；比較裝置(18)，用以將對(duì)應(yīng)于所述漏極電流的檢測(cè)電壓與對(duì)應(yīng)于所述基準(zhǔn)電流的基準(zhǔn)電壓加以比較，并用以產(chǎn)生一輸出信號(hào)，該輸出信號(hào)當(dāng)所述檢測(cè)電壓低于所述基準(zhǔn)電壓時(shí)處于低邏輯電平，而其當(dāng)所述檢測(cè)電壓高于所述基準(zhǔn)電壓時(shí)則處于高邏輯電平；以及裝置，用于每當(dāng)所述比較裝置產(chǎn)生低邏輯電平時(shí)，將一編程脈沖(program pulse)施加至所述基準(zhǔn)晶體管，而當(dāng)所述比較裝置產(chǎn)生高邏輯電平時(shí)結(jié)束該編程脈沖。
2.如權(quán)利要求1所述的基準(zhǔn)單元微調(diào)檢驗(yàn)電路，進(jìn)一步包含檢驗(yàn)電壓選擇裝置(12)，該檢驗(yàn)電壓選擇裝置用以產(chǎn)生不同的固定柵極電壓，該電壓施加至基準(zhǔn)單元的控制柵極，從而將其編程檢驗(yàn)至對(duì)應(yīng)的不同閾值電壓電平。
3.如權(quán)利要求2所述的基準(zhǔn)單元微調(diào)檢驗(yàn)電路，其中所述檢驗(yàn)電壓選擇裝置包括一通路柵極(pass gate)晶體管(Q2)，一由多個(gè)電阻器(R1～R3)構(gòu)成的電阻器-分壓器網(wǎng)絡(luò)，以及多個(gè)選擇晶體管(Q3～Q5)。
4.如權(quán)利要求1所述的基準(zhǔn)單元微調(diào)檢驗(yàn)電路，其中該基準(zhǔn)電流分支裝置包括第一通路柵極晶體管(Q6)以及由第一電阻器(R4)和第二電阻器(R5)構(gòu)成的電阻器-分壓器網(wǎng)絡(luò)，所述第一通路柵極晶體管的漏/源極、所述第一電阻器及第二電阻器串聯(lián)連接，處于第一高電源電位與低電源電位之間，從而產(chǎn)生流經(jīng)其中的所述基準(zhǔn)電流，在所述第一與第二電阻器的接點(diǎn)上形成所述基準(zhǔn)電壓。
5.如權(quán)利要求4所述的基準(zhǔn)單元微調(diào)檢驗(yàn)電路，其中所述漏極電流分支裝置包括第二通路柵極晶體管(Q7)及由第三和第四電阻器(R6、R7)構(gòu)成的電阻器-分壓器網(wǎng)絡(luò)以及所述基準(zhǔn)晶體管，所述第二通路柵極晶體管的漏/源極、所述第三及第四電阻器、以及所述基準(zhǔn)晶體管的漏/源極串聯(lián)連接，處于所述第一高電源電位與所述之低電源電位間，從而產(chǎn)生流經(jīng)其中的所述漏極電流，在所述第三與第四電阻器的接點(diǎn)上形成所述檢測(cè)電壓。
6.如權(quán)利要求5所述的基準(zhǔn)單元微調(diào)檢驗(yàn)電路，其中所述比較裝置包括一高增益放大器(18)，連接該放大器的反向輸入端以接收所述基準(zhǔn)電壓，而其連接非反向輸入端以接收所述檢測(cè)電壓，并且其輸出端用于提供所述輸出信號(hào)。
7.一種基準(zhǔn)單元微調(diào)檢驗(yàn)方法，該方法用于如權(quán)利要求1所述地對(duì)閃速EEPROM存儲(chǔ)單元陣列執(zhí)行編程檢驗(yàn)。
全文摘要
提供一種用于在閃速EEPROM存儲(chǔ)單元陣列中對(duì)基準(zhǔn)單元晶體管進(jìn)行編程檢驗(yàn)操作的基準(zhǔn)微調(diào)檢驗(yàn)電路及方法。使用基準(zhǔn)電流分支(14)而產(chǎn)生基準(zhǔn)電流，其對(duì)應(yīng)于準(zhǔn)備編程的基準(zhǔn)單元的預(yù)定過(guò)激勵(lì)電壓。漏極電流分支(16)耦合至準(zhǔn)備編程的基準(zhǔn)單元晶體管，在其控制柵極加有固定柵極電壓時(shí)產(chǎn)生漏極電流，并當(dāng)預(yù)定漏極電壓加到其漏極時(shí)，該漏極電流處于所需水平。以比較器(18)將對(duì)應(yīng)于漏極電流的檢測(cè)電壓與對(duì)應(yīng)于基準(zhǔn)電流的基準(zhǔn)電壓進(jìn)行比較。由比較器產(chǎn)生一輸出信號(hào)，該輸出信號(hào)在檢測(cè)電壓為基準(zhǔn)電壓時(shí)處于低邏輯電平，而在檢測(cè)電壓高于基準(zhǔn)電壓時(shí)處于高邏輯電平。每當(dāng)比較器產(chǎn)生低邏輯電平時(shí)將編程脈沖加至該基準(zhǔn)晶體管，每當(dāng)比較器產(chǎn)生高邏輯電平時(shí)結(jié)束該編程脈沖。
文檔編號(hào)G01R31/28GK1418365SQ01806484
公開日2003年5月14日 申請(qǐng)日期2001年3月12日 優(yōu)先權(quán)日2000年3月14日
發(fā)明者F·潘, C·S·比爾 申請(qǐng)人:先進(jìn)微裝置公司