專利名稱：探針板和半導(dǎo)體芯片的測試方法、電容器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及適用于以1GHz或更高的時鐘速率工作的高速半導(dǎo)體器件的探針板和測試方法。另外，本發(fā)明涉及用作為高速半導(dǎo)體器件的去耦合電容的電容器及其制造方法。
通常，探針板已經(jīng)被用于測試形成在半導(dǎo)體晶片上的半導(dǎo)體芯片的電子性能和電路功能。一般來說，該測試是在該半導(dǎo)體芯片仍然處于晶片形式的狀態(tài)下進行的，并且探針板被壓在該晶片上，使得探針板上的探針與半導(dǎo)體芯片上的相應(yīng)電極焊盤相接觸。從而，通過探針和提供于探針板上的互連結(jié)構(gòu)，探針板提供該半導(dǎo)體芯片和與探針板相連接的測試裝置之間的相互連接。
例如，日本專利公告6-140048號公開這樣一種攜帶有布線圖案的陶瓷基片所形成的探針板。在這種常規(guī)的探針板中，位于該布線圖案上的接觸孔焊盤與半導(dǎo)體器件上的相應(yīng)淀積焊盤相接觸，并且互連圖案提供上述結(jié)束焊盤之間的電連接。另外，輸入/輸出電極焊盤被提供在該探針板上，用于輸入和輸出到探針信號。另外，上述互連圖案在該陶瓷基片上形成一個薄膜電阻器和電容器，以實現(xiàn)阻抗控制和電源線噪聲的消除。
日本專利公告7-111280公開另一種探針板，其在該探針板的后表面上攜帶多個探針。在這種結(jié)構(gòu)中，互連圖案被提供在正表面上，并且例如旁路電容器或者波形整形電路這樣的各種外部電路部分連接到在該探針板基片的正面的互連圖案上。在探針板基片的不同側(cè)面上提供探針和外部電路部件的這種結(jié)構(gòu)可以把該外部電路部件設(shè)置為與在探針緊密相鄰。從而，提高測試的精度。
日本專利公告10-132855公開一種探針板，其中用于與要被測試的半導(dǎo)體器件相接觸的探針被提供在多層電路板的第一側(cè)面上，并且例如電感器、電容器、電阻器等等這樣可以與該半導(dǎo)體器件一同形成一個電路的芯片部件被提供在該多層電路板的第二層面上。通過使用這種探針板，可以在接近于在半導(dǎo)體芯片實際使用的狀態(tài)下進行半導(dǎo)體芯片的測試，并且提高測試的精度。
另外，日本專利公告2000-304770公開一種探針板，其中疊加互連結(jié)構(gòu)被形成在一個支承基片，并且多個探針被形成在該疊加互連結(jié)構(gòu)的最上層上。通過使用該疊加互連結(jié)構(gòu)，可以實現(xiàn)錯綜復(fù)雜的布線，因此能夠允許探針高密度的排列。
日本專利公告2001-102418提供一種探針設(shè)備，其中由攜帶探針的陶瓷基片所形成的可拆卸接頭通過一個插入物連接到一個引腳電子封裝，如此形成的這種結(jié)構(gòu)被安裝在一個電路板上。在該參考文獻中，該引腳電子封裝包括各種電路，例如驅(qū)動器、比較器和動態(tài)裝載器。另外，考慮到由于這些電路所造成的嚴(yán)重發(fā)熱，該引腳電子封裝可以包括冷卻設(shè)備。
同時，在通常具有非常大量的端子的最近的高速半導(dǎo)體器件的測試處理中，需要一種探針板，其探針具有較大的密度，對應(yīng)于形成在具有高密度的該半導(dǎo)體芯片上的電極焊盤，另外去耦合電容器被提供為與該探針緊密相鄰，用于有效地抑制高頻噪聲。
對于該半導(dǎo)體器件，最近已經(jīng)開發(fā)出用于以1GHz或更高的時鐘速率工作的超高速半導(dǎo)體芯片的半導(dǎo)體封裝。在這樣一種半導(dǎo)體封裝中，半導(dǎo)體芯片和電容器被安裝在一個疊加基片的各個側(cè)面上，其中具有1毫米或更小的厚度的非常薄的疊加基片通常被用于使該半導(dǎo)體芯片和電容器之間的電感最小化。
另外，在此提出一種用于直接在LSI上形成極薄的疊加基片，以形成BBUL(無凸塊疊加層)(Nikkei Microdevices，2001年4月，第178頁)，其中BBUL結(jié)構(gòu)提供一個在形成于LSI芯片上的疊加基片的最上層上的去耦合電容器，通過在疊加基片與LSI芯片電連接。
在這種超高速半導(dǎo)體器件中，僅僅當(dāng)該去耦合電容器被提供為與要被測試的半導(dǎo)體芯片緊密相鄰時才能夠?qū)崿F(xiàn)有意義的測試，使得要被測試的半導(dǎo)體芯片在測試過程中按照它們實際使用的相同方式而工作。
通常，還沒有一種探針板可以滿足這種要求。
在日本專利公告2000-304770的探針板的情況中，例如通過在該探針板基片上提供具有相應(yīng)的高密度的探針，可以確定地測試具有以高密度設(shè)置的大量接觸端的半導(dǎo)體芯片。但是，這種結(jié)構(gòu)在探針板和半導(dǎo)體芯片之間提供非常窄的間隙，因此別無選擇，只能夠把該去耦合電容器提供在該探針板基片的后側(cè)，正如在日本專利公告10-132855的情況中那樣。另一方面，考慮到需要攜帶復(fù)雜的布線圖案以及考慮到測試時把探針壓在1個半導(dǎo)體芯片上以獲得均勻的接觸需要具有足夠的剛性，用于測試高速半導(dǎo)體芯片的探針板的基片通常具有3至5mm的厚度。
在日本專利公告10-132855的結(jié)構(gòu)中，特別是用于提供在多層基片的后側(cè)的電容器部件與要被測試的半導(dǎo)體芯片的電極之間相互連接的布線長度大約為6毫米。從而，與長的互連層相關(guān)的電感導(dǎo)致該電容器不能夠在該半導(dǎo)體在測試過程中高速工作時有效地消除高頻噪聲。
同時，最近還需要超高速和超低功率的半導(dǎo)體器件和LSI，例如微處理器，以通過在它工作時消除開關(guān)噪聲的抑制電源電壓的波動，從而即使當(dāng)造成負(fù)載突然改變時也可以保持穩(wěn)定的器件工作。
考慮到這種需求，在實踐中在一個半導(dǎo)體芯片的附近提供一個去耦合電容器，以吸收例如開關(guān)噪聲這樣的高頻噪聲。
另一方面，這一結(jié)構(gòu)通常使用布線圖案，用于把該半導(dǎo)體器件連接到去耦合電容器，因此導(dǎo)致與這種布線圖案相關(guān)的電感造成上述高頻噪聲的去耦合電容器的效率大大下降這樣的問題。
為了避免這個問題，在此提出一種方案，以插入物的形式來構(gòu)造該去耦合電容器。從而，以插入物的形式構(gòu)造的電容器被置于該半導(dǎo)體芯片的正下方，并且電容器和半導(dǎo)體芯片之間的布線長度被最小化。
圖1A和1B為示出具有插入物類型的去耦合電容器的半導(dǎo)體器件100的結(jié)構(gòu)。
參見圖1A，半導(dǎo)體器件100具有一種結(jié)構(gòu)，其中插入物類型的去耦合電容器102通過凸塊103A安裝在一個半導(dǎo)體芯片上。另外，其上攜帶有該半導(dǎo)體芯片101的去耦合電容器102通過凸塊103B安裝在一個封裝基片104上。另外，封裝基片104如此攜帶去耦合電容器102，并且該半導(dǎo)體芯片101通過凸塊106安裝在一個電路基片105上。
通過使用插入物類型的去耦合電容器102，從該半導(dǎo)體芯片101到去耦合電容器102的布線長度變?yōu)樽钚』⑶铱梢杂行У貙崿F(xiàn)高頻噪聲的消除。
圖1A的結(jié)構(gòu)還可以被更改如圖1B中所示，其中圖1B一種半導(dǎo)體器件100A，其使用封裝基片104A來取代封裝基片104?？梢钥闯?，封裝基片104A具有一個凹陷。在圖1B中，對應(yīng)于上文所述的部件的那些部件由相同的參考標(biāo)號所表示，并且將使省略對它們的描述。
通過把插入型去耦合電容器102包含到這樣一個凹陷中，圖1B的結(jié)構(gòu)可以減小半導(dǎo)體芯片101和電路基片105之間的距離。
這種插入型去耦合電容器通常形成在具有平滑表面的基片上。
圖2A-2D示出形成這種常規(guī)的插入型去耦合電容器的處理的一部分。
參見該圖，去耦合電容器使用圖2A中所示的硅基片201，并且在硅基片201上形成一個下電極202，如圖2B中所示。
接著，如圖2C中所示，介電膜203形成在下電極上，并且在圖2D的步驟中，上電極204形成在絕緣層203上。
在圖2D的步驟之后，圖2D的疊層結(jié)構(gòu)受到形成通孔的處理，使得該通孔中第一側(cè)到第二相對側(cè)穿過該硅基片，而這種形成通孔的處理需要大量的時間，并且插入型去耦合電容器的成本增加。另外，需要提供一種互連層圖案包括在形成插入型去耦合電容器的處理過程中形成通孔的處理。
如上文所述，使用插入型去耦合電容器的一個問題例如在圖1A中所示，由于使用插入型去耦合電容器102，在半導(dǎo)體芯片101的下表面和電路基片105的上表面之間的距離被增加。并且圖1B的結(jié)構(gòu)在一定程度上減小該問題，但是插入型去耦合電容器的使用仍然會導(dǎo)致半導(dǎo)體芯片101和電路基片105之間的距離增加的問題以及與電感增加相關(guān)的問題。

發(fā)明內(nèi)容
相應(yīng)地，本發(fā)明的一般目的是提供一種新型和有用的探針板以及通過使用這種探針板進行的半導(dǎo)體器件的測試方法。另外，本發(fā)明提供一種電容器及其制造方法。
本發(fā)明的另一個目的是提供一種用于測試半導(dǎo)體芯片的探針板，其中包括多個探針；具有多層互連結(jié)構(gòu)的疊加互連層，所述疊加互連層在其上表面上攜帶所述多個探針，與所述多層互連結(jié)構(gòu)電連接；以及嵌入在構(gòu)成所述疊加互連層的樹脂絕緣層中的電容器，其通過所述多層互連結(jié)構(gòu)與所述探針板之一電連接，所述多層互連結(jié)構(gòu)包括在所述探針附近的一個內(nèi)部通孔接頭。
本發(fā)明的另一個目的是提供一種通過使用探針板的半導(dǎo)體器件測試方法。
所述探針板包括多個探針；具有多種互連結(jié)構(gòu)的疊加互連層，所述疊加互連層在其上表面上攜帶所述多個探針，與所述多層互連結(jié)構(gòu)電連接；以及嵌入在構(gòu)成所述疊加互連層的樹脂絕緣層中的電容器，其通過所述多層互連結(jié)構(gòu)與所述探針板之一電連接，所述多層互連結(jié)構(gòu)包括在所述探針附近的一個內(nèi)部通孔接頭，所述電容器被嵌入在構(gòu)成所述疊加層的一個樹脂絕緣層中，所述方法包括如下步驟
使所述探針板與要被測試的半導(dǎo)體芯片相接觸，使得所述半導(dǎo)體芯片與所述探針板電連接；以及測試所述半導(dǎo)體芯片的電性能，所述方法進一步包括如下步驟，在所述探針板與所述半導(dǎo)體芯片相接觸之前，把所述探針和所述電容器之間的阻抗設(shè)置為基本上等于包含所述半導(dǎo)體芯片和電容器的半導(dǎo)體封裝的在所述半導(dǎo)體芯片和所述電容器之間的一部分的阻抗。
根據(jù)本發(fā)明，可以把去耦合電容器設(shè)置為與一個探針緊密相鄰，并且該探針和去耦合電容器之間的電感被最小化。從而，可以進行超高速半導(dǎo)體芯片的測試，并且以超高速操作該半導(dǎo)體芯片。另外，可以把該探針和電容器之間的部分的探針板的阻抗(Zp)設(shè)置為等于實際使用半導(dǎo)體芯片的半導(dǎo)體封裝中的相應(yīng)部分的阻抗。從而，在類似于半導(dǎo)體芯片實際使用情況的條件下進行測試，并且提高城市的精度。這種測試可以在形成晶片的半導(dǎo)體芯片或從晶片上分離的。離散半導(dǎo)體芯片的狀態(tài)下進行。
本發(fā)明的另一目的是提供一種用于測試半導(dǎo)體芯片的探針板，其中包括第一互連板；第二互連板，其安裝在所述第一互連板上，使得一個間隙形成在所述第一互連板和所述第二互連板之間；提供在所述第二互連板的遠(yuǎn)離所述第一互連板的表面上的多個探針；以及提供在所述第二互連板上的與所述第一互連板相面對的表面上的去耦合電容器。
本發(fā)明的另一目的是提供一種用于測試半導(dǎo)體芯片的探針板，其中包括第一互連板；第二互連板，其安裝在所述第一互連板上，使得一個間隙形成在所述第一互連板和所述第二互連板之間；以及提供在所述第二互連板的遠(yuǎn)離所述第一互連板的表面上的多個探針，所述第一互連板和所述第二互連板之間的熱膨脹系數(shù)之差為2ppm/℃或更小。
本發(fā)明的另一個目的是提供一種通過使用探針板的半導(dǎo)體芯片測試方法，所述探針板包括第一互連板；第二互連板，其安裝在所述第一互連板上，使得一個間隙形成在所述第一互連板和所述第二互連板之間；提供在所述第二互連板的遠(yuǎn)離所述第一互連板的表面上的多個探針；以及提供在所述第二互連板上的與所述第一互連板相面對的表面上的去耦合電容器，所述方法包括如下步驟，在使所述探針板與所述半導(dǎo)體芯片相接觸之前，當(dāng)所述探針和所述電容器之間的阻抗設(shè)置為基本上等于其中包含半導(dǎo)體芯片和電容器的一個半導(dǎo)體封裝的在所述半導(dǎo)體芯片和所述電容器之間的一部分的阻抗。
根據(jù)本發(fā)明，可以在所用的材料和尺寸方面以更大的自由度設(shè)計該第一互連板，并且減小該探針板的成本。另外，本發(fā)明的探針板可以把在損壞時替換該第一互連板。通過設(shè)計該探針板使得第二互連板可以替換，因此通過僅僅替換該第二互連板可以測試不同類型和型號的各種半導(dǎo)體芯片。在上述本發(fā)明的探針板中，也可以把去耦合電容器置于探針的正下方，并且可以在接近于半導(dǎo)體芯片實際使用的狀態(tài)下進行半導(dǎo)體芯片的測試。本發(fā)明能夠測試不同的半導(dǎo)體芯片，并且消除了定制專用于各種不同的半導(dǎo)體芯片類型的探針板的必要性。
本發(fā)明的另一個目的是提供一種電容器，其中包括介電膜；形成在所述介電膜的第一主表面上的第一電極膜；形成在所述介電膜的第二主表面上的第二電極膜；從所述第一電極膜延伸到由所述介電膜和所述第一和第二電極膜所形成的疊層結(jié)構(gòu)的第一側(cè)面的第一互連部分；以及從所述第二電極膜延伸到所述第一側(cè)面的第二互連部分，形成在所述疊層結(jié)構(gòu)的第二側(cè)面上的樹脂層。
本發(fā)明的另一個目的是提供一種半導(dǎo)體器件，其中包括電容器；以及其上安裝有所述電容器的半導(dǎo)體芯片；所述電容器包括介電膜；形成在所述介電膜的第一主表面上的第一電極膜；形成在所述介電膜的第二主表面上的第二電極膜；從所述第一電極膜延伸到由所述介電膜和所述第一和第二電極膜所形成的疊層結(jié)構(gòu)的第一側(cè)面的第一互連部分；以及從所述第二電極膜延伸到所述第一側(cè)面的第二互連部分，形成在所述疊層結(jié)構(gòu)的第二側(cè)面上的樹脂層。
本發(fā)明的另一個目的是提供一種電容器的制造方法，其中包括如下步驟在一個基片上形成樹脂的第一絕緣膜；在所述第一絕緣膜上形成第一電極膜；在所述第一電極膜上形成一個介電膜；在所述介電膜上形成第二電極膜；以及通過蝕刻處理除去所述基片，使得所述第一絕緣膜被暴露。
根據(jù)本發(fā)明，通過在形成該電容器之后除去該支承基片并且通過提供第一和第二互連層部分使得第一和第二互連部分延伸到該疊層結(jié)構(gòu)的同一側(cè)面上，可以構(gòu)造一個極薄的電容器。請注意，與第一和第二互連部分在第一和第二相互面對的方向從第一和第二電極膜延伸的情況相比，在本發(fā)明中該電容器的總厚度被大大地減小。通過表面安裝技術(shù)并且使用形成在該半導(dǎo)體芯片和安裝有半導(dǎo)體芯片的基片之間的小間距和間隙，可以容易地把薄的電容器安裝在半導(dǎo)體芯片上。只要電容器的面積為2mm2或更小，在處理該電容器的過程中不會出現(xiàn)造成該電容器損壞的實際問題。應(yīng)當(dāng)指出，即使在該基片被蝕刻之后，本發(fā)明的電容器可以成功地避免被損壞，通過提供該樹脂支承層，使得該樹脂支承層在第一側(cè)面上支承上述疊層結(jié)構(gòu)。
本發(fā)明的其他目的和特點從下文結(jié)合附圖的詳細(xì)描述中將變得更加清楚。


圖1A和1B為示出具有插入型耦合電容器的常規(guī)半導(dǎo)體器件的示意圖；圖2A-2D為示出以形成插入型耦合電容器的一部分處理的示意圖；圖3為示出根據(jù)本發(fā)明第一實施例的探針板的結(jié)構(gòu)的示意圖；圖4為示出通過使用圖3的探針板對半導(dǎo)體芯片進行測試的示意圖；圖5為示出在用于圖3和4的結(jié)構(gòu)中的耦合電容器的結(jié)構(gòu)的示意圖；圖6A-6G為示出制造方法圖5的電容器的處理的示意圖；圖7A-7C為示出第一實施例的探針板的制造處理的示意圖；圖8為根據(jù)圖7A-7C的處理的流程圖；圖9為根據(jù)本發(fā)明第二實施例的探針板的結(jié)構(gòu)的示意圖；圖10為示出圖9的一部分的示意圖；圖11為示出圖9的探針板的一種變型的示意圖；圖12為示出根據(jù)本發(fā)明第三實施例的半導(dǎo)體器件的示意圖；圖13為示出圖12的一部分的示意圖；圖14為示出在圖13的結(jié)構(gòu)中的半導(dǎo)體芯片上安裝電容器的處理的示意圖；圖15A和15B為示出圖13中所示的電容器的制造處理的示意圖；以及圖16為示出根據(jù)本發(fā)明第四實施例的半導(dǎo)體器件的結(jié)構(gòu)的示意圖。
具體實施例方式
圖3示出根據(jù)本發(fā)明第一實施例據(jù)的探針板10的基本結(jié)構(gòu)。
參見圖3，探針板10由核心層12所形成并且包括形成在核心層12上的疊加互連層14，其中疊加互連層14包括多個互連圖案。另外，探針16形成在疊加互連層14的上表面上。
應(yīng)當(dāng)指出，該探針板10進一步包括提供在該疊加互連層14內(nèi)部的薄膜電容器20。另外該探針板10具有一個特征，其中在該疊加互連層14內(nèi)部的互連圖案構(gòu)成一個多層互連結(jié)構(gòu)。從而，該多層互連結(jié)構(gòu)包括在探針16附近的內(nèi)部通孔接頭，并且該薄膜電容器20被嵌入在構(gòu)成該疊加互連層14的樹脂絕緣層中。
圖4示出通過使用圖3的探針板10進行半導(dǎo)體芯片30的測試的一個例子的截面視圖。
參見圖4，要被測試的半導(dǎo)體芯片30形成一個晶片并且由晶片夾頭40所夾持。從而，探針板10一個接一個地對如此形成在該晶片上的半導(dǎo)體芯片30進行測試。半導(dǎo)體芯片30中，探針16與形成在該半導(dǎo)體芯片上的相應(yīng)電極焊盤30接觸，并且通過把電能和測試信號從一個測試器(未示出)通過探針16施加在該半導(dǎo)體芯片30上而進行測試。該測試器進一步檢測從該半導(dǎo)體芯片30通過探針板10返回的電信號，其中該電信號被從該半導(dǎo)體晶片30提供到探針板10并且還通過探針16。
在所示的例子中，核心層12由4個玻璃環(huán)氧樹脂層的疊層所形成，并且包括填充有環(huán)氧樹脂的通孔13。另外，包括疊加層14的一對疊加互連層被分別提供在核心層12的第一側(cè)面和第二側(cè)面。
參見圖4，該疊加層14包括分別攜帶一個互連層圖案的四個樹脂層的疊層，并且在該疊加層14中形成多層互連結(jié)構(gòu)，其中該疊加層14的每個樹脂層具有大約45μm的厚度。另外，可以看出具有大約30μm的厚度的薄膜電容器20被在嵌入在位于從疊加層14的上表面往下數(shù)的第三和第四互連層之間的一個樹脂層中。從而，薄膜電容器20的接地端和電源端被分別連接到地線17和電源線18。
盡管所示例子的探針板10僅僅當(dāng)包括一個薄膜電容器20，但是本發(fā)明不限于這種具體結(jié)構(gòu)，并且可以提供連接到不同的電源線的多個薄膜電容器20，特別是在探針板10被設(shè)置為測試使用多個不同的電源電壓的半導(dǎo)體芯片10的情況中。
在圖4的探針板10中，探針板16被連接到暴露于疊加互連層14的最上層的電極上，其中每個探針16具有一個扭曲和彎曲的抽頭端，使得探針16在于電極焊盤32的主表面相垂直的方向上與要被測試的半導(dǎo)體芯片30的探針焊盤32相接觸。因此，在測試半導(dǎo)體芯片30時，探針16與半導(dǎo)體芯片30的相應(yīng)電極焊盤32相接觸。
圖5為示出用于使本發(fā)明的探針板10的薄膜電容器20的結(jié)構(gòu)。如上文所述，本發(fā)明的薄膜電容器20作為一個去耦合電容器，用于在高速半導(dǎo)體芯片20的測試過程中消除高頻噪聲。
如圖5中所示，電容器20形成在硅基片22上并且具有BaSrTiO3等等這樣高K材料所形成的絕緣膜24被夾在硅基片22的下電極層23和上電極層25之間的結(jié)構(gòu)。一般來說，電極23和25由Pt所形成，并且在形成電容器之后硅基片22在其底部表面22a受到拋光處理。包括硅基片22和端電極27和28的薄膜電容器的總厚度為30μm或更小，其中該端電極27和28分別連接到下電極23和上電極25。應(yīng)當(dāng)指出，端電極27和28延伸到電容器20的上側(cè)并且形成在相同高度上對齊的平坦接觸表面。因此，該電容器20具有適用于通過使用表面安裝技術(shù)安裝的結(jié)構(gòu)。
圖6A-6G示出薄膜電容器20的制造處理。
參見圖6A，電容器20形成在硅基片22之上，如上文所述，其中硅基片22作為一個支承基片，其在形成薄膜電容器20的過程中支承該疊加電容器結(jié)構(gòu)。通過使用用于這樣一個支承基片的硅基片22，通過拋光硅基片22的下表面22a容易地實現(xiàn)電容器20的減薄。應(yīng)當(dāng)指出，即使當(dāng)硅薄膜的厚度減少到大約20μm也不容易破裂。
另外，如圖6B-6G中所示，連續(xù)地在該硅基片22上形成高K絕緣層24和上電極層25，其中硅基片22具有0.3毫米的厚度并處于熱氧化膜(未示出)之上。
首先，在圖6B的步驟中，通過進行TiO2(0.05μm)/Pt(0.1μm)的濺射處理，下電極層23形成在這樣的硅基片22上。接著，在圖6C的步驟中，(Ba，Sr)TiO3(在下文中被稱為BST)被淀積在其上，以通過濺射處理形成高K介電膜24。另外，通過用Pt進行濺射處理，上電極層25形成在高K介電膜24之上，具有0.1μm的厚度。
另外，用于本發(fā)明的薄膜電容器20的高K介電膜24不限于BST，但是包含Sr、Ba、Pb、Sn、Zr、Bi、Ta、Ti、Mg、Nb等等之一的任何復(fù)雜氧化物可以用于同樣的目的。對于疊加物，除了上文所述的BST之外，高K介電膜24可以由任何Pb(Zr，Ti)O3、Pb(Mg，Nb)O3、SrBi2Ta2O9、Ta2O5等等所形成。
另外，電極層23和25不限于Pt，而且包含至少Au、Cu、Pb、Ru、Ir和Cr之一的金屬膜或Ru或Ir的金屬氧化物可以用于相同的目的。
接著，在圖6E的步驟中，上電極層25和介電膜24被構(gòu)圖以形成一個接觸孔，并且通過進行Ar離子銑削(ion milling)處理，上述層面23-25被進一步構(gòu)圖以形成電容器20的芯片。
接著，在圖6F的步驟中，聚酰亞胺層26形成在圖6E的步驟中所包含的結(jié)構(gòu)上，使得聚酰亞胺層26具有分別暴露上電極25和下電極23的接觸孔。另外，Cr膜、Cu膜和Au膜被連續(xù)地淀積在圖6F的結(jié)構(gòu)上，分別具有0.05微米、1微米和10微米的厚度，結(jié)果端電極27和28分別形成與上電極25和下電極23電連接，如圖6G所示。
然后，硅基片22的下表面22a受到拋光處理，連接點包括硅基片22和端電極27和28的電容器20的厚度被減小為30μm。
因此，通過使用如此形成的薄膜電容器20，完成該探針板10。
更加具體來說，圖3和圖4的探針板10是通過把電容器20的電極端27和28與位于如圖4中所示的疊加互連層14中的地線17和電源線18電連接。
接著，將參照在疊加互連層1中嵌入薄膜電容器20的步驟詳細(xì)描述用于制造探針板10的疊加互連層14的處理方法。
圖7A-7C示出在疊加互連層14中嵌入薄膜電容器20的處理方法，并且圖8示出說明圖7A-7C的處理流程圖。應(yīng)當(dāng)指出，在疊加互連層14中的多層互連結(jié)構(gòu)通過重復(fù)圖8的步驟S2-S7而形成。
參見圖8，通過在圖7A的步驟中使用粘合劑，在核心層12或已經(jīng)形成的疊加互連層14的絕緣層14-1上的所需位置上焊接電容器20的芯片。在此，應(yīng)當(dāng)指出，通過進行銅膜的電鍍處理，互連圖案14-1a已經(jīng)形成在絕緣層14-1上。
接著，在圖8的步驟S2中，半凝固狀態(tài)的環(huán)氧樹脂膜被疊加在核心層12上，或疊加在已經(jīng)形成的疊加互連層14的絕緣層14-1上。結(jié)果，形成如圖7B中所示的絕緣樹脂層14-2，使得樹脂層14-2覆蓋薄膜電容器20。
接著，在步驟S3，通過施加如圖7B的中所示的二氧化碳激光器的激光束，通孔14-2b形成在上述樹脂層14-2中，其中步驟S3還包括通過分別對應(yīng)于地線17和電源線18在樹脂層14-2中形成通孔17b和18b的步驟。
接著，在步驟S4，通過非電鍍處理，薄的Cu種子層(未示出)形成在樹脂層14-2的表面上。為了提高粘合性，最好再進行非電鍍處理之前，對樹脂層14-2的表面進行打磨處理。
接著，在步驟S5，一個光刻膠膜被提供在圖7B的結(jié)構(gòu)上，10的在光刻膠膜厚均勻地覆蓋樹脂層14-2，隨后進行構(gòu)圖處理，以形成對應(yīng)于互連圖案和通孔17b和18b的光刻膠開口。
接著，在圖8的步驟S6中，進行銅的電鍍處理，并且使用光刻膠圖案作為掩膜，使得銅層填充如此形成的光刻膠開口，并且在光刻膠開口處形成銅圖案14-2a和銅插塞14-2c，其中如此形成的銅插塞包括地線接觸插塞17和電源線導(dǎo)電插塞18，如圖7C中所示。應(yīng)當(dāng)指出，圖7C示出光刻膠膜被除去的狀態(tài)。
接著，在步驟S7，通過使用銅圖案14-2c和銅插塞17和18作為自對齊掩膜，對以前形成的種子層進行構(gòu)圖。
另外，通過重復(fù)步驟S2-S7，容易獲得其中包含嵌入的薄膜電容器芯片20的疊加互連層14。
另外，探針16形成在對應(yīng)于內(nèi)部通孔接頭14-2c的疊加互連層14的最上層上或在其附近，并且獲得圖4的結(jié)構(gòu)。
應(yīng)當(dāng)指出，與電容器安裝在探針板基片的后側(cè)的常規(guī)結(jié)構(gòu)相比，上述探針板10把探針16和耦合電容器20之間的電感減小1/5-1/10的因子。結(jié)果，即使在半導(dǎo)體芯片以1GHz或更高的時鐘速率工作時半導(dǎo)體芯片的高速測試過程中，可以有效地抑制電源線噪聲，并且是測試精度大大地提高。
應(yīng)當(dāng)指出，形成內(nèi)部通孔14-2c的處理不限于上文所述。例如，內(nèi)部通孔14-2c還可以通過同時的疊加處理而形成。另外，在本實施例的探針板10中所用的薄膜電容器20不限于參照圖5所述的電容器，其中端電極27和28被提供在電容器芯片的同一側(cè)面上。因此，也可以使用該電容器芯片的相對側(cè)上具有端電極的電容器。在這種情況中，導(dǎo)電銅圖案被形成在安裝有電容器的表面上，并且電容器的安裝還可以通過使用導(dǎo)電粘合劑而進行。
(第二實施例)接著，將描述根據(jù)本發(fā)明第二實施例的探針板。
本實施例的探針板具有一種結(jié)構(gòu)，其中第二互連板被安裝在第一互連板上，并且該探針板被提供在第二互連板上。
由于存在與攜帶該探針的第二互連板相分離的第一互連板，因此對于第一互連板的材料或尺寸方面沒有限制或限制較少。
因此，可以使用低精度的相對較低成本的基片，例如用于第一互連板的玻璃環(huán)氧樹脂疊層基片。另外，第一基片具有幾個毫米的較大厚度，而對測試的精度沒有影響。
當(dāng)然，可以利用與第二互連板所用的材料相同的材料來形成第一互連板，可以有效地消除由于第一和第二互連板之間的熱膨脹系數(shù)之差所造成的第二基片的翹曲問題。
對于上述第二互連板，最好使用具有內(nèi)部接觸孔結(jié)構(gòu)的基片，其中一個互連層與參照第一實施例所述的內(nèi)部通孔接頭一同提供。通過使用這種內(nèi)部通孔結(jié)構(gòu)，可以在第二互連板上的探針和形成于第一互連板上的電極之間構(gòu)造一個復(fù)雜的互連電路。第二互連板最好具有1毫米或更小的厚度。
通過使用這種第二互連板以及安裝在其后側(cè)(與提供探針的一側(cè)相對的側(cè)面)的去耦合電容器，當(dāng)以1GHz或更大的時鐘頻率測試半導(dǎo)體芯片時，可以非常有效地消除在電源線中所構(gòu)成的高頻噪聲。應(yīng)當(dāng)指出，具有1毫米的厚度并且其中包含通孔接頭的第二互連板可以通過一個疊加處理或者另外通過一個同時的加壓處理而形成，其中通過使用導(dǎo)電粘合劑疊壓分離形成的互連層。
當(dāng)測試在一個晶片上形成的多個半導(dǎo)體芯片時，對于每個邊緣需要使用具有50-100mm的尺寸以及對于第二互連板具有1毫米或更小的厚度的基片。在使用這種大尺寸基片用于第二互連板的情況中，盡可能地減小第二互連板和要被測試的半導(dǎo)體芯片之間的熱膨脹系數(shù)值差是重要的，最好為大約2ppm/℃或更小。
因此，需要為在特定的晶片上形成的半導(dǎo)體芯片特殊設(shè)計的探針板。在測試形成用于硅基片上具有大約4ppm/℃的熱膨脹系數(shù)的半導(dǎo)體芯片的情況中，需要使探針板的第二互連板具有大約4±2ppm/℃的熱膨脹系數(shù)。
具有這種低熱膨脹系數(shù)的第二互連板例如可以通過把互連層提供在樹脂浸潤的碳纖維基片的核心層上或在一個具有貫穿互連體的鎳鐵合金基片(invar substrate)上。當(dāng)使用用于第二互連板的樹脂浸潤碳纖維材料時，可以使用通過把例如環(huán)氧樹脂這樣的一種樹脂浸潤到碳纖維結(jié)構(gòu)中，并且固化該浸潤樹脂而制造的材料。在使用鎳鐵合金基片的情況中，使用平板形式的64％Fe-36％Ni的鎳鐵合金。
在本實施例的探針板中，應(yīng)當(dāng)注意在第一互連板和第二互連板之間存在有間隙或間隔，因此，通過使用該間隔，在前一個實施例中參照圖5所述的去耦合電容器可以安裝在第二互連板的后表面上另外，還可以在第二互連板的后表面上并且使用上述間隔提供例如電感器和電阻器這樣的其它無源元件。另外，通過使用該間隔，可以把BOST(外置自測試)芯片安裝在第二互連板的后表面上。應(yīng)當(dāng)指出，BOST芯片是一個其中包含一部分測試電路的LSI，其中通常以BIST(疊加自測試)芯片的形式提供在一個測試LSI中。
在測試形成于一個晶片上的多個半導(dǎo)體芯片的情況中，需要使所有的多個探針可靠地同時與在該半導(dǎo)體芯片上的各相應(yīng)電極相接觸。因此，在第二互連板上的探針端部具有相同的高度。
當(dāng)在第一互連板和第二互連板之間存在不同的熱膨脹系數(shù)時，不可避免地在第二互連板中造成翹曲，并且探針板端部不再對齊于一個平坦平面上。從而，不再能夠獲得探針的可靠接觸。
為了避免該問題，因此，需要消除由于第二互連板和第一互連板之間的熱膨脹系數(shù)之差所造成的第二互連板的翹曲。
從這一觀點來看，由于核心層的較大彎曲彈性模量以及對抗該彎曲的較高阻力，把樹脂浸潤的碳纖維基片或者形成有貫穿的互連體用于第二互連板的核心層是有利的。
另外，應(yīng)當(dāng)指出由于熱應(yīng)力所造成的第二互連板的彎曲可以通過利用針柵陣列(pin grid array)把第二互連板連接到第一互連板而最小化。在這樣一個結(jié)構(gòu)中，由于第一互連板和第二互連板之間的熱膨脹系數(shù)差所造成的熱應(yīng)力被針柵陣列成功地吸收。并且這種結(jié)構(gòu)使得引腳與相應(yīng)的電極焊接，考慮到通過這種可拆卸的連接中所存在的間隔和進一步減小在第二互連板中的熱應(yīng)力的可能性，可拆卸連接結(jié)構(gòu)的使用更加有利。
應(yīng)當(dāng)指出，使用可拆卸連接結(jié)構(gòu)用于把第二互連板連接到第一互連板提供附加的優(yōu)點在于通過僅僅把第二互連板替換為具有略有不同的互連圖案的另一個互連板，可以對具有在電極焊盤的排列上略有不同的半導(dǎo)體芯片進行測試。因此，本實施例的探針板可以用于測試各種不同的半導(dǎo)體芯片。
另一方面，在要被測試的半導(dǎo)體芯片與以前測試的半導(dǎo)體芯片相比具有大不相同的結(jié)構(gòu)的情況中，需要設(shè)計該探針板，使得該探針板可以攜帶可替換的引腳電子元件。因此，通過可拆卸連接結(jié)構(gòu)在遠(yuǎn)離第二探針板的第一探針板的側(cè)面上提供可替換的引腳電子元件，本實施例的探針板實現(xiàn)這樣的結(jié)構(gòu)。
與該特征相關(guān)，應(yīng)當(dāng)指出日本專利公告2001-102418公開一種可拆卸引腳電子元件。但是，在該現(xiàn)有的結(jié)構(gòu)中使用包含一個裸露芯片的引腳電子模塊，并且在其兩側(cè)上具有連接端。另外，該現(xiàn)有的引腳電子模塊在其橫向側(cè)面上攜帶冷卻套管。因此，這種結(jié)構(gòu)需要極高水平的安裝技術(shù)，不容易通過使用市場上可獲得的元件來實現(xiàn)。另外，裸露芯片不容易在市場上購買。
本實施例的探針板使用可以在市場上獲得的封裝元件所形成的普通模塊結(jié)構(gòu)，其采用該封裝元件安裝在一個基片上的形式。另外，通過使用FPGA(場可編程門陣列)用于例如比較器這樣的邏輯操作單元，其必須根據(jù)半導(dǎo)體芯片的模塊和類型而改變，因此不再需要生產(chǎn)專門為特定的半導(dǎo)體芯片設(shè)計的特定測試芯片。通過使用FPGA，通過僅僅改變邏輯結(jié)構(gòu)，探針板可以用于各種不同的半導(dǎo)體芯片。
根據(jù)本發(fā)明的測試方法，如上文所述，通過在與提供探針的探針板的側(cè)面相反地后側(cè)上提供去耦合電容器，可以減小當(dāng)以例如1GHz或更高的超高速時鐘速率測試超高速半導(dǎo)體芯片時所形成的電源線噪聲。
在這樣一種結(jié)構(gòu)中，通過把探針和去耦合電容器之間的阻抗設(shè)置為盡可能地小而獲得更好的測試結(jié)果不總是正確的。并且該測試本身可以成功地在該阻抗被理想地最小化的理想條件下進行，在實際封裝中所用的半導(dǎo)體芯片在一定程度上受到電源噪聲的影響，并且由探針板所進行的半導(dǎo)體芯片的測試可以在實際條件下保證半導(dǎo)體芯片的操作，其中電源噪聲不被完全消除。
在測試用于在芯片和去耦合電容器之間具有阻抗Zp的半導(dǎo)體封裝中的半導(dǎo)體芯片的情況中，通常希望把探針板上的探針和去耦合電容器之間的阻抗設(shè)置為等于上述阻抗值Zp。從實際的觀點來看，最好該探針板具有分別位于探針板基片的相對側(cè)上的探針和去耦合電容器之間的阻抗，在該半導(dǎo)體芯片被以半導(dǎo)體封裝的形式組裝的狀態(tài)下，使得該阻抗處于要被測試的半導(dǎo)體芯片和去耦合電容器之間的阻抗的-50％至+100％的范圍內(nèi)。
半導(dǎo)體芯片的測試可以在該半導(dǎo)體芯片被從一個晶片上分離之前或之后執(zhí)行。
圖9示出根據(jù)本發(fā)明第二實施例的探針板110的一個例子。
參見圖9，在該晶片被晶片夾頭111支承并且包括由具有7毫米的厚度的玻璃環(huán)氧樹脂多層互連基片所形成的第一互連板113的狀態(tài)中，探針板110被用于測試在一個晶片上的半導(dǎo)體芯片的電子特性，并且通過把針柵陣列117焊接在第一互連板113上，安裝在具有針柵陣列117的第二互連板114被安裝在第一互連板113上。
另外，可以看出第二互連板114在其上表面上攜帶探針115以及在其下表面上攜帶去耦合電容器。
圖10詳細(xì)示出圖9的第二互連板114。
參見圖10，可以看出在此形成兩個疊加互連層20，每個互連層在核心層18的兩側(cè)上具有四層結(jié)構(gòu)，其中該核心層18具有0.6mm的厚度，并且該探針板110具有1mm的總厚度。在所示的例子中，每個探針板110的每個邊緣具有40mm的尺寸。
該核心層18包括具有0.5mm的厚度的碳樹脂復(fù)合板119，并且通過把環(huán)氧樹脂滲透到碳纖維結(jié)構(gòu)中而形成，并且具有一種結(jié)構(gòu)，其中環(huán)氧樹脂膜被疊加在這樣的碳樹脂復(fù)合板119的兩側(cè)上。
由于構(gòu)成碳樹脂復(fù)合板119的碳纖維是一種導(dǎo)電材料，其中通過在該碳樹脂復(fù)合板119中鉆通孔的處理步驟，形成具有通孔互連結(jié)構(gòu)的核心層18，把該環(huán)氧樹脂膜疊加在該碳樹脂復(fù)合板119的兩側(cè)上，通過對該環(huán)氧樹脂加熱熔化，用該環(huán)氧樹脂填充被鉆出的通孔，并且在填充以前形成的通孔的環(huán)氧樹脂中鉆更小的通孔。在此之后，通過用金屬膜鍍該通孔的內(nèi)表面而執(zhí)行類似于形成一個玻璃環(huán)氧樹脂核心層的處理。
對于形成在核心層118上的疊加互連層120，應(yīng)當(dāng)指出每個疊加互連層120包括形成有25μm的線-空隙間距的多層互連結(jié)構(gòu)。從而，在該疊加互連層120中形成一部分多層互連結(jié)構(gòu)的互連層通過使用一個內(nèi)部通孔接頭相互連接。
在所示的例子中，核心層18具有1ppm/℃的熱膨脹系數(shù)，并且第二互連板114整體上具有4ppm/℃的熱膨脹系數(shù)。
如上文所述，第二互連板114上攜帶有探針115，其中該探針115通過焊接連接到形成于第二互連板114上的暴露電極。從而，每個探針115的末端被彎曲或扭曲，以便于在基本上與該半導(dǎo)體芯片的平面相垂直的方向上與要被測試的半導(dǎo)體芯片上的相應(yīng)電極焊盤相接觸。例如，該第二互連板114可以攜帶大量的探針115，從而能夠同時進行9個半導(dǎo)體芯片的測試。
應(yīng)當(dāng)指出，該第二互連板114的下表面在其外圍部分?jǐn)y帶形成該針柵陣列117的引腳，其中該針柵陣列117的每個引腳具有大約3mm的長度。另外，該第二互連板114還在其下表面上在位于形成該針柵陣列117的區(qū)域內(nèi)的內(nèi)部區(qū)域中攜帶該去耦合電容器116。該去耦合電容器116具有類似于參照圖5的以前實施例中所述的結(jié)構(gòu)，并且通過焊錫凸塊連接安裝在第二互連板114的下表面上。該電容器116例如在每個邊緣可以具有5mm的尺寸，并且具有0.3μF的電容量。另外，該電容器116可以具有20pH的內(nèi)部阻抗。
通過在第二互連板114的下表面上提供去耦合電容器116，與使用單個探針板基片并且在上述單個探針基片的下表面上提供去耦合電容器的情況相比，可以把該探針115和去耦合電容器之間的電感減小1/5-1/10的因子。結(jié)果，本發(fā)明能夠進行半導(dǎo)體芯片的測試，并且以1GHz或更大的時鐘速率操作該半導(dǎo)體芯片。從而，可以有效地抑制電源線噪聲的出現(xiàn)，并且可以高精度地進行測試。
圖11示出根據(jù)本實施例的另一個例子的另一個探針板，其中對應(yīng)于所述部分的那些部分以前由相同的參考標(biāo)號所表示，并且將省略對它們的描述，參見圖11，第二互連板114通過針柵陣列117安裝在第一互連板113上，類似于圖9的例子，只是圖11的針柵陣列117不被焊接在第一互連板113上，而是通過位于第一互連板113上的一個連接器127可拆卸地連接。
另外，應(yīng)當(dāng)指出，第一互連板113在其下表面上攜帶一個引腳電子模塊128，其中該引腳電子模塊128是由例如邏輯LSI、電源組件、無源元件等等這樣安裝在第一互連板113上的各種組件所形成的模塊。應(yīng)當(dāng)指出，該第一互連板113的下表面攜帶臺柵陣列(land grid array)電極，并且引腳電子模塊通過具有可移動的接觸引腳的彈簧引腳(pogopin)陣列129連接到該互連板113。從而該模塊128固定到該互連板113上。
根據(jù)本實施例的探針板，第一和第二互連板113和114的使用能夠消除或減小在材料和尺寸方面對不攜帶探針115的第一互連板113的限制，并且可以大大地減小該探針板的成本。另外，當(dāng)任何一個第一和第二互連板損壞時，僅僅通過更換該損壞的互連板可以容易地修理該探針板。從而可以減小維護成本。
另外，允許替換第二互連板114的結(jié)構(gòu)使得通過根據(jù)半導(dǎo)體芯片的類型和型號替換在該探針115上的第二互連板114，而能夠使該探針板用于測試各種不同的半導(dǎo)體芯片。
由于本實施例的探針板能夠提供與該探針115緊密相鄰的去耦合電容器116，因此該探針115和去耦合電容器116之間的電感被最小化，并且可以在該半導(dǎo)體芯片以超高速工作的狀態(tài)下測試該半導(dǎo)體芯片。
另外，通過把所測試的半導(dǎo)體芯片和去耦合電容器之間的阻抗設(shè)置為等于在實際半導(dǎo)體封裝中的該半導(dǎo)體芯片和去耦合電容器之間的阻抗，可以在該半導(dǎo)體芯片在實際產(chǎn)品中工作的狀態(tài)下進行測試。
另外，本發(fā)明的探針板能夠同時測試多個半導(dǎo)體芯片。另外，考慮到相同的探針板可以容易地用于各種不同類型或型號的半導(dǎo)體芯片這樣的事實，利用本實施例的探針板可以大大地減小測試成本。
(第三實施例)圖12示出根據(jù)本發(fā)明第三實施例的半導(dǎo)體器件210的結(jié)構(gòu)。
參見圖12，該半導(dǎo)體210由包括有源半導(dǎo)體元件的半導(dǎo)體芯片211和電連接到該半導(dǎo)體芯片211的電容器220所形成。
在所示的例子中，該半導(dǎo)體芯片211通過焊錫凸塊113安裝在一個封裝基片212上，其中該焊錫凸塊113連接到在該半導(dǎo)體芯片211上的各個相應(yīng)電極焊盤214，并且進一步連接到形成在該封裝基片212上的各個相應(yīng)電極焊盤215。因此，通過該焊錫凸塊113，在該半導(dǎo)體芯片211中的有源元件電連接到該封裝基片212。
在本實施例中，應(yīng)當(dāng)指出該電容器220具有這樣的厚度，使得該電容器220可以按照形成于半導(dǎo)體芯片211和封裝基片之間的間隔或間隙安裝在該半導(dǎo)體芯片211上，具有高度X1。
圖13詳細(xì)示出電容器220的結(jié)構(gòu)，應(yīng)當(dāng)指出圖13示出在該電容器220安裝在該半導(dǎo)體芯片211上的狀態(tài)中該電容器220的截面視圖。
參照圖13，該電容器220具有類似于以前參照圖5所述的結(jié)構(gòu)，并且包括被Cr/Au的下電極膜222和Au的上電極膜224所夾住的BST膜223，其中該下電極膜122形成在由聚酰亞胺樹脂所形成的下絕緣膜221上。
另外，在此形成一個穿過該上絕緣膜225、上電極224并且進一步穿過BST膜223的開口，以暴露下電極膜222，并且一個電極焊盤226被提供以從該下電極膜223延伸到位于該半導(dǎo)體芯片211的下表面上。從而，該電極焊盤226作為把下電極223電連接到半導(dǎo)體芯片211的互連圖案。
類似地，在該上絕緣膜225中提供一個開口，以暴露上電極224，并且提供一個電極焊盤227，以通過該開口電連接位于該半導(dǎo)體芯片211的下表面上的上電極224和電極焊盤211B。
如上文所述，焊盤226和227都具有Au/Cu疊層結(jié)構(gòu)，并且被形成為在該接觸表面上具有相同的高度。類似地，該電極焊盤211A和211B都具有Au/Ni/Cu疊層結(jié)構(gòu)，并且形成為在接觸表面上具有相同的高度。因此，當(dāng)電容器220被表面安裝在半導(dǎo)體芯片211上時，在該半導(dǎo)體芯片211上的電極焊盤211A和211B與電容器220的電極焊盤226和227可靠地接觸。
應(yīng)當(dāng)指出，該電極焊盤211A和211B之一是接地焊盤，因此該電容器220電插入在該半導(dǎo)體器件和接地平面之間。
由于本實施例的電容器220具有通過使用能夠減小膜厚的樹脂絕緣膜221和225夾住由下電極膜222、介電膜223和上電極膜224所形成的電容器部分，與把電容器部分提供在例如硅基片這樣的支承基片上的情況相比，該電容器220的總厚度可以被大大地減小。與在該電容器的相同側(cè)面提供電極焊盤226和227的結(jié)構(gòu)相關(guān)，并且進一步考慮到該介電膜223可以具有大約100nm的非常小的厚度，該電容器220的總厚度可以被進一步減小。
例如，該電容器220可以被形成為使得被定義為從該下絕緣膜221的下表面到上絕緣膜225的上表面的電容器220的厚度的總電容器厚度X3具有不超過10μm的數(shù)值。從而，該電極焊盤226和227被形成為使得超出該上絕緣膜225的凸起量X4不超過10μm，其中應(yīng)當(dāng)指出該凸起X4還包括在該半導(dǎo)體芯片211的下表面上的電極焊盤211A和211B的厚度。
因此，電容器220可以被形成為使得被定義為X3和X4之和的該半導(dǎo)體220的安裝高度X2不超過25μm。
考慮到該焊錫塊213的高度X1通常在70-80μm的范圍內(nèi)，通過表面安裝技術(shù)并且利用形成在該半導(dǎo)體芯片211和封裝基片212之間的間隔或間隙，該電容器220可以被成功地安裝在該半導(dǎo)體芯片210的下表面上。從而，該半導(dǎo)體芯片211和電容器220之間的距離被最小化，并且通過使用該電容器220作為一個去耦合電容器，有效地抑制高頻噪聲。另外，應(yīng)當(dāng)指出，該電容器220具有比用于插入物的電容器更加簡單的結(jié)構(gòu)，并且大大地改進電容器的成本和可靠性。
圖14示出在半導(dǎo)體芯片221上的電容器220的安裝處理。
參見圖14，該電容器220的電極焊盤226由嵌入在該樹脂絕緣膜225中具有1μm的長度的銅電極插塞226B和與銅電極插塞226B相連續(xù)的形成在該樹脂層225的上表面上具有10μm厚度的金電極焊盤226A所形成。
類似地，該電容器220的電極焊盤227由嵌入在該樹脂絕緣膜225中具有1μm長度的銅電極插塞227B和形成在該樹脂層225的上表面上與銅電極插塞227B相連續(xù)的具有10μm厚度的金電極焊盤227A所形成。
每個電極焊盤211A和211B具有三層疊層結(jié)構(gòu)，包括具有0.2μm厚的最上Au層、在該Au層之下的具有2μm厚度的中間Ni層、以及具有3μm厚的最下Cu層。
因此，當(dāng)把該電容器220安裝在該半導(dǎo)體芯片211上時，該Au電極焊盤226和227被分別壓在該電極焊盤211A和211B的Au層上，并且通過形成Au-Au超聲接合而相互焊接。
圖15A和15B為示出形成圖14的電容器220的處理的示意圖。
參見圖15A，包括層面221-225的疊層的電容器結(jié)構(gòu)被形成在一個硅基片230上，其中該硅基片230上攜帶Ti/Cu疊層結(jié)構(gòu)的粘合層230A。在該硅基片230上的電容器的形成按照與圖6A-6G相同的方式進行。
在獲得圖15A的結(jié)構(gòu)之后，本實施例通過進行濕法蝕刻處理而在圖15B的步驟中與該粘合層230A一同除去該硅基片230。
由于圖15B的步驟的結(jié)果，與通過圖6A-6G的處理形成電容器相比，電容器220的厚度被大大地減小。由于該樹脂層251具有幾微米的厚度，因此即使該電容器220中包括薄而脆的BST膜223，也可以穩(wěn)定地支承該電容器220。
(第四實施例)圖16示出根據(jù)本發(fā)明第四實施例的半導(dǎo)體器件210A的結(jié)構(gòu)，其中對應(yīng)于上文所述的部件的那些部件由相同的參考標(biāo)號所表示，并且將省略對它們的描述。
參見圖16，該半導(dǎo)體器件210A在一個引線框架252上攜帶類似于該半導(dǎo)體芯片211的一個半導(dǎo)體芯片211A，并且類似于圖12和13的情況，該電容器220被安裝在該半導(dǎo)體芯片211A上。
更加具體來說，該半導(dǎo)體芯片211A被支承在該引線框架252的臺部分252A上，并且被一個熔化的樹脂封裝253所密封。
該樹脂封裝253支承引線導(dǎo)體252B，并且該半導(dǎo)體芯片211A通過接合線251電連接到該引線導(dǎo)體252B。
在此，應(yīng)當(dāng)指出該接合線251的最大高度X5通常決定該模制封裝樹脂253的厚度，因此從該半導(dǎo)體芯片211A的上表面測量的該電容器220的高度X2不超過高度X5，其通常具有大約150μm的數(shù)值。
在本實施例的電容器220中，該高度X2可以被減小到10μm或更小。因此，通過使用本實施例的電容器220可以獲得如圖15中所示的結(jié)構(gòu)，而沒有任何困難。
應(yīng)當(dāng)指出，上和下樹脂絕緣膜221和225不限于聚酰亞胺，而且還可以使用各種其他樹脂，例如雙馬來酰亞胺三嗪樹脂(bismaleimidetriazine，BT)、聚四氟乙烯(PTFE)樹脂、苯環(huán)丁烯(BCB)樹脂、丙烯樹脂、己二烯酞酸脂樹脂等等。從而應(yīng)當(dāng)指出，其上生長有大約100nm的小厚度的高K介電膜的絕緣膜121具有平滑表面。因此，最好該絕緣膜121具有5nm或更小的粗糙度的表面。
另外，從處理的觀點來看，最好圖13的電容器220具有2mm×1mm的尺寸或者2mm2或更小的面積。
另外，本發(fā)明不限于上述實施例，而且可以做出各種變型和改變而不脫離本發(fā)明的范圍。
權(quán)利要求
1.一種用于測試半導(dǎo)體芯片的探針板，其中包括多個探針；具有多層互連結(jié)構(gòu)的疊加互連層，所述疊加互連層在其上表面上攜帶所述多個探針，與所述多層互連結(jié)構(gòu)電連接；以及嵌入在構(gòu)成所述疊加互連層的樹脂絕緣層中的電容器，其通過所述多層互連結(jié)構(gòu)與所述探針板之一電連接，所述多層互連結(jié)構(gòu)包括在所述探針附近的一個內(nèi)部通孔接頭。
2.根據(jù)權(quán)利要求1所述的探針板，其中所述電容器的厚度等于或小于所述樹脂絕緣層的厚度。
3.根據(jù)權(quán)利要求1所述的探針板，其中所述電容器形成在具有拋光的下表面的硅基片上，并且包括由上和下電極膜夾住一個介電膜的結(jié)構(gòu)，所述結(jié)構(gòu)形成在所述硅基片的上表面上。
4.根據(jù)權(quán)利要求1所述的探針板，其中所述電容器形成在所述疊加互連層上，并且在所述探針之一的正下方。
5.根據(jù)權(quán)利要求1所述的探針板，其中所述探針板中包括多個所述電容器，所述電容器連接到不同電源電壓的各個電源線。
6.根據(jù)權(quán)利要求1所述的探針板，其中所述電容器包括復(fù)雜氧化物的介電膜，其中包含選自Sr、Ba、Pb、Zr、Ta、Ti、Mg和Nb的至少一種金屬元素。
7.根據(jù)權(quán)利要求1所述的探針板，其中所述電容器包括夾住一個介電膜的上和下電極，所述第一和第二電極包括選自Pt、Au、Cu、Pb、Ru、Ru氧化物、Ir、Ir氧化物和Cr之一的一種金屬元素或金屬氧化物。
8.根據(jù)權(quán)利要求1所述的探針板，其中所述電容器具有30μm或更小的厚度，所述厚度包括形成有所述電容器支承基片的厚度和一個端電極的高度。
9.根據(jù)權(quán)利要求1所述的探針板，其中所述電容器具有形成在一個支承基片上的薄膜電容器，并且具有形成在所述支承基片上的疊層結(jié)構(gòu)，所述疊層結(jié)構(gòu)包括由上和下電極膜所夾住的介電膜。
10.一種通過使用探針板的半導(dǎo)體器件測試方法，所述探針板包括多個探針；具有多種互連結(jié)構(gòu)的疊加互連層，所述疊加互連層在其上表面上攜帶所述多個探針，與所述多層互連結(jié)構(gòu)電連接；以及嵌入在構(gòu)成所述疊加互連層的樹脂絕緣層中的電容器，其通過所述多層互連結(jié)構(gòu)與所述探針板之一電連接，所述多層互連結(jié)構(gòu)包括在所述探針附近的一個內(nèi)部通孔接頭，所述電容器被嵌入在構(gòu)成所述疊加層的一個樹脂絕緣層中，所述方法包括如下步驟使所述探針板與要被測試的半導(dǎo)體芯片相接觸，使得所述半導(dǎo)體芯片與所述探針板電連接；以及測試所述半導(dǎo)體芯片的電性能，所述方法進一步包括如下步驟，在所述探針板與所述半導(dǎo)體芯片相接觸之前，把所述探針和所述電容器之間的阻抗設(shè)置為基本上等于包含所述半導(dǎo)體芯片和電容器的半導(dǎo)體封裝的在所述半導(dǎo)體芯片和所述電容器之間的一部分的阻抗。
11.根據(jù)權(quán)利要求10所述的測試方法，其中所述測試在所述半導(dǎo)體芯片形成一個半導(dǎo)體晶片的狀態(tài)下進行。
12.一種用于測試半導(dǎo)體芯片的探針板，其中包括第一互連基片；第二互連基片，其安裝在所述第一互連基片上，使得一個間隙形成在所述第一互連基片和所述第二互連基片之間；提供在所述第二互連基片的遠(yuǎn)離所述第一互連基片的表面上的多個探針；以及提供在所述第二互連基片上的與所述第一互連基片相面對的表面上的去耦合電容器。
13.根據(jù)權(quán)利要求12所述的探針板，其中所述第一互連基片中包括一個包含內(nèi)部通孔接頭的互連結(jié)構(gòu)，所述第二互連基片具有1mm或更小的厚度。
14.根據(jù)權(quán)利要求12所述的探針板，其中所述去耦合電容器為形成在一個支承基片上的薄膜電容器，并且具有形成在所述支承基片上包括由上和下電極膜所夾住的疊層結(jié)構(gòu)。
15.一種用于測試半導(dǎo)體芯片的探針板，其中包括第一互連基片；第二互連基片，其安裝在所述第一互連基片上，使得一個間隙形成在所述第一互連基片和所述第二互連基片之間；以及提供在所述第二互連基片的遠(yuǎn)離所述第一互連基片的表面上的多個探針，所述第一互連基片和所述第二互連基片之間的熱膨脹系數(shù)之差為2ppm/℃或更小。
16.根據(jù)權(quán)利要求15所述的探針板，其中所述第二互連基片具有4±2ppm/℃的熱膨脹系數(shù)。
17.根據(jù)權(quán)利要求15所述的探針板，其中所述第二互連基片在其面對所述第一互連基片的表面上攜帶一個去耦合電容器。
18.根據(jù)權(quán)利要求15所述的探針板，其中所述第二互連基片包括形成在任何樹脂浸潤的碳纖維板和鎳鐵合金板的表面上。
19.根據(jù)權(quán)利要求15所述的探針板，其中所述第一互連基片和所述第二互連基片通過一個針柵陣列連接。
20.根據(jù)權(quán)利要求15所述的探針板，其中所述第一互連基片和所述第二互連基片之間可拆卸地連接。
21.根據(jù)權(quán)利要求15所述的探針板，其中所述第一互連基片在遠(yuǎn)離所述第二互連基片的表面上以可拆卸的方式攜帶一個引腳電子模塊。
22.一種通過使用探針板的半導(dǎo)體芯片測試方法，所述探針板包括第一互連板；第二互連板，其安裝在所述第一互連板上，使得一個間隙形成在所述第一互連板和所述第二互連板之間；提供在所述第二互連板的遠(yuǎn)離所述第一互連板的表面上的多個探針；以及提供在所述第二互連板上的與所述第一互連板相面對的表面上的去耦合電容器，所述方法包括如下步驟，在使所述探針板與所述半導(dǎo)體芯片相接觸之前，當(dāng)所述探針和所述電容器之間的阻抗設(shè)置為基本上等于其中包含半導(dǎo)體芯片和電容器的一個半導(dǎo)體封裝的在所述半導(dǎo)體芯片和所述電容器之間的一部分的阻抗。
23.根據(jù)權(quán)利要求22所述的測試方法，其中所述探針板具有在所述探針和所述去耦合電容器之間的阻抗，其被設(shè)置為在要被測試的半導(dǎo)體芯片和連接到在一個半導(dǎo)體器件產(chǎn)品中的所述半導(dǎo)體芯片的去耦合電容器之間的阻抗的-50％至+100％的范圍內(nèi)。
24.一種電容器，其中包括介電膜；形成在所述介電膜的第一主表面上的第一電極膜；形成在所述介電膜的第二主表面上的第二電極膜；從所述第一電極膜延伸到由所述介電膜和所述第一和第二電極膜所形成的疊層結(jié)構(gòu)的第一側(cè)面的第一互連部分；以及從所述第二電極膜延伸到所述第一側(cè)面的第二互連部分，形成在所述疊層結(jié)構(gòu)的第二側(cè)面上的樹脂層。
25.根據(jù)權(quán)利要求24所述的電容器，其中所述電容器在所述疊層結(jié)構(gòu)的所述第一側(cè)面上攜帶另一個樹脂層，所述第一互連部分和所述第二互連部分被暴露于所述另一個樹脂層的表面上。
26.根據(jù)權(quán)利要求24所述的電容器，其中所述電容器具有10μm或更小的總厚度，該總厚度被定義為從所述樹脂層的下表面到所述第一和第二互連部分的上表面的厚度。
27.根據(jù)權(quán)利要求24所述的電容器，其中所述第一和第二互連部分形成各個接頭，使得該接頭排列在一個基本上齊平的平面上。
28.根據(jù)權(quán)利要求24所述的電容器，其中所述樹脂層選自聚酰亞胺樹脂、環(huán)氧樹脂、雙馬來酰亞胺三嗪樹脂、聚四氟乙烯樹脂、苯環(huán)丁烯樹脂、丙烯樹脂和己二烯酞酸脂樹脂。
29.根據(jù)權(quán)利要求24所述的電容器，其中所述樹脂層具有5nm或更小的粗糙度的表面。
30.一種半導(dǎo)體器件，其中包括電容器；以及其上安裝有所述電容器的半導(dǎo)體芯片；所述電容器包括介電膜；形成在所述介電膜的第一主表面上的第一電極膜；形成在所述介電膜的第二主表面上的第二電極膜；從所述第一電極膜延伸到由所述介電膜和所述第一和第二電極膜所形成的疊層結(jié)構(gòu)的第一側(cè)面的第一互連部分；以及從所述第二電極膜延伸到所述第一側(cè)面的第二互連部分，形成在所述疊層結(jié)構(gòu)的第二側(cè)面上的樹脂層。
31.一種電容器的制造方法，其中包括如下步驟在一個基片上形成樹脂的第一絕緣膜；在所述第一絕緣膜上形成第一電極膜；在所述第一電極膜上形成一個介電膜；在所述介電膜上形成第二電極膜；以及通過蝕刻處理除去所述基片，使得所述第一絕緣膜被暴露。
全文摘要
一種探針板包括探針；具有多層互連結(jié)構(gòu)的疊加互連層，在其上表面上攜帶該探針，與所述多層互連結(jié)構(gòu)電連接；以及位于該疊加互連層上通過多層互連結(jié)構(gòu)與該探針板之一電連接的電容器，其中該多層互連結(jié)構(gòu)包括在該探針附近的一個內(nèi)部通孔接頭，并且該電容器被嵌入在構(gòu)成該疊加層的樹脂絕緣層中。
文檔編號G01R31/28GK1477691SQ0313311
公開日2004年2月25日 申請日期2003年7月23日 優(yōu)先權(quán)日2002年7月23日
發(fā)明者山岸康男, 鹽賀健司, 約翰·D.·班尼基, 栗原和明, D. 班尼基, 司, 明 申請人:富士通株式會社