專利名稱：用于表征電路板測試覆蓋率的方法和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及用于表征電路板測試覆蓋率的方法和設(shè)備。
背景技術(shù)：
過去，由特定測試組合提供的“電路板測試覆蓋率”經(jīng)常按照“器件覆蓋率”和“短路覆蓋率”來測量。器件覆蓋率被測量為接受測試(working test)的電路板器件的百分比。短路覆蓋率被測量為可以訪問的電路板節(jié)點的百分比。
上述電路板測試覆蓋率模型是在測試設(shè)備具有到電路板全部節(jié)點的訪問(即，到電路板的大多數(shù)節(jié)點(一般是95-100％)的訪問)時發(fā)展起來的。電路板密度也較小，復(fù)雜性較低，而且由于它們工作頻率較低，有略多的容錯性(forgiving)。在這樣的環(huán)境中，上述模型是可以接受的。
經(jīng)過最近十年，電路板已經(jīng)向受限制訪問的方向變化了。事實上，可以預(yù)料的是，可訪問少于其20％的節(jié)點的電路板將很快變得普遍起來。一些引發(fā)訪問限制的因素包括●逐漸增加的電路板密度(器件/平方厘米逐漸增加)●電路板版圖中精細(xì)的線路和空間幾何結(jié)構(gòu)(即，更小的探測目標(biāo))●間距密度逐漸增加的柵狀陣列器件●需要精確版圖而不提供探測目標(biāo)的高頻信號●比任何測試設(shè)備上可以使用的最大數(shù)目大幾倍的電路板節(jié)點數(shù)目上述變化已經(jīng)使得對電路板測試覆蓋率“舊”模型的應(yīng)用變得至少困難了，并且在很多情形下沒有意義。
電路板測試覆蓋率“舊”模型的有效性也受到新的以及完全不同的測試方法(例如，自動光學(xué)檢測(AOI，Automated Optical Inspection)和自動X射線檢測(AXI，Automated X-ray Inspection))的出現(xiàn)的影響。很多新的測試方法非常擅長于對特定缺陷的測試，但是卻在它們所能測試的缺陷數(shù)目方面受到限制。因此，越來越常見的是，認(rèn)為接受測試的器件是被充分測試的器件的假設(shè)變得錯誤了。結(jié)果是，電路板常常進(jìn)行不同的測試過程，這些測試過程組合起來定義了用于特定電路板的“測試組合”(testsuit)。
由表征電路板測試覆蓋率的上述情況，需要新的用于表征電路板測試覆蓋率的方法和設(shè)備。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個示例性的實施例，用于表征電路板測試覆蓋率的方法從列舉電路板潛在的缺陷性質(zhì)開始，而不考慮這些潛在的缺陷性質(zhì)可能如何被測試。對于每一所列舉的潛在的缺陷性質(zhì)，產(chǎn)生一個性質(zhì)分?jǐn)?shù)。每個性質(zhì)分?jǐn)?shù)指示了測試組合是否對潛在的缺陷性質(zhì)進(jìn)行測試。然后，性質(zhì)分?jǐn)?shù)被組合來表征測試組合的電路板測試覆蓋率。


在附圖中圖示說明了本發(fā)明示意性的和當(dāng)前優(yōu)選的實施例，其中圖1圖示了用于表征電路板測試覆蓋率的方法；圖2圖示了缺陷域，以及覆蓋該缺陷域的測試設(shè)備的維恩圖；圖3圖示了基于臨近的短路模型的應(yīng)用；圖4圖示了元件性質(zhì)分?jǐn)?shù)示例性的組合；圖5圖示了為用戶顯示電路板測試覆蓋率的示例性的方式；圖6圖示了用于比較兩個測試組合的電路板測試覆蓋率的方法；圖7圖示了任意的電阻器相對于測試技術(shù)的最大理論元件PCOLA分?jǐn)?shù)；圖8圖示了任意的數(shù)字器件相對于測試技術(shù)的最大元件PCOLA理論分?jǐn)?shù)；圖9-11圖示了用于表征電路板測試覆蓋率的設(shè)備的各種實施例。
具體實施例方式
定義在描述用于表征電路板測試覆蓋率的方法和裝置之前，給出一些定義。
“電路板測試覆蓋率”(或者簡單稱“覆蓋率”)是對測試組合的質(zhì)量的指示。
“缺陷性質(zhì)”是任何不可接受地偏離標(biāo)準(zhǔn)的性質(zhì)。缺陷性質(zhì)包括，但不限于如下●開路的焊點●焊料不夠、過多或形狀不規(guī)整的焊點(可能有或沒有電表現(xiàn))●由過多的焊料、彎曲的管腳或器件位置不正造成的短路●壞死的器件(例如，被靜電放電毀壞的集成電路，或破損的電阻器)●不正確放置的元件●丟失的元件●被旋轉(zhuǎn)180度的極化元件●沒有對齊的元件(一般是橫向位移)通過執(zhí)行“測試”，電路板可以被測試以找到潛在的缺陷性質(zhì)。如在這里所定義的那樣，測試是任意復(fù)雜的試驗，如果元件(或元件集合)和它們相關(guān)聯(lián)的連接的被測試性質(zhì)都是可以接受的，那么測試將能通過。如果任何被測試的性質(zhì)是不可接受的，測試可能失敗。簡單的測試可能測量單個電阻的值。復(fù)雜的測試可能測試很多元件之間數(shù)以千記的連接?！皽y試組合”是一個測試或多個測試的組合，它們的集合被設(shè)計來充分地測試電路板，以使電路板可以在現(xiàn)場中完成它預(yù)定的功能。用于表征電路板測試覆蓋率的方法過去，測試工程師一般會問道“測試失敗時意味著什么？”但是，這個問題常常由于與不曾預(yù)料的缺陷的相互作用，或者甚至是測試本身的魯棒性而變得模糊。例如，使用在線(In-Circuit)測試對簡單的數(shù)字器件進(jìn)行測試時，測試可能由于很多原因而失敗，這包括●這是錯誤的器件；●在一個或多個管腳上有開路的焊點；●器件壞死；或者●上游的器件因缺陷而被不適當(dāng)?shù)亟龟P(guān)于表征電路板測試覆蓋率，詢問“測試通過時意味著什么？”顯得更有意義。例如，如果通過了簡單的電阻測量，則可以知道的是電阻存在，正發(fā)揮功能，位于正確的阻值區(qū)間，并且具有既非開路又非短路的連接。
圖1圖示了用于表征電路板測試覆蓋率的方法100。方法100開始于對電路板潛在的缺陷性質(zhì)的列舉102，而不考慮這些潛在的缺陷性質(zhì)可能怎樣被測試。對于每個所列舉的潛在的缺陷性質(zhì)，產(chǎn)生一個性質(zhì)分?jǐn)?shù)104。每一個性質(zhì)分?jǐn)?shù)指示測試組合是否對潛在的缺陷性質(zhì)進(jìn)行測定。然后，性質(zhì)分?jǐn)?shù)被組合來表征測試組合的電路板測試覆蓋率106。
潛在的缺陷性質(zhì)通過對電路板描述信息的解析，可以列舉電路板潛在的缺陷性質(zhì)，這些信息包括但不限于拓?fù)鋽?shù)據(jù)(包括XY位置數(shù)據(jù))、網(wǎng)表(netlist)、材料清單和/或計算機輔助設(shè)計(CAD)數(shù)據(jù)。
電路板潛在的幾個缺陷性質(zhì)共同構(gòu)成了“缺陷域”。圖2圖示了這樣的缺陷域200，以及覆蓋缺陷域200的多個測試設(shè)備(測試設(shè)備A、測試設(shè)備B和測試設(shè)備C)的維恩圖(VENN diagram)。盡管圖2圖示了測試設(shè)備的維恩圖，但構(gòu)成缺陷域200的潛在的缺陷性質(zhì)可以(一般地應(yīng)該)被列舉，而不用考慮潛在的缺陷性質(zhì)可能怎樣被測試。
對于電路板，存在很多可以被列舉的潛在的缺陷性質(zhì)。在圖1方法的一個實施例中，潛在的缺陷性質(zhì)被分組為“元件性質(zhì)”和“連接性質(zhì)”。這兩組中的性質(zhì)被認(rèn)為占到了電路板潛在的缺陷性質(zhì)的90％以上。
元件和連接的性質(zhì)還可以再細(xì)分為“基礎(chǔ)性質(zhì)”(fundamemalproperty)和“質(zhì)量性質(zhì)”(qualitative property)?；A(chǔ)性質(zhì)是直接影響電路板操作的性質(zhì)。質(zhì)量性質(zhì)可能不直接或立即影響電路板操作，但卻具有遲早在某時產(chǎn)生作用的潛在性(即，作為隱含的缺陷)，或指示了制造過程的問題，這些問題應(yīng)該在惡化到影響基礎(chǔ)性質(zhì)之前被解決。
元件性質(zhì)如這里所定義的那樣，“元件”是置于電路板上的任何物體，例如，無源元件(例如，電阻器或電感器)、集成電路(IC)、接線器、散熱裝置、機械提取器、條形碼標(biāo)簽、射頻干擾(RFI)罩、多芯片模塊(MCM)、電阻器組等。基本上，列在電路板材料清單中的任何項都是元件(盡管大多數(shù)元件將采取電子器件的形式)。但是，需要注意的是，MCM或電阻器組的內(nèi)部元件一般不算作元件。雖然上述所列出的元件都是有形的，但是元件也可以是無形的(例如，快閃存儲器或復(fù)雜可編程邏輯器件(CPLD)的下載，或器件簇的功能測試)。
在圖1方法的一個實施例中，元件的基礎(chǔ)性質(zhì)包括存在性、正確性、方向性和活躍度。在這些當(dāng)中，存在性是最關(guān)鍵的，因為如果缺少元件，那么其他3項也就不能夠被評估了。
需要注意的是，器件的存在性測試有時候會暗示器件是正確的。但是，存在性和正確性最好作為兩個不同的性質(zhì)來列舉，以使得在表征電路板測試覆蓋率時，不會做出關(guān)于元件正確性的不正確的假設(shè)。例如，可以從電阻測量測試確定電阻性元件是否存在。但是，相同的測試僅能部分地評估正確的電阻器是否存在(例如，因為電阻測量測試不能確定電阻器是碳復(fù)合電阻、線繞電阻、10瓦特的電阻還是0.1瓦特的電阻)。
在不能完全確定元件存在時，存在性可以被判定為“被部分測試的”。例如，對于連接在VCC和數(shù)字輸入管腳之間的上拉(pull-up)電阻，邊界掃描測試可以核實該管腳是否保持在高電平。但是，這種狀態(tài)在管腳斷開或懸浮時也可能發(fā)生。
存在性質(zhì)的子集是“非存在性質(zhì)”。和期望確定電路板的元件是否進(jìn)行了存在性測試相同，在某些情形下希望確定元件不在電路板上(例如，給定的電路板沒有加載可選元件的情形)。
確定測試組合是否對元件正確性進(jìn)行了測試僅能在確定了測試組合對元件存在性進(jìn)行測試之后(或同時)進(jìn)行。對元件正確性進(jìn)行測試的方法包括使用自動光學(xué)探測(AOI)系統(tǒng)讀取印刷在元件上的識別(ID)號碼，或者執(zhí)行邊界掃描測試來讀取被編程進(jìn)IC的ID碼。
在不能完全確定元件正確與否時候，正確性可以被判定為“被部分測試的”。例如，考慮前面所討論的電阻測量測試。
另一個基礎(chǔ)的元件性質(zhì)是方向性。一般地說，方向性缺陷表現(xiàn)為元件發(fā)生90度增量的旋轉(zhuǎn)錯誤。測試組合有很多方法可以測試方向性缺陷。例如，AOI系統(tǒng)可以尋找IC上的定位槽。自動X光探測(AXI)系統(tǒng)可以尋找極化貼片電容器的方向。在線測試(ICT)系統(tǒng)可以核實二極管的極性。
元件的活躍度性質(zhì)可以包括如所期望的一樣多的因素。在圖1方法的一個實施例中，活躍度意味著總體上是有功能的，而不是意味著元件執(zhí)行得足夠好來實現(xiàn)任何特定的目的。例如，如果通過邊界掃描互連測試，那么參加測試的元件肯定是相當(dāng)活躍的(即，它們的測試訪問端口(TAP)是好的，它們的TAP控制器在工作，它們的I/O管腳在工作等)。如果一個7400四-與非門(NAND)的一個NAND門通過了測試，則IC活躍的估計也可以得到。同樣，電阻值的成功測量指示了電阻器總體上有功能(例如，電阻器沒有破損，內(nèi)部沒有開路或短路)。
在圖1方法的一個優(yōu)選實施例中，所列舉的元件唯一的質(zhì)量性質(zhì)是元件的對齊性。對齊性缺陷包括相對小距離的橫向位移，少許角度的旋轉(zhuǎn)，或者“橫列定向(bill-boarding)”(器件被焊接到適當(dāng)?shù)奈恢蒙?，但是卻被側(cè)放而不是平放在電路板上)。對齊性與定向性不同的是，對齊性缺陷可能不會導(dǎo)致立即的故障，但卻可能揭示了惡化的工藝問題或未來的可靠性問題。
在這里有時上述元件性質(zhì)總地被稱為PCOLA性質(zhì)(即，存在性、正確性、方向性、活躍度和對齊性)。圖1的方法最好列舉電路板所有這些潛在的缺陷性質(zhì)，以及其他可能的缺陷性質(zhì)。但是，列舉少于所有這些性質(zhì)和/或不同的性質(zhì)屬于本發(fā)明所公開的范圍。而且，PCOLA性質(zhì)集合中的不同的性質(zhì)可以對電路板上的不同的元件和/或元件類型進(jìn)行列舉。
無形元件件質(zhì)雖然已經(jīng)引入了“無形元件”的這一概念，但是無形元件性質(zhì)還是值得進(jìn)一步地討論的。無形元件通常通過添加一個或多個動作而與有形元件相聯(lián)系。在快閃存儲器或CPLD下載的上下文中，動作是在電路板上編程的過程，該過程將位值加載到相關(guān)的有形元件中。一旦得到確認(rèn)，無形元件以及它們的性質(zhì)可以被當(dāng)作用于表征電路板測試覆蓋率目的的電路板的“元件空間”的一部分來對待。很多在上文概括的元件性質(zhì)和連接性質(zhì)對于無形元件是不適用的。例如，對于快閃存儲器的下載，僅有存在性和正確性(即，編程存在性和編程正確性)適用。
依元件類型的性質(zhì)盡管PCOLA元件性質(zhì)被認(rèn)為占到了元件潛在的缺陷性質(zhì)的90％或更多，但是這些性質(zhì)中的一些對于特定元件類型可能是沒有意義的。如果不需要測試一種性質(zhì)，那么就沒有必要去列舉它。因此，圖1的方法的一個實施例，對于不同的元件類型列舉了不同的潛在的缺陷性質(zhì)。
依封裝類型的性質(zhì)有時，可能不知道元件的類型，但識別封裝的類型卻是可能的。在這種情形下，圖1的方法可以針對不同封裝類型列舉不同的潛在的缺陷性質(zhì)(因為元件類型常能從封裝類型中推測出來)。
連接性質(zhì)
“連接”(一般地)是指怎樣將元件電連接到電路板。結(jié)果是，連接形成在元件管腳和電路板節(jié)點焊盤之間。為本發(fā)明公開的目的，“管腳”一詞一般被用來指代連接元件到電路板的任何方式，這包括管腳、導(dǎo)線、球點、柱點和其他接觸。焊接的和壓配(press-fit)的元件都包含連接。特定的元件可以有零個或更多的到電路板的連接。例如，電阻器僅有兩個連接，IC可能有數(shù)百個連接，而散熱裝置則可能沒有連接。
連接的一個特殊的例子是光電連接(例如，在光發(fā)射和光接收器件之間的連接，或者在光發(fā)射/接收器件和光電連接器或光纜之間的連接)。光電連接盡管不是電學(xué)上的連接，但卻被用來傳輸信號。因此，在依靠光纖纜線連接光電傳輸裝置到光電接收裝置的電路板上，傳輸裝置、接收裝置和光纜都是元件，其中，在光纜每一端都有連接。
下面討論的前提是，裸電路板在有價值的元件被安裝在它們上之前是“已知良好的”。因此，可以假設(shè)在安裝元件的時刻，電路板沒有任何內(nèi)在的節(jié)點微缺陷(例如，短路、開路或如不適當(dāng)?shù)奶卣髯杩沟馁|(zhì)量項)。
在圖1方法的實施例中，連接的基礎(chǔ)性質(zhì)包括短路、開路和質(zhì)量。
短路是一種非期望的連接。短路一般由例如彎曲的管腳或過多的焊料的附著缺陷造成的。結(jié)果是，短路可以使用基于臨近模型(proximity-based model)被列舉(見圖3)。如果兩個管腳(例如，管腳A、B、C、D、E)位于所指定的“短路半徑，r”之內(nèi)，那么對于它們，存在被不適當(dāng)?shù)剡B接的可能，在兩個管腳之間的短路應(yīng)該作為電路板潛在的缺陷性質(zhì)被列舉。使用1)每個管腳的XY位置，2)安裝有元件的電路板的一側(cè)(頂部或底部)，以及3)關(guān)于元件300是否是表面貼裝還是通孔安裝的信息，可以進(jìn)行基于臨近的短路的列舉。
因為短路是兩個管腳的自反關(guān)系(即，如果管腳A與管腳B短路，那么管腳B與管腳A短路)，那么通過只針對兩個管腳之一列舉短路，測試組合的覆蓋率才得到最好的評價。
在列舉短路時，可能的是，在短路半徑內(nèi)的兩個管腳將由電路板的版圖連接到同一節(jié)點。結(jié)果是，可能看上去，在這兩個管腳之間不存在潛在的缺陷短路性質(zhì)。但是，彎曲的管腳或過多的焊料可能依然存在，所以管腳可能以一種不適當(dāng)?shù)姆绞奖欢搪?。結(jié)果是，對于這些管腳，短路性質(zhì)仍然能被列舉。僅僅一部分測試設(shè)備能對這樣的短路性質(zhì)進(jìn)行測試，所識別的缺陷可能是良性的。但是，這些缺陷可能對可靠性問題或工藝問題提出警告。
過去，具有到電路板全部節(jié)點的訪問的電測試設(shè)備將測試每一個節(jié)點與所有其他節(jié)點的電學(xué)獨立性(除非存在為什么該節(jié)點可以被適當(dāng)?shù)囟搪返睦碛?。盡管全面，但這些測試設(shè)備還是對許多非常不可能的短路進(jìn)行了測試。因此，寶貴的測試時間被浪費了。既然那些到電路板節(jié)點的電訪問已經(jīng)變得受到限制，就出現(xiàn)了檢測短路的新技術(shù)。許多這樣的技術(shù)集中在電路板節(jié)點的子集上，這些子集一般是(但并必要是)不相交的。通過使用基于臨近的模型列舉潛在的短路，圖1的方法能更好地表征這些新技術(shù)的短路覆蓋率。
開路(在這里有時稱為“接點開路”)指連接中缺少連續(xù)性。開路一般對以下情形是完全的，例如，當(dāng)在管腳和它被假設(shè)連接到的電路板節(jié)點焊盤之間存在無限大的直流(DC)阻抗時。存在一類“有阻性”的連接，這些連接并非真正的開路，這開路在測試期間可能不是電學(xué)上可見的。為了本說明的目的，基于這些有阻性連接的潛在的缺陷作為質(zhì)量連接性質(zhì)進(jìn)行列舉。
圖1方法的優(yōu)選實施例中，所列舉的連接的唯一的質(zhì)量性質(zhì)是“接點質(zhì)量”，或簡稱“質(zhì)量”。接點質(zhì)量包括如焊料過多、焊料不足、浸潤性差、空隙等缺陷。一般地，這些缺陷不會導(dǎo)致立即的(或永久的)開路或短路。但是，它們指示了需要解決的工藝問題和可靠性問題。例如，焊料不足可能在電路板的生命后期導(dǎo)致開路接點。在相鄰管腳上過多的焊料可能增加管腳間的電容值，以致?lián)p害它們的高速信號特性。不恰當(dāng)?shù)慕櫥蚩障犊赡軐?dǎo)致連接中的電阻值增加。如恰當(dāng)形成但卻破損的接點的某些質(zhì)量缺陷非常難以測試。但是，這些缺陷應(yīng)該在列舉電路板的潛在的缺陷性質(zhì)中被考慮。如果沒有測試設(shè)備能夠?qū)撛诘娜毕菪再|(zhì)進(jìn)行測試，那么最好是在電路板測試覆蓋率被評價時揭示這一情況。
關(guān)于開路和短路，需要注意的是，光連接一般容易開路，但是短路將僅在其他光電器件之間是可能的，就如同如果光纜被交換時可能發(fā)生的那樣。
在這里有時，上述連接性質(zhì)被總稱為SOQ性質(zhì)(即，短路、開路和質(zhì)量)。圖1的方法最好列舉電路板所有這些潛在的缺陷性質(zhì)，以及其他可能的潛在的缺陷性質(zhì)。但是，列舉少于所以這些性質(zhì)和/或不同的性質(zhì)屬于本發(fā)明所公開的范圍。而且，對于在電路板上的不同的元件和/或元件類型，可以列舉SOQ性質(zhì)集合中不同的某些性質(zhì)。性質(zhì)評分根據(jù)圖1的方法，對于所列舉的每一個潛在的缺陷性質(zhì)，產(chǎn)生一個性質(zhì)分?jǐn)?shù)。每一個性質(zhì)分?jǐn)?shù)指示了測試組合是否對一個潛在的缺陷性質(zhì)進(jìn)行了測試。
在簡單的評分系統(tǒng)中，對一個潛在的缺陷性質(zhì)要么進(jìn)行了測試，要么沒有。但是，這樣的簡單評分系統(tǒng)常常不能揭示不同測試組合所提供的測試覆蓋率中足夠的變化。在圖1的方法的一個實施例中，對潛在的缺陷性質(zhì)進(jìn)行測試的測試組合按如下進(jìn)行評分完全測試的(Fully Tested)、部分測試的(Patially Tested)或未測試的(Untested)。為了更容易組合這些分?jǐn)?shù)，它們可以被轉(zhuǎn)化為數(shù)字等價物，如未測試的＝0部分測試的＝0.5完全測試的＝1.0如同在本說明后面將更詳細(xì)地解釋那樣，如果性質(zhì)由在測試組合中兩個或更多的測試進(jìn)行測試，對于同一個潛在的缺陷性質(zhì)能產(chǎn)生兩個或更多性質(zhì)分?jǐn)?shù)。在這樣的例子中，不應(yīng)當(dāng)假設(shè)兩個部分測試的分?jǐn)?shù)相加產(chǎn)生一個完全測試的分?jǐn)?shù)。這樣的相加僅能通過分析兩個測試的每一個所測試的對象的范圍來實現(xiàn)。因此，缺省地，使用MAX()函數(shù)組合兩個性質(zhì)分?jǐn)?shù)是更安全的。因此，例如，兩個部分測試分?jǐn)?shù)400，402(圖4)組合產(chǎn)生了部分測試的分?jǐn)?shù)404。圖4圖示了對應(yīng)于同一元件的ICT和AOI測試的PCOLA分?jǐn)?shù)的組合。
元件評分如果PCOLA性質(zhì)是已經(jīng)被列舉的性質(zhì)，那么對于給定元件(d)的性質(zhì)分?jǐn)?shù)(dps)，可以被組合來產(chǎn)生如下的“原始元件分?jǐn)?shù)”(RDS)RDS(d)＝dps(P)+dps(C)+dps(O)+dps(L)+dps(A)單獨的元件分?jǐn)?shù)可以被組合來產(chǎn)生電路板元件分?jǐn)?shù)(即，測試組合的元件覆蓋率的大體上的指示)。
可以對不同測試組合和同一電路板的電路板元件分?jǐn)?shù)進(jìn)行比較來確定每一組合為電路板所提供的相對測試覆蓋率。那么，這些比較可以用來選擇為電路板提供充分的測試覆蓋率的測試組合。但是，需要注意的是，提供“最好的”覆蓋率的測試組合可能由于執(zhí)行所需的時間、執(zhí)行的成本、實現(xiàn)的輕易性這些因素而沒有被選擇。電路板元件分?jǐn)?shù)也可以為調(diào)整測試組合的組成的目的而進(jìn)行比較。例如，如果“在現(xiàn)場”中發(fā)現(xiàn)了某缺陷，可以要求針對這一缺陷的附加測試。
電路板元件分?jǐn)?shù)也可以對給定的測試系統(tǒng)進(jìn)行比較。對同一類型的所列舉的缺陷，以這種方式可以評價測試系統(tǒng)在測試不同類型的電路板的能力上的魯棒性。
連接分?jǐn)?shù)如果SOQ性質(zhì)是已經(jīng)被列舉的性質(zhì)，那么對于給定連接(c)的性質(zhì)分?jǐn)?shù)(cps)，可以被組合來產(chǎn)生如下的“原始連接分?jǐn)?shù)”(RCS)RCS(c)＝cps(S)+cps(O)+cps(Q)單獨的連接分?jǐn)?shù)可以被組合來產(chǎn)生電路板連接分?jǐn)?shù)(即，測試組合的連接覆蓋率的大體上的指示)。
類似于電路板元件分?jǐn)?shù)對于不同的測試組合和/或電路板可以進(jìn)行比較，也可以比較電路板連接分?jǐn)?shù)。
性質(zhì)分?jǐn)?shù)的產(chǎn)生性質(zhì)分?jǐn)?shù)源于測試組合的測試。對于每一個測試，可以確定1)該測試涉及了什么元件和連接，以及2)該元件和連接的潛在的缺陷性質(zhì)被該測試測試得有多好。如下是一些示例性用于從測試導(dǎo)出分?jǐn)?shù)的公式。
未加電的模擬電測試如下是可以被未加電的模擬測試系統(tǒng)所使用的定義測試語句(Test statement)對于模擬在線(in-circuit)，這是執(zhí)行測量的源級測量語句(即，“電阻器”)。如果測試發(fā)生器不能寫入合理的測試，那么它就在模擬在線測試中對測量語句進(jìn)行注釋。
器件界限(Device_limit)被輸入電路板的拓?fù)渲械钠骷墓睢?br> 測試界限(Test_limit)在測試源中指定的測試的上、下界。盡管上、下界需要被分開考慮，但為簡單起見，在下面的規(guī)則中它們被合起來對待。
對于電阻器、電容器、熔絲、跳線、電感器、場效應(yīng)晶體管(FET)、二極管和齊納二極管的模擬在線測試，分?jǐn)?shù)存在性(P)if(test_statement未被注釋)then P＝Full正確性(C)if(L＞Untested)then C＝Partial活躍度(L)if(test_limit＜1.8*device_limit)then L＝Full，else if(test_statement未被注釋)then L＝Partial方向性(O)if(test_type是二極管(DOODE)、齊納二極管(ZENER)或FET)and(L＞Untested)then O＝Full短路(S)if(P＞Untested)thenMark_Shorts_Coverage(Node_A，Node_B)開路(JO)if(P＞Untested)then器件的管腳分?jǐn)?shù)JO＝FullMark_Shorts_Coverage例程(routine)標(biāo)記任何相鄰的管腳(Node_A，Node_B)為完全測試的。這包括除目標(biāo)器件外的器件上的管腳對。
對于晶體管(兩個二極管測試和一個放大倍數(shù)(BETA)測試)，分?jǐn)?shù)存在性(P)if(BE_diode_statement未被注釋)and(BC diode statement未被注釋)then P＝Full，else if
((BE_diode_statement未被注釋)or(BC_diode_statement未被注釋))then P＝Partial正確性(C)if(L＞Untested)then C＝Partial活躍度(L)if((BETA_test_statement未被注釋)and(BETA_test_limit＜1.8*BETA_device_limit))thenL＝Full，else if(BETA_Test_statement未被注釋)then L＝Partial方向性(O)if(L＞Untested)then O＝Full，else if(P＞Untested)then O＝Full在基極、發(fā)射極和集電極接點上的短路和開路覆蓋率被包括進(jìn)二極管的上述測試中。
在上述評分中，需要注意的是，BE(基極/發(fā)射極)和BC(基極/集電極)測試是檢測該器件存在性的PN結(jié)測試。二極管測試是被用來測試結(jié)的。也需要注意的是，BETA_test_statement測量了晶體管的對于基極電流兩個不同值的電流增益。
對于元件庫，包括但是不限于電阻器組，每一孩子(child)的分?jǐn)?shù)可以被用來評估它的雙親(parent)。因此，存在性(P)P＝<任何孩子的最好的存在性分?jǐn)?shù)>
正確性(C)if(L＞Untested)then C＝Partial活躍度(L)if(children_live_tested_fully等于total_number_of_children)then L＝Full，else if(children_live_tested_fully＞＝1)then L＝Partial方向性(O)if(L＝Full)then O＝Full在孩子器件管腳上的短路和開路覆蓋率被包括進(jìn)它們的子測試中。
需要注意的是，childrenlive_tested_fully等于分?jǐn)?shù)L＝Fully的孩子器件數(shù)目。同樣的，total_number_of_children等于子器件的總數(shù)，但不包括“無測試的”孩子器件?！盁o測試的”器件具有輸入到電路板拓?fù)渲械摹癗T”選項。
對于開關(guān)(switch)(閾值測試可能有子測試)和電位計(有兩個子測試的電阻器測試)，如下規(guī)則可以在所有子測試已經(jīng)根據(jù)前面所提供的規(guī)則評分后被應(yīng)用存在性(P)P＝<孩子的最好的存在性分?jǐn)?shù)>
正確性(C)if(L＞Untested)then C＝Partial活躍度(L)if(subtest_tested_fully等于total_number_of_subtests)then L＝Full，else if(subtest_tested_full＞＝1)then L＝Partial方向性(O)O＝L在所測試的器件的管腳上的短路和開路覆蓋率被包括進(jìn)它們的子測試中。
對于并聯(lián)網(wǎng)絡(luò)中的電容器，其中，等效電容值是器件值的和，每一電容器被如下評估存在性(P)if(test_high_limit-device_high_limit)＜(test_low_limit)then P＝Full短路(S)if(P＞Untested)thenMark_Shorts_Coverage(Node_A，Node_B)開路(JO)if(P＞Untested)then兩個連接分?jǐn)?shù)為JO＝Full在上述公式中，連同測試系統(tǒng)本身預(yù)期的測試誤差，test_high_limit是電容器累積公差的上限(test_low_limit正好相反)。device_high_limit是正被測試的器件的正公差，其被加到它的標(biāo)稱值上。Node_A和Node_B是在電容器管腳上的那些節(jié)點。
只有那些被確定來對存在性進(jìn)行測試的電容器對于接點短路和接點開路覆蓋率是符合條件的。并聯(lián)的電容器對于正確性、活躍度和方向性這些剩余的性質(zhì)是不符合條件的。
對于旁路電容器，這一規(guī)則暗示了只有大的、低頻的旁路電容器將獲得存在性的等級。小的、高頻的電容器對于存在性將評分為未測試的。例如1.假設(shè)C1＝500nF與C2＝100nF并聯(lián)，二者都有10％的公差。對于C1，660-550＝110＜540，于是P＝Full.對于C2，660-110＝550＜540，于是P＝Untested.
2.考慮6個并聯(lián)100nF電容器，所有都有10％的公差。對于Cx，660-110＝550＞540，于是對于每一電容器P＝Untested.
測試引擎測試對于器件上的每一管腳，測試引擎(TestJet)測試測量管腳和置于該器件封裝上方的傳感器極板之間的電容值。器件的一些管腳能從測試中略去。對于每個所測試的器件，測試引擎測試評分如下存在性(P)if(at_least_one_pin_tested)then P＝Full開路(JO)所有被測試的管腳分?jǐn)?shù)為JO＝Full在一些情形，由于訪問受限，測試引擎測量是通過被直接連接到所測試器件的串聯(lián)電阻而進(jìn)行的。因此，串聯(lián)電阻的性質(zhì)被間接地測量了。該測試引擎管腳測量僅在串聯(lián)電阻存在并被連接時才能通過。因此，串聯(lián)電阻的存在性繼承了所測試的管腳的接點開路分?jǐn)?shù)(即，對于電阻器P＝所測試管腳的JO分?jǐn)?shù))。類似的，電阻器每一管腳的接點開路分?jǐn)?shù)是間接地由管腳的測試所測試的。串聯(lián)元件的接點開路分?jǐn)?shù)也繼承了所測試器件接點的JO分?jǐn)?shù)(即，JO＝所測試管腳的JO分?jǐn)?shù))。因此，在訪問受限的環(huán)境中，傳統(tǒng)上不被認(rèn)為是測試目標(biāo)的器件性質(zhì)也可以被測試。因此，去詢問“如果測試通過意味著什么？”是值得的。
極性檢測極性檢測測試通常包含多電容器的子測試，可以如下評分存在性(P)if(device_test_statement未被注釋)then P＝Full方向性(O)if(device_test_statement未被注釋)then O＝Full連接檢測測試連接檢測測試通常包含多器件的子集，可以如下評分存在性(P)if(device_test_statement未被注釋)then P＝Full開路(JO)if(P＞Untested)then所測試的管腳分?jǐn)?shù)為JO＝Full
魔術(shù)測試魔術(shù)測試(magic test)是包含多器件測試的一種測試。以下的評分將依賴于由編譯器為每一器件所計算的故障覆蓋率數(shù)字。特定故障的值“2”意味著該故障是能夠探測和診斷的。特定故障的值“1”意味著該故障僅是可探測的。
存在性(P)if(OpensDetected＞＝1)then P＝Full正確性(C)if(L＞Untested)then C＝Partial活躍度(L)if((VeryHigh＞＝1)and(VeryLow＞＝1))then L＝Partial方向性(O)if((test_type is FET)and(L＞Untested))then O＝Partial數(shù)字在線測試數(shù)字在線測試(不包括邊界掃描)是從已準(zhǔn)備的測試向量庫中提取的，并經(jīng)常根據(jù)電路板拓?fù)溥M(jìn)行修正。對于數(shù)字在線測試，器件和連接性質(zhì)可以評分如下存在性(P)if(Pin_outputs_toggled＞0)then P＝Full正確性(C)if(pin_outputs_toggled＞0)then C＝Partial方向性(O)if(Pin_outputs_toggled＞0)then O＝Full活躍度(L)if(pin_outputs_toggled＞0)then L＝Full接點開路(JO)if(Pin_is_output)and(Pin_toggled)then JO＝Full，else if((Pin_outputs_toggled＞0)and(Pin_is_input)and(Pin_toggled))then JO＝Partial在上述公式中，pin_outputs_toggled是被測試的用于接收高、低信號的輸出(或雙向)管腳的數(shù)目。
輸入管腳開路最好從不評分為好于Partial，這是由于1)故障模擬模式非常稀少，2)一些測試向量可能由于拓?fù)錄_突(例如，打結(jié)的管腳)而已經(jīng)被拋棄了。
邊界掃描測試邊界掃描在線測試可以像簡單的數(shù)字在線測試來進(jìn)行評分(見上文)。
所有邊界掃描測試都包括測試訪問端口(TAP)完整性測試，TAP完整性測試確保了邊界掃描控制連接和鏈(chain)配線正在工作。因此，在后續(xù)部分中覆蓋的每一測試將覆蓋所有與這一測試基本結(jié)構(gòu)相關(guān)的缺陷。對于邊界掃描鏈中的每一器件，給定如下的分?jǐn)?shù)存在性(P)P＝Full正確性(C)if(器件具有標(biāo)識碼(ID Code))then C＝Full，else C＝Partial方向性(O)O＝Full活躍度(L)L＝Full開路(JO)對于TCK，TMS，TDI，TDO管腳，JO＝Full；對于TRST*和符合性(compliance)使能管腳，JO＝Partial間接的覆蓋率檢測所有的TAP和符合性使能管腳以得到串聯(lián)元件的間接的覆蓋率(參見本說明后面的“間接的器件覆蓋率”)。
對于連接測試，評分如下開路(JO)對于每一被測試的管腳，JO＝Full對于每一固定高/低壓或維持高/低壓的管腳，JO＝Partial間接的覆蓋率檢測所有所測試的管腳以得到串聯(lián)元件的間接的覆蓋率。
對于互聯(lián)測試，評分如下開路(JO)對于每一所測試的管腳，JO＝Full對于每一固定高/低壓或維持高/低壓的管腳，JO＝Partial短路(S)對于所有所測試的節(jié)點，Mark_Shorts_Coverage().
加電的節(jié)點應(yīng)該被添加到這一列表中，因為在邊界掃描節(jié)點和加電節(jié)點之間的短路也被探測到。
間接的覆蓋率檢測所有所測試的管腳以得到串聯(lián)元件的間接的覆蓋率。
對于總線測試，如下評分接點開路(JO)對于每一所測試的管腳，JO＝Full；對于每一被固定高/低壓或保持高/低壓管腳，JO＝Partial間接的覆蓋率檢測所有所測試的管腳以得到串聯(lián)元件的間接的覆蓋率。
對于加電的短路測試，如下評分短路(S)對于每一與硅節(jié)點B相關(guān)聯(lián)的沒有用釘固定的節(jié)點A，Mark_Shorts_Coverage(A，B)間接的覆蓋率檢測所有所測試的管腳以得到串聯(lián)元件的間接的覆蓋率。
硅釘固定測試測試了目標(biāo)非邊界掃描器件。對于這些測試，器件可以被給予和數(shù)字在線器件相同的評分。因此，開路(JO)對于每一用來測試目標(biāo)器件管腳的邊界掃描管腳，JO＝<繼承的目標(biāo)器件管腳的JO值>
間接的覆蓋率檢測所有所測試的管腳以得到串聯(lián)元件的間接的覆蓋率。
模擬功能測試施加到器件的測試將接收PCOL和JO分?jǐn)?shù)。施加到電路功能的測試可以被認(rèn)為是“無形的”，并如下評分存在性(P)if(device_test_statement未被注釋)then P＝Full在上述情形中，device_test_statement可以采用各種形式。例如，許多模擬加電測試包含對測量子測試的調(diào)用。其他測試不包含子測試，僅進(jìn)行單一的測量。因此，需要各種標(biāo)準(zhǔn)來確定測試源是否被注釋了。例如，對于具有子測試的測試，編譯器能尋找未被注釋的“測試”語句；對于不具有子測試的測試，編譯器能尋找未被注釋的“測量”或“報告模擬”語句。剩余的PCOL和JO性質(zhì)可以如下評分正確性(C)if(L＞Untested)then C＝Partial活躍度(L)if(P＞Untested)then L＝Partial方向性(O)if(P＞Untested)then O＝Full開路(JO)if(P＞Untested)then對于被測試的管腳JO＝Full需要注意的是，上述正確性和活躍度評分假設(shè)了測試執(zhí)行了對器件功能的有意義的測量。
關(guān)于接點開路，被測試的管腳被定義為被連接到源或探測器。所以，只有子測試實際上被調(diào)用并且沒有被注釋，在子測試中發(fā)現(xiàn)的連接才應(yīng)該被考慮進(jìn)覆蓋率中。
取樣測試假設(shè)試樣(coupon)測試是被很好形成的。即，制造過程被假設(shè)為在放置過程中遵循有關(guān)器件順序的規(guī)則。對于取樣測試，“樣本”是被定義為實際被測試的器件。樣本代表了“組分”，這是未被測試的器件。樣本根據(jù)它的類型被評分，樣本的組分如下評分正確性(C)<組分繼承它們樣本的C等級>
間接的器件覆蓋率一些器件，由于訪問受限，不是由測試設(shè)備直接測試，但是可以使得一些性質(zhì)被間接地測試(例如，當(dāng)看上去無關(guān)的測試通過時，可以推導(dǎo)出除非非目標(biāo)元件存在并被連接，否則該測試不能通過)。
如果測試資源通過如串聯(lián)終端電阻器的串聯(lián)元件被連接到所測試的器件，那么通過測試所測試的器件，電阻器的存在性被間接地測試。因此，存在性(P)P＝<所測試器件的存在性分?jǐn)?shù)>
如果測試資源通過如串聯(lián)終端電阻器的串聯(lián)元件被連接到所測試的器件上，那么通過測試所測試的器件，電阻器管腳的開路性質(zhì)被測試。該串聯(lián)元件的開路性質(zhì)繼承了所測試器件的開路分?jǐn)?shù)。
開路(JO)JO＝<所測試器件管腳的開路分?jǐn)?shù)>
自動X射線檢測(AXI)測試AXI系統(tǒng)查看電路板上密集的對象，例如導(dǎo)線焊點和在某些電容器內(nèi)的鉭嵌片(slug)，其中一些可能被極化。AXI系統(tǒng)也能夠評定接點的質(zhì)量。AXI系統(tǒng)也能夠?qū)⒁唤M問題(例如，開路)與缺少器件或?qū)R性問題相關(guān)聯(lián)。
開路(JO)對于每一所查看的接點，分?jǐn)?shù)JO＝Full存在性(P)如果器件的所有管腳都被查看并相關(guān)聯(lián)，那么對于該器件，分?jǐn)?shù)P＝Partial短路(S)對于每一所查看的接點對，分?jǐn)?shù)S＝Full對齊性(A)如果器件的所有管腳都被查看并相關(guān)聯(lián)，那么對于該器件，分?jǐn)?shù)A＝Partial接點質(zhì)量(Q)對于每一所查看的接點，如果測試了不足/缺少或過多，那么分?jǐn)?shù)Q＝Partial；否則如果對不足/缺少和過多都進(jìn)行了測試，那么分?jǐn)?shù)Q＝Full對于鉭電容器，如果電容器被查看，分?jǐn)?shù)P＝Full；如果電容器的極性被查看，分?jǐn)?shù)方向性(O)＝Full。
電路板測試覆蓋率圖5圖示了電路板測試覆蓋率結(jié)果可以被報告給用戶的方式。但是，需要注意的是，圖5更多地是一種概念性的圖示，而不一定是被打算來描述特定的、可以呈現(xiàn)給用戶的“屏幕圖像”。
圖5圖示了作為樹的根的“電路板測試覆蓋率”。在本發(fā)明的一個實施例中，不存在指示電路板測試覆蓋率的單一的指示或“分?jǐn)?shù)”。相反，電路板測試覆蓋率是由電路板元件分?jǐn)?shù)和電路板連接分?jǐn)?shù)的組合(即，電路板元件覆蓋率和電路板連接覆蓋率的指示)來表示的。電路板元件分?jǐn)?shù)指示了測試組合測試電路板上所有元件的所有潛在的缺陷性質(zhì)的能力。類似地，電路板連接分?jǐn)?shù)指示了測試組合測試電路板上所有連接的所有潛在的缺陷性質(zhì)的能力。
如果用戶期望更詳細(xì)地檢查電路板元件覆蓋率，用戶可以深入研究多個單獨的元件的分?jǐn)?shù)(覆蓋率指示)?；蛘?未示出)，用戶可以從元件覆蓋率深入研究到“元件類型”，然后深入研究單獨的元件。
對于每一元件，用戶可以深入研究該元件的單獨的性質(zhì)。如果需要，如前面描述的那樣，性質(zhì)可以按“基礎(chǔ)的”和“質(zhì)量的”進(jìn)行分組。
與用戶可以更詳細(xì)地檢查檢查元件覆蓋率的方法相同，用戶可以深入研究多個單獨的連接和/或連接組(未示出)的分?jǐn)?shù)(覆蓋率指示)。對于每一連接，用戶可以深入研究連接的單獨的性質(zhì)。如果需要，性質(zhì)可以按“基礎(chǔ)的”和“質(zhì)量的”進(jìn)行分組。
圖5還圖示了元件和連接之間的對應(yīng)。作為該對應(yīng)的結(jié)果，用戶可以被提供一種選擇，即深入研究元件覆蓋率，然后橫穿過去查看對于特定元件(或者也許是元件類型)的連接覆蓋率。
比較電路板測試覆蓋率(一般意義上的)上述章節(jié)已經(jīng)介紹了被設(shè)計來對測試同一電路板的兩個測試組合進(jìn)行測試覆蓋率分?jǐn)?shù)的比較的概念。圖6以用于比較兩個測試組合的電路板測試覆蓋率的方法600，更一般地圖示了這一概念。方法600從電路板潛在的缺陷性質(zhì)的列舉開始602，而不考慮兩個測試組合中的任何一個。對于每個測試組合，該組合根據(jù)該組合是否對所列舉的潛在的缺陷性質(zhì)進(jìn)行了測試而進(jìn)行評分604。然后，比較兩個測試組合相應(yīng)的分?jǐn)?shù)來確定每一組合為電路板所提供的相對覆蓋率606。
理論最大分?jǐn)?shù)至少存在兩類在表征電路板測試覆蓋率中有用的理論“最大分?jǐn)?shù)”。這些是1)假設(shè)所有潛在的缺陷性質(zhì)都是完全(Fully)測試的，而能夠獲得的最大分?jǐn)?shù)(元件和連接)；2)如果一種測試組合具有魯棒性的，通過特定的測試系統(tǒng)(或者多個系統(tǒng))能夠獲得的最大分?jǐn)?shù)。
假設(shè)所有的潛在的缺陷性質(zhì)都是完全測試的，而能夠獲得的最大分?jǐn)?shù)(元件和連接)，簡單地說就是Max1(BDS)＝for all d，Sum RDS(d)；(其中，BDS＝電路板元件分?jǐn)?shù)；并且所有影響RDS(d)的元件性質(zhì)是完全測試的)Max1(BCS)＝for all c，Sum RCS(c)；(其中，BCS＝電路板連接分?jǐn)?shù)；并且所有影響RDS(d)的連接性質(zhì)是完全測試的)上述“最大分?jǐn)?shù)”在確定是否存在超出測試組合的覆蓋率范圍的潛在的缺陷性質(zhì)方面是有用的。但是，上述最大值不能指出缺陷是否超出測試組合的覆蓋率范圍，這是因為1)該測試組合不具有魯棒性；或者2)對該缺陷進(jìn)行測試超出了可以使用的測試系統(tǒng)的能力。所以，如果測試組合是具有魯棒性的，計算出能通過特定的測試系統(tǒng)(或多個系統(tǒng))獲得的最大分?jǐn)?shù)是有用的。該第二對最大分?jǐn)?shù)并不假設(shè)所有影響RDS(d)和RCS(c)的性質(zhì)分?jǐn)?shù)是完全測試的，但是卻寧愿假設(shè)給定特定的測試系統(tǒng)(或多個系統(tǒng))，每一性質(zhì)分?jǐn)?shù)獲得了可能的最大值。因此，Max2(BDS)＝for all d，Sum RDS(d)；(其中，給定特定的測試系統(tǒng)(或多個系統(tǒng))，所有影響RDS(d)的元件性質(zhì)被設(shè)定為它們的最大值。)Max2(BCS)＝for all c，Sum RCS(c)；(其中，給定特定的測試系統(tǒng)(或多個系統(tǒng))，所有影響RCS(c)的元件性質(zhì)被設(shè)定為它們的最大值。)圖7圖示了任意的電阻器相對于測試技術(shù)的最大理論元件PCOLA分?jǐn)?shù)，圖8圖示了任意的數(shù)字器件相對于測試技術(shù)的最大理論元件PCOLA分?jǐn)?shù)。如果存在給定的測試系統(tǒng)能在任何時候?qū)⒂懻撝械奶囟ㄔ愋?例如，圖7中的電阻器和圖8中的數(shù)字器件)評分為完全或部分的覆蓋率的任何方法，那么在圖7和圖8中的表格，通過把性質(zhì)評估為“完全的”或“部分的”來簡單地填充。在填寫圖7和圖8中的表格時，對例如與高值的電容器并聯(lián)的低值的電容器的可測試性，或者給定IC是否具有由散熱裝置掩蓋的可讀標(biāo)簽的考慮，一般不予考慮(因為焦點在“理論”最大值上)。
如果Max2(BDS)和Max2(BCS)分?jǐn)?shù)是針對AXI測試系統(tǒng)計算，那么該AXI PCOLA分?jǐn)?shù)能從圖7和圖8中提取。但是，如果Max2(BDS)和Max2(BCS)分?jǐn)?shù)是針對AXI和AOI以及測試系統(tǒng)的組合進(jìn)行計算，那么圖7和圖8中AOI和AXI行的對應(yīng)的PCOLA分?jǐn)?shù)可以使用Max()函數(shù)組合，并且隨后Max()PCOLA分?jǐn)?shù)能在計算Max2(BDS)和Max2(BCS)分?jǐn)?shù)中使用。在后一種情形，需要注意的是，如對于AOI和AXI測試的組合，其最大正確性分?jǐn)?shù)是“完全的”。
用于表征電路板測試覆蓋率的設(shè)備圖9圖示了用于表征電路板測試覆蓋率的設(shè)備900的第一實施例。設(shè)備900包括1)裝置902，用于列舉電路板的潛在的缺陷性質(zhì)，而不考慮潛在的缺陷性質(zhì)可能如何被測試；2)裝置904，用于在相對于每個所列舉的潛在的缺陷性質(zhì)，對測試組合是否對潛在的缺陷性質(zhì)進(jìn)行了測試進(jìn)行確定和評分；以及3)裝置906，用于組合分?jǐn)?shù)來表征測試組合的電路板測試覆蓋率。作為例子，設(shè)備900可以具有軟件、固件、硬件，或它們某些的組合的形式。在該設(shè)備的一個實施例中，它的每一元件由存儲于計算機可讀存儲介質(zhì)的計算機可讀程序代碼實施，計算機可讀存儲介質(zhì)如CD-ROM、DVD、軟盤、硬盤驅(qū)動器或存儲芯片。
圖10圖示了用于表征電路板測試覆蓋率的設(shè)備的第二實施例。該設(shè)備由存儲于計算機可讀存儲介質(zhì)1000上的計算機可讀程序代碼1006，1012，1016，1018實施。程序代碼的第一部分1006建立了電路板潛在的缺陷性質(zhì)的列表1008。該代碼實現(xiàn)這些是通過解析電路板的描述性信息1002來提取電路板的元件和連接信息，然后把潛在的缺陷性質(zhì)1004和所提取的元件和連接信息相關(guān)聯(lián)。程序代碼的第二部分1012解析測試組合1010，并從其中提取測試對象1014。每一測試對象1014包括測試的細(xì)節(jié)，以及由該測試進(jìn)行測試的元件和連接的列表。程序代碼的第三部分1016通過逐一識別共有的元件和連接，把測試對象1014和潛在的缺陷性質(zhì)列表1008的條目相關(guān)聯(lián)。程序代碼的第四部分1018，根據(jù)在相關(guān)聯(lián)的測試對象1014中的測試是否對潛在的缺陷性質(zhì)進(jìn)行了測試，來為所述潛在的缺陷性質(zhì)列表1008中潛在的缺陷性質(zhì)分配性質(zhì)分?jǐn)?shù)。
程序代碼的各部分之間不需要截然分開。因此，代碼、對象、例程等可以被多個代碼部分共享，并且代碼各部分可以或多或少地依靠實現(xiàn)該代碼的方式被整合。
代碼所訪問的描述性的電路板信息可以采用電路板的擴展標(biāo)示語言(XML)拓?fù)湮募男问?。但是，該描述性的信息可以具有其他的形式，可以是源于電路板網(wǎng)表、材料清單，CAD數(shù)據(jù)或其他源。
元件和連接信息可以采用多種形式。例如，元件信息可以采用元件名稱或元件部件號碼。連接可以采用管腳或節(jié)點信息的形式。
與電路板元件和連接信息由代碼相關(guān)聯(lián)的潛在的缺陷性質(zhì)可以從諸如連同它們潛在的缺陷性質(zhì)一道的存儲元件和連接類型的數(shù)據(jù)庫中得到。然后，來自這個數(shù)據(jù)庫的信息可以與為特定電路板標(biāo)識的元件和連接相關(guān)聯(lián)。在圖10的設(shè)備的一個實施例中，數(shù)據(jù)庫可以通過界面(例如，顯示在計算機屏幕上的圖形用戶界面(GUI))更新。
與電路板元件和連接相關(guān)聯(lián)的性質(zhì)可以包括上文所標(biāo)識的PCOLA和SOQ性質(zhì)中的某些或所有性質(zhì)。而且，不同的潛在的缺陷性質(zhì)可以與不同的元件、封裝和/或連接類型相關(guān)聯(lián)。對于一個連接可能的短路，通過評價該連接到在電路板描述性信息中所標(biāo)識的其他管腳和/或節(jié)點的連接的臨近程度，程序代碼可以將連接的短路性質(zhì)與零個或更多短路進(jìn)行關(guān)聯(lián)。
在圖10的設(shè)備的一個實施例中，測試對象被創(chuàng)建為XML對象。但是，作為本技術(shù)領(lǐng)域的普通技術(shù)人員將認(rèn)識到，測試對象可以被多樣地保留。如在這里所使用的，“對象”不僅僅含括“面向?qū)ο蟆本幊桃饬x上的對象，而且是為跟蹤測試細(xì)節(jié)的目的而保留的任何數(shù)據(jù)結(jié)構(gòu)，以及由該測試進(jìn)行測試的元件和連接的列表。
圖11圖示了用于表征電路板測試覆蓋率的設(shè)備的第三實施例。同樣，該裝置是由存儲于計算機可讀存儲介質(zhì)1100上的計算機可讀程序代碼1102實施。與圖10中圖示的設(shè)備不同，在圖11中圖示的設(shè)備不參與電路板潛在的缺陷性質(zhì)的列表的建立。相反，程序代碼1102解析現(xiàn)有的測試組合和電路板潛在的缺陷性質(zhì)的列表，然后根據(jù)測試組合是否對潛在的缺陷性質(zhì)進(jìn)行測試來為潛在的缺陷性質(zhì)分配性質(zhì)分?jǐn)?shù)。
圖11的設(shè)備的一個實施例中，性質(zhì)分?jǐn)?shù)包括完全測試的、部分測試的和未測試的數(shù)字等價物。
當(dāng)潛在的缺陷性質(zhì)由測試組合中兩個或更多測試進(jìn)行測試，并且對于相同的潛在的缺陷性質(zhì)存在兩個或更多性質(zhì)分?jǐn)?shù)時，添加的程序代碼能使用MAX函數(shù)組合兩個或更多的性質(zhì)分?jǐn)?shù)。程序代碼也能夠組合給定元件的性質(zhì)分?jǐn)?shù)來產(chǎn)生給定元件的元件分?jǐn)?shù)。同樣地，程序代碼能夠組合給定連接的性質(zhì)分?jǐn)?shù)來產(chǎn)生給定連接的連接分?jǐn)?shù)。程序代碼也可以組合所有元件的性質(zhì)分?jǐn)?shù)來產(chǎn)生電路板元件分?jǐn)?shù)，以及組合所有的連接分?jǐn)?shù)來產(chǎn)生電路板連接分?jǐn)?shù)。
需要注意的是，用于表征電路板測試覆蓋率的設(shè)備不需要運行時(run-time)測試數(shù)據(jù)。
盡管在這里詳細(xì)地描述了本發(fā)明的說明性的和當(dāng)前優(yōu)選的實施例，但是應(yīng)該理解的是，創(chuàng)造性的概念也可另外地被多樣地體現(xiàn)和運用，附加的權(quán)利要求意于被解釋來包括這樣的變化，而由現(xiàn)有技術(shù)所限制的除外。
權(quán)利要求
1.一種用于表征電路板測試覆蓋率的方法，包括a)列舉電路板潛在的缺陷性質(zhì)，而不考慮潛在的缺陷性質(zhì)可能如何被測試；b)對于每一所列舉的潛在的缺陷性質(zhì)，產(chǎn)生指示測試組合是否對該潛在的缺陷性質(zhì)進(jìn)行測試的性質(zhì)分?jǐn)?shù)；和c)組合性質(zhì)分?jǐn)?shù)來表征該測試組合的電路板測試覆蓋率。
2.如權(quán)利要求1所述的方法，其中，潛在的缺陷性質(zhì)至少部分地通過解析電路板的網(wǎng)表被列舉。
3.如權(quán)利要求1所述的方法，其中，潛在的缺陷性質(zhì)至少部分地通過解析電路板的材料清單被列舉。
4.如權(quán)利要求1所述的方法，其中，潛在的缺陷性質(zhì)至少部分地通過解析電路板的計算機輔助設(shè)計數(shù)據(jù)被列舉。
5.如權(quán)利要求1所述的方法，其中，所列舉的潛在的缺陷性質(zhì)包括元件性質(zhì)和連接性質(zhì)。
6.如權(quán)利要求5所述的方法，其中，所列舉的潛在的缺陷性質(zhì)還包括無形的性質(zhì)。
7.如權(quán)利要求6所述的方法，其中，一種無形的性質(zhì)是編程正確性。
8.如權(quán)利要求1所述的方法，其中，所列舉的潛在的缺陷性質(zhì)至少包括如下元件性質(zhì)存在性、正確性、方向性、活躍度和對齊性。
9.如權(quán)利要求1所述的方法，其中，所列舉的潛在的缺陷性質(zhì)包括至少一個從由存在性、正確性、方向性、活躍度和對齊性組成的組中所選出的元件性質(zhì)。
10.如權(quán)利要求1所述的方法，其中，對于不同的元件類型列舉不同的潛在的缺陷性質(zhì)。
11.如權(quán)利要求1所述的方法，其中，對于不同的封裝類型列舉不同的潛在的缺陷性質(zhì)。
12.如權(quán)利要求1所述的方法，其中，所列舉的潛在的缺陷性質(zhì)至少包括如下連接性質(zhì)短路、開路和質(zhì)量。
13.如權(quán)利要求1所述的方法，其中，所列舉的潛在的缺陷性質(zhì)包括至少一個從由短路、開路和質(zhì)量組成的組中所選出的連接性質(zhì)。
14.如權(quán)利要求1所述的方法，其中，性質(zhì)分?jǐn)?shù)包括完全測試的、部分測試的和未測試的的數(shù)字等價物。
15.如權(quán)利要求1所述的方法，其中，組合性質(zhì)分?jǐn)?shù)來表征電路板測試覆蓋率包括在i)潛在的缺陷性質(zhì)由測試組合中兩個或多個測試進(jìn)行測試，以及ii)對同一潛在的缺陷性質(zhì)產(chǎn)生兩個或多個性質(zhì)分?jǐn)?shù)時，使用MAX函數(shù)組合兩個或多個性質(zhì)分?jǐn)?shù)。
16.如權(quán)利要求1所述的方法，其中，組合性質(zhì)分?jǐn)?shù)來表征電路板測試覆蓋率包括對于給定元件，組合元件的性質(zhì)分?jǐn)?shù)來產(chǎn)生元件分?jǐn)?shù)。
17.如權(quán)利要求1所述的方法，其中，組合性質(zhì)分?jǐn)?shù)來表征電路板測試覆蓋率包括對于給定連接，組合連接的性質(zhì)分?jǐn)?shù)來產(chǎn)生連接分?jǐn)?shù)。
18.如權(quán)利要求1所述的方法，其中，組合性質(zhì)分?jǐn)?shù)來表征電路板測試覆蓋率包括a)組合所有的元件性質(zhì)分?jǐn)?shù)來產(chǎn)生電路板元件分?jǐn)?shù)；b)組合所有的連接性質(zhì)分?jǐn)?shù)來產(chǎn)生電路板連接分?jǐn)?shù)。
19.一種用于表征電路板測試覆蓋率的設(shè)備，包括a)計算機可讀存儲介質(zhì)；和b)計算機可讀程序代碼，被存儲在計算機可讀存儲介質(zhì)上，包括i)用于建立電路板潛在的缺陷性質(zhì)的列表的程序代碼，所述代碼A)解析該電路板的描述性信息來提取該電路板的元件和連接信息，并且B)把潛在的缺陷性質(zhì)與所提取的元件和連接信息相關(guān)聯(lián)；ii)用于解析測試組合并從中提取測試對象的程序代碼；每一測試對象包括A)測試的細(xì)節(jié)，和B)該測試所測試的元件和連接的列表；iii)用于通過逐一識別共有的元件和連接，把測試對象與潛在的缺陷性質(zhì)列表中的條目相關(guān)聯(lián)的程序代碼；和iv)用于根據(jù)在相關(guān)聯(lián)的測試對象中的測試是否對潛在的缺陷性質(zhì)進(jìn)行了測試，為所述潛在的缺陷性質(zhì)列表中的潛在的缺陷性質(zhì)分配性質(zhì)分?jǐn)?shù)的程序代碼。
20.如權(quán)利要求19所述的設(shè)備，其中，電路板的描述性信息是該電路板的擴展標(biāo)示語言拓?fù)湮募?br> 21.如權(quán)利要求19所述的設(shè)備，其中，至少一些元件和連接信息由管腳和節(jié)點信息指出。
22.如權(quán)利要求19所述的設(shè)備，其中，a)可以與所提取的連接信息相關(guān)聯(lián)的一個潛在的缺陷性質(zhì)是短路性質(zhì)；和b)通過評價一個連接到電路板描述性信息中所識別的其他管腳和/或節(jié)點的臨近程度，該程序代碼把該連接的所述短路性質(zhì)與零個或更多的短路相關(guān)聯(lián)。
23.如權(quán)利要求19所述的設(shè)備，其中，用于建立潛在的缺陷性質(zhì)的列表的程序代碼把不同的潛在的缺陷性質(zhì)與不同的元件類型相關(guān)聯(lián)。
24.如權(quán)利要求19所述的設(shè)備，其中，用于建立潛在的缺陷性質(zhì)的列表的程序代碼把不同的潛在的缺陷性質(zhì)與不同的封裝類型相關(guān)聯(lián)。
25.如權(quán)利要求19所述的設(shè)備，其中，所述的測試對象是擴展標(biāo)示語言對象。
26.如權(quán)利要求19所述的設(shè)備，其中，所述的潛在的缺陷性質(zhì)包括至少一個從由存在性、正確性、方向性、活躍度和對齊性組成的組中所選出的元件性質(zhì)。
27.如權(quán)利要求19所述的設(shè)備，其中，所述的潛在的缺陷性質(zhì)包括至少一個從由短路、開路和質(zhì)量組成的組中所選出的連接性質(zhì)。
28.一種用于表征電路板測試覆蓋率的設(shè)備，包括a)用于列舉電路板潛在的缺陷性質(zhì)，而不考慮潛在的缺陷性質(zhì)可能如何被測試的裝置；b)用于在相對于每一所列舉的潛在的缺陷性質(zhì)，為測試組合是否對該潛在的缺陷性質(zhì)進(jìn)行測試進(jìn)行確定和評分的裝置；和c)用于組合性質(zhì)分?jǐn)?shù)來表征測試組合的電路板測試覆蓋率的裝置。
29.一種用于比較兩個測試組合的電路板測試覆蓋率的方法，包括a)列舉電路板潛在的缺陷性質(zhì)，而不考慮兩個測試組合中的任何一個；b)對于每個測試組合，對該測試組合是否對所列舉的潛在的缺陷性質(zhì)進(jìn)行測試評分；和c)比較兩個測試組合的分?jǐn)?shù)。
30.如權(quán)利要求29所述的方法，其中，所列舉的潛在的缺陷性質(zhì)包括a)從存在性、正確性、方向性、活躍度和對齊性性質(zhì)中選出的元件性質(zhì)；和b)從短路、開路和質(zhì)量性質(zhì)中選出的連接性質(zhì)。
31.一種用于表征電路板測試覆蓋率的設(shè)備，包括a)計算機可讀存儲介質(zhì)；和b)計算機可讀程序代碼，被存儲在計算機可讀存儲介質(zhì)上，包括程序代碼，該程序代碼用于i)解析測試組合和電路板潛在的缺陷性質(zhì)的列表，和ii)根據(jù)測試組合是否對該潛在的缺陷性質(zhì)進(jìn)行測試，為潛在的缺陷性質(zhì)分配性質(zhì)分?jǐn)?shù)。
32.如權(quán)利要求31所述的設(shè)備，其中，性質(zhì)分?jǐn)?shù)包括完全測試的、部分測試的和未測試的的數(shù)字等價物。
33.如權(quán)利要求31所述的設(shè)備，其中，所述的計算機可讀程序代碼還包括程序代碼，該程序代碼用于在潛在的缺陷性質(zhì)由測試組合中兩個或多個測試進(jìn)行測試并且對于同一潛在的缺陷性質(zhì)存在兩個或多個分?jǐn)?shù)時，使用MAX函數(shù)組合兩個或多個性質(zhì)分?jǐn)?shù)。
34.如權(quán)利要求31所述的設(shè)備，其中，所述的計算機可讀程序代碼還包括程序代碼，該程序代碼用于組合給定元件的性質(zhì)分?jǐn)?shù)來產(chǎn)生給定元件的元件分?jǐn)?shù)。
35.如權(quán)利要求31所述的設(shè)備，其中，所述的計算機可讀程序代碼還包括程序代碼，該程序代碼用于組合給定連接的性質(zhì)分?jǐn)?shù)來產(chǎn)生給定連接的連接分?jǐn)?shù)。
36.如權(quán)利要求31所述的設(shè)備，其中，所述的計算機可讀程序代碼還包括程序代碼，該程序代碼用于i)組合所有的元件性質(zhì)分?jǐn)?shù)來產(chǎn)生電路板元件分?jǐn)?shù)，和ii)組合所有的連接性質(zhì)分?jǐn)?shù)來產(chǎn)生電路板連接分?jǐn)?shù)。
全文摘要
本發(fā)明公開了一種用于表征電路板測試覆蓋率的方法和設(shè)備。在一種方法中，對于電路板列舉潛在的缺陷性質(zhì)，而不考慮潛在的缺陷性質(zhì)可能如何被測試。對于每一所列舉的潛在的缺陷性質(zhì)，產(chǎn)生一個性質(zhì)分?jǐn)?shù)。每個性質(zhì)分?jǐn)?shù)指示測試組合是否對該潛在的缺陷性質(zhì)進(jìn)行了測試。然后，性質(zhì)分?jǐn)?shù)被組合來表征測試組合的電路板測試覆蓋率。
文檔編號G01R31/28GK1479111SQ0314770
公開日2004年3月3日 申請日期2003年6月23日 優(yōu)先權(quán)日2002年9月1日
發(fā)明者肯尼思·P·帕克, 凱瑟琳·J·赫德, 埃里克·A·拉莫斯, A 拉莫斯, J 赫德, 肯尼思 P 帕克 申請人:安捷倫科技有限公司