專利名稱：測(cè)試電路、集成電路及測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測(cè)試電路、集成電路及測(cè)試方法。
背景技術(shù)：
近年來，倍受矚目的是制定了具有對(duì)于USB(Universal SerialBus)1.1規(guī)格的向下兼容性，同時(shí)能夠比USB1.1實(shí)現(xiàn)更高數(shù)據(jù)傳輸速度的USB2.0標(biāo)準(zhǔn)。此外，還制定了UTMI(USB2.0 TransceiverMacrocell Interface)，定義了關(guān)于USB2.0的物理層電路及邏輯層電路的一部分接口規(guī)格，作為采用這種UTMI標(biāo)準(zhǔn)的宏塊(宏單元)集成電路的現(xiàn)有技術(shù)，可例舉的有日本專利第2002-343864號(hào)公報(bào)等。
另外，該USB2.0中，除了包括現(xiàn)有的USB1.1中定義的FS(全速Full Speed)傳輸模式，還有被稱之為HS(高速High Speed)模式的傳輸模式。在該HS模式中，由于能夠以480Mbps的速率進(jìn)行數(shù)據(jù)傳輸，所以與數(shù)據(jù)傳輸速率為12Mbps的FS模式相比，實(shí)現(xiàn)了高速的數(shù)據(jù)傳輸功能。
但是，在這種可以進(jìn)行高速的數(shù)據(jù)傳輸?shù)腢TMI宏塊中，仍存在著故障檢測(cè)困難的技術(shù)問題。也就是說，在UTMI的宏塊和其前段的SIE(Serial Interface Engine)之間，例如以60MHz的時(shí)鐘頻率(第一時(shí)鐘頻率)在8位總線中進(jìn)行收發(fā)信息處理。因此，在進(jìn)行UTMI宏塊的故障檢出(接線不良、元件不良)時(shí)，需要由外部的測(cè)試器以60MHz的時(shí)鐘頻率從集成電路測(cè)試端子寫入發(fā)送數(shù)據(jù)信號(hào)，或以60MHz的時(shí)鐘頻率讀出接收的數(shù)據(jù)信號(hào)。但是，由于在測(cè)試端子中寄生有很大的寄生電容，所以測(cè)試端子的I/O單元中的信號(hào)延遲較大。因此，要以60MHz的高速時(shí)鐘頻率進(jìn)行測(cè)試的話，則測(cè)試結(jié)果和目標(biāo)值之間的偏差變大，有可能影響到穩(wěn)定測(cè)試的實(shí)現(xiàn)。
特別是在UTMI的宏塊中，如果不將時(shí)鐘頻率設(shè)定為480MHz(60MHz)的話，有時(shí)會(huì)發(fā)生內(nèi)置的模擬電路及高速數(shù)字電路不以HS模式工作的特殊情況。另外如果不以480MHz(60MHz)進(jìn)行測(cè)試，就不能保證HS模式中的高速動(dòng)作，還有可能降低可靠性。

發(fā)明內(nèi)容
鑒于以上的技術(shù)缺欠，本發(fā)明的目的在于提供一種最適合于對(duì)包含高速數(shù)據(jù)通信用物理層電路的宏塊進(jìn)行測(cè)試的測(cè)試電路、包含該測(cè)試電路的集成電路、以及采用該測(cè)試電路的測(cè)試方法。
本發(fā)明提供的測(cè)試電路是用于測(cè)試以第一時(shí)鐘頻率進(jìn)行與第一宏塊之間的收發(fā)信處理的第二宏塊的測(cè)試電路，其包括測(cè)試用信號(hào)發(fā)送緩沖器和信號(hào)接收緩沖器，所述測(cè)試用信號(hào)發(fā)送緩沖器以比第一時(shí)鐘頻率還慢的第二時(shí)鐘頻率存儲(chǔ)來自測(cè)試輸入端子的發(fā)送數(shù)據(jù)信號(hào)；所述測(cè)試用信號(hào)接收緩沖器以比第一時(shí)鐘頻率還慢的第三時(shí)鐘頻率，在測(cè)試輸出端子輸出來自第二宏塊的接收數(shù)據(jù)信號(hào)；在該測(cè)試電路中，所述測(cè)試用發(fā)送緩沖器，以第二時(shí)鐘頻率存儲(chǔ)來自測(cè)試輸入端子的發(fā)送數(shù)據(jù)信號(hào)后，以第一時(shí)鐘頻率對(duì)包含數(shù)據(jù)通信用物理層電路的第二宏塊輸出所存儲(chǔ)的發(fā)送數(shù)據(jù)信號(hào)；所述測(cè)試用信號(hào)接收緩沖器，以第一時(shí)鐘頻率存儲(chǔ)來自第二宏塊的接收數(shù)據(jù)信號(hào)后，以第三時(shí)鐘頻率在測(cè)試輸出端子輸出所存儲(chǔ)的接收數(shù)據(jù)信號(hào)。
根據(jù)本發(fā)明，將來自測(cè)試輸入端子的發(fā)送數(shù)據(jù)信號(hào)，以低速的第二時(shí)鐘頻率(第二速度)存儲(chǔ)到測(cè)試用發(fā)送緩沖器中。而且存儲(chǔ)后，以高速的第一時(shí)鐘頻率(第一速度)讀出測(cè)試用發(fā)送緩沖器的發(fā)送數(shù)據(jù)信號(hào)，輸出到第二宏塊。另外根據(jù)本發(fā)明，以高速的第一時(shí)鐘頻率將來自第二宏塊的接收數(shù)據(jù)信號(hào)存儲(chǔ)在測(cè)試用信號(hào)接收緩沖器中。并在存儲(chǔ)后，以低速的第三時(shí)鐘頻率(第三速度)讀出測(cè)試用信號(hào)接收緩沖器的接收數(shù)據(jù)信號(hào)，由測(cè)試輸出端子輸出。另外，第三時(shí)鐘頻率和第二時(shí)鐘頻率可以相同，也可以不同。
這樣，根據(jù)本發(fā)明，能夠以低速的第二、第三時(shí)鐘頻率，進(jìn)行從測(cè)試輸入端子到測(cè)試用發(fā)送緩沖器的發(fā)送數(shù)據(jù)信號(hào)的存儲(chǔ)(寫入)及、從測(cè)試用接收緩沖器到測(cè)試輸出端子的接收數(shù)據(jù)信號(hào)的輸出(讀出)。因此，即使在測(cè)試輸入端子及測(cè)試輸出端子中發(fā)生信號(hào)延遲，也可以具有充裕的時(shí)間來進(jìn)行測(cè)試，并可以得到穩(wěn)定的測(cè)試結(jié)果。
另外根據(jù)本發(fā)明，能夠以高速的第一時(shí)鐘頻率進(jìn)行從測(cè)試用信號(hào)發(fā)送緩沖器到第二宏塊的輸出處理，以及，從第二宏塊到測(cè)試用信號(hào)接收緩沖器的存儲(chǔ)處理。因此，當(dāng)?shù)诙陦K以高速的第一時(shí)鐘頻率進(jìn)行與第一宏塊間的收發(fā)信時(shí)，也可以提供最適于該第二宏塊的測(cè)試手法。
另外本發(fā)明中，接收發(fā)送數(shù)據(jù)信號(hào)的第二宏塊，在與第一、第二宏塊間的總線不同的第一總線中，以回送模式進(jìn)行收發(fā)信號(hào)處理。以第一時(shí)鐘頻率將以回送模式接收的接收數(shù)據(jù)信號(hào)輸出到第一宏塊一側(cè)時(shí)，所述測(cè)試用接收緩沖器，也可以以第一時(shí)鐘頻率存儲(chǔ)來自第二宏塊的接收數(shù)據(jù)信號(hào)，并以第三時(shí)鐘頻率在測(cè)試輸出端子輸出所存儲(chǔ)的接收數(shù)據(jù)信號(hào)。
另外在第二宏塊的第一總線(例如USB，IEEE1394)中的收發(fā)信處理，優(yōu)選以回送模式進(jìn)行，但也可以不采用回送模式進(jìn)行。
另外本發(fā)明中，包括通信序列發(fā)生器，其以規(guī)定的通信步驟與第二宏塊之間進(jìn)行收發(fā)信處理；所述通信序列發(fā)生器，可以進(jìn)行將測(cè)試用發(fā)送緩沖器存儲(chǔ)的發(fā)送數(shù)據(jù)信號(hào)以第一時(shí)鐘頻率傳送到第二宏塊中的發(fā)送處理，還可以進(jìn)行將來自第二宏塊的接收數(shù)據(jù)信號(hào)以第一時(shí)鐘頻率在測(cè)試用信號(hào)接收緩沖器接收的接收處理。
這樣的話，由通信序列發(fā)生器自動(dòng)地進(jìn)行與第二宏塊間的收發(fā)信處理，可以提高測(cè)試效率。另外，通信序列發(fā)生器，也可以只有發(fā)送處理功能或接收處理功能的任意一項(xiàng)功能。
另外本發(fā)明中，包含第一選擇器和第二選擇器，該第一選擇器的第一輸入端接收來自第一宏塊的輸出信號(hào)，在其第二輸入端接收來自測(cè)試用信號(hào)發(fā)送緩沖器的發(fā)送數(shù)據(jù)信號(hào)；該第二選擇器的第一輸入端輸入來自第一選擇器的輸出信號(hào)，在其第二輸入端，輸入來自第二宏塊的接收數(shù)據(jù)信號(hào)；在測(cè)試第二宏塊的第二測(cè)試模式時(shí)，所述第一選擇器的第二輸入端輸入的發(fā)送數(shù)據(jù)信號(hào)輸出到第二宏塊中，所述第二選擇器，其第二輸入端輸入的來自第二宏塊的接收數(shù)據(jù)信號(hào)輸出到測(cè)試用信號(hào)接收緩沖器中也可以。
另外本發(fā)明中，測(cè)試第一宏塊的第一測(cè)試模式時(shí)，所述第一選擇器，將輸入到第一輸入端的第一宏塊來的輸出信號(hào)輸出到第二選擇器的第一輸入端中，所述第二選擇器，將輸入到第一輸入端的第一選擇器來的輸出信號(hào)輸出到第一宏塊中也可以。
這樣的話，例如，通過采用第一測(cè)試模式，可以檢測(cè)出第一宏塊和測(cè)試電路的連接部分的故障。另外，通過采用第二測(cè)試模式，可以檢測(cè)出測(cè)試電路和第二宏塊的連接部分的故障。這樣，就可以實(shí)現(xiàn)第一、第二宏塊間的連接部分的故障檢測(cè)。
另外通常工作模式(非第一、第二測(cè)試模式)中，第一選擇器，其第一輸入端中輸入的來自第一宏塊的輸出信號(hào)輸出到第二宏塊，第二選擇器，其第二輸入端中輸入的第二宏塊來的輸出信號(hào)也可以輸出到第一宏塊。另外第一、第二選擇器具有的輸入端，不僅限于第一、第二輸入端，也可以具有3個(gè)以上的輸入端。
另外本發(fā)明中，對(duì)于測(cè)試電路和第一宏塊共同設(shè)定掃描路徑，所述第一測(cè)試模式也可以是采用所述掃描路徑以掃描手法進(jìn)行測(cè)試的掃描模式。
這里所謂設(shè)定掃描路徑是指，比如，設(shè)定從掃描輸入端子(1或多個(gè))經(jīng)由掃描用觸發(fā)器(掃描電路)到掃描輸出端子(1或多個(gè))的路徑。
另外本發(fā)明從第一宏塊向測(cè)試電路的輸出信號(hào)的個(gè)數(shù)是I個(gè)，包含(I-J)個(gè)的虛擬掃描用觸發(fā)器，其在從測(cè)試電路到第一宏塊的輸入信號(hào)數(shù)是J個(gè)(I＞J)時(shí)，保持從第一選擇器的I本的輸出信號(hào)中(I-J)個(gè)輸出信號(hào)，在所述掃描模式時(shí)，所述虛擬掃描用觸發(fā)器也可以通過掃描路徑輸出保持的輸出信號(hào)。
這樣的話，就可以高效地檢查出第一宏塊的I個(gè)輸出信號(hào)(第一～第I的輸出信號(hào))中，(I-J)個(gè)輸出信號(hào)(第J～第I的輸出信號(hào))的連接不良等。
另外本發(fā)明有涉及一種集成電路，是包括以上任意一種測(cè)試電路、所述第一宏塊和所述第二宏塊的集成電路。
另外本發(fā)明涉及一種測(cè)試方法，是采用包含測(cè)試用發(fā)送緩沖器和測(cè)試用接收緩沖器的測(cè)試電路，對(duì)以第一時(shí)鐘頻率和第一宏塊間進(jìn)行收發(fā)信處理的第二宏塊，進(jìn)行測(cè)試的測(cè)試方法，該測(cè)試方法，是將測(cè)試輸入端子來的發(fā)送數(shù)據(jù)信號(hào)，以比第一時(shí)鐘頻率慢的第二時(shí)鐘頻率，存儲(chǔ)在測(cè)試用發(fā)送緩沖器中，將發(fā)送數(shù)據(jù)信號(hào)存儲(chǔ)后，以第一時(shí)鐘頻率將存儲(chǔ)的發(fā)送數(shù)據(jù)信號(hào)，對(duì)包含數(shù)據(jù)通信用的物理層電路的第二宏塊輸出，將來自第二宏塊的接收數(shù)據(jù)信號(hào)，以第一時(shí)鐘頻率存儲(chǔ)在測(cè)試用信號(hào)接收緩沖器中，在存儲(chǔ)接收數(shù)據(jù)信號(hào)后，以比第一時(shí)鐘頻率慢的第三時(shí)鐘頻率，將存儲(chǔ)的接收數(shù)據(jù)信號(hào)輸出到測(cè)試輸出端子。
另外本發(fā)明中，接收發(fā)送數(shù)據(jù)信號(hào)的第二宏塊，以回送模式進(jìn)行收發(fā)信，以回送模式接收的接收數(shù)據(jù)信號(hào)以第一時(shí)鐘頻率輸出時(shí)，也可以將被輸出的接收數(shù)據(jù)信號(hào)以第一時(shí)鐘頻率存儲(chǔ)在測(cè)試用信號(hào)接收緩沖器中，并存儲(chǔ)的接收數(shù)據(jù)信號(hào)以第三時(shí)鐘頻率輸出到測(cè)試輸出端子。
還有，在本發(fā)明中，所述測(cè)試電路包括以規(guī)定通信步驟和第二宏塊間進(jìn)行收發(fā)信處理的通信序列發(fā)生器，采用所述通信序列發(fā)生器，以第一時(shí)鐘頻率將測(cè)試用發(fā)送緩沖器中存儲(chǔ)的發(fā)送數(shù)據(jù)信號(hào)發(fā)送到第二宏塊；采用所述通信序列發(fā)生器，以第一時(shí)鐘頻率在測(cè)試用信號(hào)接收緩沖器接收來自第二宏塊的接收數(shù)據(jù)信號(hào)。
另外本發(fā)明中，所述測(cè)試電路包括第一選擇器和第二選擇器，該第一選擇器的第一輸入端接收來自第一宏塊的輸出信號(hào)，其第二輸入端接收來自測(cè)試用信號(hào)發(fā)送緩沖器的發(fā)送數(shù)據(jù)信號(hào)，所述第二選擇器的第一輸入端，接收來自第一選擇器的輸出信號(hào)，其第二輸入端，接收來自第二宏塊的接收數(shù)據(jù)信號(hào)；在測(cè)試第二宏塊的第二測(cè)試模式時(shí)，還可以將在所述第一選擇器的第二輸入端接收的發(fā)送數(shù)據(jù)信號(hào)，輸出到第二宏塊中；將在所述第二選擇器的第二輸入端接收的來自第二宏塊的接收數(shù)據(jù)信號(hào)，輸出到測(cè)試用信號(hào)接收緩沖器中。
另外本發(fā)明中，也可以在對(duì)第一宏塊進(jìn)行測(cè)試的第一測(cè)試模式中，將所述第一選擇器的第一輸入端接收的來自第一宏塊的輸出信號(hào)，輸出到第二選擇器的第一輸入端，將所述第二選擇器的第一輸入端接收的來自第一選擇器的輸出信號(hào)，輸出到第一宏塊。
此外，本發(fā)明中，也可以對(duì)于測(cè)試電路與第一宏塊一起設(shè)定掃描路徑，所述第一測(cè)試模式時(shí)，采用掃描路徑以掃描手法進(jìn)行測(cè)試。
另外，本發(fā)明中，從第一宏塊向測(cè)試電路傳輸?shù)妮敵鲂盘?hào)數(shù)是I個(gè)，當(dāng)從測(cè)試電路向第一宏塊的輸入信號(hào)的個(gè)數(shù)為J個(gè)(I＞J))時(shí)，來自第一選擇器的I個(gè)輸出信號(hào)中的(I-J)個(gè)輸出信號(hào)保持在虛擬掃描用觸發(fā)器中，在所述掃描模式時(shí)，被保持的輸出信號(hào)也可以通過掃描路徑輸出。


圖1A、圖1B是是關(guān)于包括宏塊的集成電路的測(cè)試方法示意圖。
圖2是本實(shí)施形態(tài)涉及的測(cè)試電路的構(gòu)成例。
圖3A、圖3B、圖3C是圖2的測(cè)試電路的工作示意圖。
圖4是測(cè)試電路動(dòng)作的波形圖。
圖5是包含通信序列發(fā)生器的測(cè)試電路的構(gòu)成例。
圖6是包含選擇器的測(cè)試電路的構(gòu)成例。
圖7A、圖7B是圖6的測(cè)試電路的動(dòng)作示意圖。
圖8是宏塊及測(cè)試電路中設(shè)定掃描路徑的方法示意圖。
圖9A、圖9B是掃描方法的示意圖。
圖10是利用掃描方法的測(cè)試方法的流程圖。
圖11是包含虛擬掃描用FF的測(cè)試電路示例。
圖12A、圖12B、圖12C是包含虛擬掃描用FF的示意圖。
圖13是本實(shí)施形態(tài)涉及的測(cè)試電路的詳細(xì)示例。
圖14是緩沖器的地址映射例。
圖15A～圖15D是本實(shí)施形態(tài)涉及的測(cè)試用緩沖器、測(cè)試用發(fā)送緩沖器、測(cè)試用接收緩沖器的示意圖。
圖16是通信序列發(fā)生器的構(gòu)成例。
圖17是說明測(cè)試電路及通信序列發(fā)生器的動(dòng)作的波形圖。
圖18是說明測(cè)試電路及通信序列發(fā)生器的動(dòng)作的波形圖。
圖19是宏塊MB1的一例。
圖20是宏塊MB2的一例具體實(shí)施方式
下面，就本發(fā)明的優(yōu)選實(shí)施方式進(jìn)行詳細(xì)說明。以下說明的實(shí)施方式，并不是對(duì)權(quán)利要求中記載的本發(fā)明內(nèi)容的不正當(dāng)限定。而且在本實(shí)施方式中描述的構(gòu)成，并不都是必須作為本發(fā)明的解決方案加以全部采納。
1.宏塊的發(fā)送接收測(cè)試圖1A中，表示通過連接多個(gè)宏塊MB1、MB2(宏單元，電路塊)構(gòu)成的集成電路的例子。這里MB2是包含數(shù)據(jù)通信用的物理層電路PHY的宏塊，例如是基于UTMI(USB2.0 TransceiverMacrocell Interface)的宏塊。另外MB1是包含控制MB2的電路SIE(Serial Interface Engine)等的宏塊。
在進(jìn)行圖1A所示的集成電路的故障檢測(cè)時(shí)，例如，如圖1B所示，關(guān)于宏塊MB1內(nèi)部的故障檢測(cè)，可以通過在MB1中設(shè)定掃描路徑進(jìn)行的公知掃描手法來實(shí)現(xiàn)。
另外，對(duì)于宏塊MB2內(nèi)部的故障檢測(cè)，例如也可以通過從測(cè)試輸入端子TPI輸入測(cè)試輸入信號(hào)TIN，從測(cè)試輸出端子TPO輸出作為其結(jié)果的測(cè)試輸出信號(hào)TOUT來實(shí)現(xiàn)對(duì)宏塊MB2內(nèi)部的故障檢測(cè)。具體而言，將宏塊MB2的USB(廣義上是第一總線)上的收發(fā)信處理設(shè)為回送模式，使MB2自身可以將在USB上傳送的發(fā)送數(shù)據(jù)信號(hào)，作為接收數(shù)據(jù)信號(hào)而接收。并且如果外部測(cè)試器從測(cè)試輸入端子TPI輸入的發(fā)送數(shù)據(jù)信號(hào)TIN，那么，宏塊MB2在USB上傳送被輸入的發(fā)送數(shù)據(jù)信號(hào)。另外，如果設(shè)定成回送模式的MB1將其發(fā)送數(shù)據(jù)信號(hào)作為接收數(shù)據(jù)信號(hào)在USB上接收，則其接收數(shù)據(jù)信號(hào)被輸出到宏塊MB1一側(cè)，通過測(cè)試輸出端子TPO由外部測(cè)試器讀出，并且測(cè)試器對(duì)被讀出的接收數(shù)據(jù)信號(hào)是否與目標(biāo)值一致進(jìn)行判斷。
還有，宏塊MB2，在USB上例如以480MHz的時(shí)鐘頻率進(jìn)行數(shù)據(jù)的收發(fā)處理。這樣，就能夠以例如60MHz的時(shí)鐘頻率(第一時(shí)鐘頻率CF1)宏塊MB2和包含SIE的宏塊MB1間進(jìn)行收發(fā)信號(hào)處理。因此，從測(cè)試輸入端子TP1輸入發(fā)送數(shù)據(jù)信號(hào)TIN時(shí)，需要60MHz的時(shí)鐘頻率(CF1)。另外從測(cè)試輸出端子TPO輸出接收數(shù)據(jù)信號(hào)TOUT時(shí)，也要以60MHz的時(shí)鐘頻率進(jìn)行輸出。
但是，測(cè)試端子TPI、TP0中通常寄生有較大的寄生電容，因此，測(cè)試端子的I/O單元中的信號(hào)延遲值大，集成電路的制造步驟的變動(dòng)及溫度變化會(huì)使信號(hào)延遲值的散差加大。因此，在60MHz的高速時(shí)鐘頻率下，如果通過端子TPI輸入信號(hào)TIN，通過端子TPO讀出信號(hào)TOUT，則由于信號(hào)延遲而使測(cè)試結(jié)果和目標(biāo)值之間產(chǎn)生不匹配。因此，不能得到穩(wěn)定的測(cè)試結(jié)果成為技術(shù)難題。
再有，以如圖1B所示的手法測(cè)試時(shí)，存在著連接部分10(I條信號(hào)S12的接線及J條信號(hào)SC21的接線)的故障檢測(cè)困難的課題。也就是說，即使在宏塊MB1上設(shè)定掃描路徑后進(jìn)行測(cè)試，但對(duì)連接部分10(信號(hào)SC12，SC21)的故障檢出率，例如故障檢測(cè)率達(dá)到90％以上的測(cè)試圖的生成卻很困難，因此，導(dǎo)致測(cè)試圖的研發(fā)時(shí)間長和成本高。
另外圖1B的方法中，由于需要設(shè)(I+J)個(gè)測(cè)試端子TPI和TPO，所以端子數(shù)增加，導(dǎo)致集成電路的成本提高。所以，期待實(shí)現(xiàn)可以解決以上課題的測(cè)試電路。
2.測(cè)試電路圖2中表示本實(shí)施形態(tài)的測(cè)試電路TC及含有此集成電路的例子。另外圖2中宏塊數(shù)為兩個(gè)，但本實(shí)施形態(tài)的集成電路也可以包含三個(gè)以上的宏塊。
圖2中宏塊(電路塊)MB1，MB2，是包含有1個(gè)或多個(gè)特定功能的電路(例如通信用電路，控制通信用電路的電路，和總線的接口電路，RAM，CPU，DSP，液晶驅(qū)動(dòng)程序，CCD控制器，或用戶的自定義電路等)的電路塊。
具體而言，MB2是包含通信用的物理層電路PHY的通信用宏塊，更為具體的講是基于UTMI規(guī)格(特定的接口規(guī)格)的宏塊。另外MB 1例如是包含控制MB2的電路(SIE)、緩沖器、接口電路、或用戶的自定義電路宏塊。換言之，MB1是由邏輯電路構(gòu)成的宏塊，MB2是包含通信用物理層電路PHY等的模擬電路的宏塊。并且MB2是以時(shí)鐘頻率CF1(CF1的時(shí)鐘信號(hào))在和宏塊MB 1之間進(jìn)行發(fā)送數(shù)據(jù)信號(hào)、接收數(shù)據(jù)信號(hào)的收發(fā)處理的宏塊。
測(cè)試電路TC包含測(cè)試用信號(hào)發(fā)送緩沖器TXB。此TXB是以比CF1(第一時(shí)鐘頻率)慢的CF2(第二時(shí)鐘頻率)存儲(chǔ)(store)來自測(cè)試輸入端子TPI的發(fā)送數(shù)據(jù)信號(hào)TI(測(cè)試輸入信號(hào))的緩沖器，更具體的說，TXB是與頻率CF2的時(shí)鐘信號(hào)同步存儲(chǔ)TPI來的信號(hào)TI的緩沖器。
測(cè)試電路TC包含測(cè)試用信號(hào)接收緩沖器RXB。此RXB是以比頻率CF1慢的頻率CF3(第三時(shí)鐘頻率)將接收數(shù)據(jù)信號(hào)TO(測(cè)試輸出信號(hào))輸出到測(cè)試輸出端子TPO的緩沖器。更具體的RXB是與頻率CF3的時(shí)鐘信號(hào)同步將信號(hào)TO輸出到TPO的緩沖器。
如果參照?qǐng)D3A進(jìn)行描述的話，在本實(shí)施形態(tài)中，測(cè)試用發(fā)送緩沖器TXB，以較慢的時(shí)鐘頻率CF2存儲(chǔ)(與CF2的時(shí)鐘信號(hào)同步存儲(chǔ))測(cè)試輸入端子TPI來的發(fā)送數(shù)據(jù)信號(hào)TI。也就是說外部測(cè)試器以頻率CF2，通過端子TPI將發(fā)送數(shù)據(jù)信號(hào)寫入TXB。并且TXB在存儲(chǔ)結(jié)束后(在規(guī)定字節(jié)數(shù)的數(shù)據(jù)存儲(chǔ)后)，如圖3B所示，將存儲(chǔ)的發(fā)送數(shù)據(jù)信號(hào)TIN，以比CF2快的頻率CF1對(duì)宏塊MB2輸出(與CF1的時(shí)鐘信號(hào)同步輸出)。于是，宏塊MB2以頻率CF1接受發(fā)送數(shù)據(jù)信號(hào)TIN。
其后，宏塊MB2以較快的頻率CF1將接收數(shù)據(jù)信號(hào)TOUT輸出到測(cè)試電路TC。更具體而言，接受發(fā)送數(shù)據(jù)信號(hào)TIN的宏塊MB2，在USB(廣義的第一總線)上以回送模式進(jìn)行收發(fā)信處理，把以回送模式接收的接收數(shù)據(jù)信號(hào)，以頻率CF1輸出到宏塊MB1一側(cè)(測(cè)試電路TC一側(cè))。
于是如圖3C所示，測(cè)試用接收緩沖器RXB，以較快的時(shí)鐘頻率CF1存儲(chǔ)(與CF1時(shí)鐘信號(hào)同步存儲(chǔ))從宏塊MB2來的接收數(shù)據(jù)信號(hào)TOUT。并且RXB在存儲(chǔ)結(jié)束后，將存儲(chǔ)的接收數(shù)據(jù)信號(hào)TO以較快的時(shí)鐘頻率CF3輸出到測(cè)試輸出端子TPO(與CF3的時(shí)鐘信號(hào)同步輸出)。也就是說，外部的測(cè)試器通過端子TPO，以頻率CF3將接收數(shù)據(jù)信號(hào)從RXB讀出，并且，讀出的接收數(shù)據(jù)信號(hào)和期待值比較后，判斷測(cè)試的合格與否。另外CF2和CF3可以是同一頻率，也可以是不同的頻率。
如以上所述本實(shí)施形態(tài)，以較慢的頻率CF2在發(fā)送緩沖器TXB保存接收數(shù)據(jù)后，以快的頻率CF1從TXB讀出已保存的接收數(shù)據(jù)。另外以較快的頻率CF1將MB2來的接收數(shù)據(jù)保存在接收緩沖器RXB后，以較慢的頻率CF3從RXB讀出已存儲(chǔ)的接收數(shù)據(jù)。
因此，通過端子TPI寫入發(fā)送緩沖器TXB的寫入處理，及通過TPO從接收緩沖器RXB讀出的讀出處理，就可以通過較慢的頻率CF2，CF3進(jìn)行。因此，測(cè)試器可以保持充裕的時(shí)間進(jìn)行信號(hào)的寫入及讀出處理。此結(jié)果，即使假設(shè)在這些端子TPI、TPO的I/O單元中發(fā)生了信號(hào)延遲，也可以毫無問題地進(jìn)行測(cè)試結(jié)果和目標(biāo)值的比較處理，能夠?qū)崿F(xiàn)穩(wěn)定的測(cè)試動(dòng)作。
另外UTMI標(biāo)準(zhǔn)的宏塊MB2中，其包含的模擬電路及高速邏輯電路，存在HS模式時(shí)只以480MHz(60MHz)的頻率工作的問題。另外如果不以480MHz的頻率使宏塊MB2工作后測(cè)試的話，有可能無法切實(shí)保證在USB2.0的HS模式中的高速動(dòng)作。
根據(jù)本實(shí)施形態(tài)，可以通過高頻CF1(60MHz)進(jìn)行發(fā)送緩沖器TXB的發(fā)送數(shù)據(jù)信號(hào)的輸出，以及，向接收緩沖器RXB進(jìn)行接收數(shù)據(jù)信號(hào)的存儲(chǔ)。因此，可使宏塊MB2能以高頻(模擬電路及高速邏輯電路是480MHz，接口電路是60MHz)工作。此結(jié)果，即可以一邊使宏塊MB2正確工作一邊測(cè)試，同時(shí)還可提高測(cè)試的可靠性。
圖4中給出了示意圖2的測(cè)試電路的動(dòng)作波形圖。TCK是測(cè)試用的時(shí)鐘信號(hào)，TAD是地址信號(hào)，用于指定發(fā)送緩沖器TXB和接收緩沖器RXB的地址。另外TWR是TXB的寫信號(hào)，TRD是RXB的讀信號(hào)。還有WCK是對(duì)TXB寫入發(fā)送數(shù)據(jù)信號(hào)的時(shí)鐘信號(hào)，此WCK例如可以由TCK和TWR生成。RCK還是從RXB讀出接收數(shù)據(jù)信號(hào)的時(shí)鐘信號(hào)，該RCK例如可以由TCK和TRD生成。
如圖4的B1所示，向圖3A所示的發(fā)送緩沖器TXB的寫入處理，可通過低頻CF2的時(shí)鐘信號(hào)WCK進(jìn)行。
另外如圖4的B2所示，從圖3B所示發(fā)送緩沖器TXB讀出發(fā)送數(shù)據(jù)信號(hào)的讀出處理，及向接收緩沖器RXB寫入接收數(shù)據(jù)信號(hào)的寫入處理(MB2的收發(fā)信)，可通過高頻CF1的時(shí)鐘信號(hào)TCK進(jìn)行。
另外如圖4的B3所示，圖3C中說明的從接收緩沖器RXB的接收數(shù)據(jù)信號(hào)的讀出處理，可由低頻CF3的時(shí)鐘信號(hào)RCK進(jìn)行。
3.通信序列發(fā)生器本實(shí)施形態(tài)中，如圖5所示測(cè)試電路TC中可以包含通信序列發(fā)生器CSQ。
這里通信序列發(fā)生器CSQ在和宏塊MB2之間以規(guī)定的通信步驟(基于UTMI等的通信宏塊規(guī)格的通信步驟)進(jìn)行收發(fā)信處理。并且，發(fā)送緩沖器TXB中，從端子TPI以頻率CF2存儲(chǔ)發(fā)送數(shù)據(jù)信號(hào)，存儲(chǔ)完成后，通信序列發(fā)生器CSQ將發(fā)送緩沖器TXB中存儲(chǔ)的發(fā)送數(shù)據(jù)信號(hào)以頻率CF1自動(dòng)發(fā)送到宏塊MB2。
然后，CSQ以頻率CF1自動(dòng)接收MB2來的數(shù)據(jù)信號(hào)在接收緩沖器RXB中存儲(chǔ)。并且向接收緩沖器RXB的接收數(shù)據(jù)信號(hào)的存儲(chǔ)完成后，存儲(chǔ)的的接收數(shù)據(jù)信號(hào)以頻率CF3讀出，輸出到端子TPO。
如果采用這樣的通信序列發(fā)生器CSQ，可以自動(dòng)的進(jìn)行從發(fā)送緩沖器TXB讀取發(fā)送數(shù)據(jù)信號(hào)的發(fā)送處理，及從宏塊MB2接受接收數(shù)據(jù)信號(hào)并寫入接收緩沖器RXB的接收處理等，以求測(cè)試的高效率化。
4.連接部分的故障檢測(cè)在圖6中表示可以提高圖1的MB1、MB2間的連接部分10中的故障檢測(cè)率的測(cè)試電路TC的構(gòu)成例。
此測(cè)試電路TC包含選擇器SEL1(第一選擇器)。這里SEL1在其第一輸入端接收MB1(第一宏塊)的輸出信號(hào)M1OUT。另外在其第二輸入端接收MB2(第二宏塊)用的測(cè)試輸入信號(hào)TIN。此SEL1的選擇動(dòng)作由選擇信號(hào)SS1控制。
測(cè)試電路TC包含選擇器SEL2(第二選擇器)。這里SEL2在其第一輸入端接收SEL1的輸出信號(hào)SQ。另外，其第二輸入端接收MB2的輸出信號(hào)M2OUT。此SEL2的選擇動(dòng)作由選擇信號(hào)SS2控制。
并且如圖7A所示測(cè)試MB1的第一測(cè)試模式(例如掃描模式)中，選擇器SEL1，選擇其第一輸入端接收的MB1的輸出信號(hào)M1OUT(例如I個(gè))，將其輸出信號(hào)SQ輸出到SEL2的第一輸入端。另外選擇器SEL2，將其第一輸入端接收的第一選擇器的輸出信號(hào)SQ，作為輸入信號(hào)M1IN(例如J個(gè))輸出到MB1。如圖7A所示，此第一測(cè)試模式中，從端子DTIN(數(shù)據(jù)輸入端子或掃描輸入端子SCIN等)輸入測(cè)試圖信號(hào)(邏輯測(cè)試圖)。并且，從端子DTOUT(數(shù)據(jù)輸出端子或掃描輸出端子SCOUT等)輸出的結(jié)果和目標(biāo)值比較后進(jìn)行驗(yàn)證。
另一方面，如圖7B所示，測(cè)試MB2的第二測(cè)試模式中，SEL1將其第二輸入端接收的MB2用的測(cè)試輸入信號(hào)TIN(例如I個(gè))，作為輸入信號(hào)M2IN(例如I個(gè))輸出到MB2。另外SEL2將在其第二輸入端接收的MB2的輸出信號(hào)M2OUT(例如J個(gè))，作為MB2用的測(cè)試輸出信號(hào)TOUT(例如J個(gè))輸出。在此第二測(cè)試模式中，從端子TPI輸入測(cè)試輸入信號(hào)(邏輯測(cè)試圖，發(fā)送數(shù)據(jù)信號(hào))。而且端子TPO中輸出的測(cè)試輸出信號(hào)(邏輯測(cè)試圖的結(jié)果，接收數(shù)據(jù)信號(hào))和目標(biāo)值比較后進(jìn)行驗(yàn)證。
另外，在非第一、第二測(cè)試模式的通常工作模式(集成電路通常動(dòng)作的模式)中，從宏塊MB 1輸出的輸出信號(hào)M1OUT，通過選擇器SEL1作為對(duì)宏塊MB2的輸入信號(hào)M2IN輸入到MB2中。另外宏塊MB2輸出的輸出信號(hào)M2OUT，通過選擇器SEL2作為對(duì)宏塊MB1的輸入信號(hào)M1IN輸入到MB1中。
另外，測(cè)試輸入信號(hào)TIN從測(cè)試輸入端子TPI通過圖2中描述的測(cè)試用信號(hào)發(fā)送緩沖器TXB輸入到選擇器SEL1中。測(cè)試輸出信號(hào)TOUT，從選擇器SEL2，通過圖2中描述的測(cè)試用信號(hào)接收緩沖器RXB輸出到測(cè)試輸出端子TPO。
根據(jù)圖6所示的本實(shí)施形態(tài)的測(cè)試電路TC，可通過圖7A所示的第一的測(cè)試模式，檢測(cè)出宏塊MB1和測(cè)試電路TC的連接部分12的故障(連接不良)。另外通過圖7B的第二測(cè)試模式，使測(cè)試電路TC和宏塊MB2的連接部分14的故障檢出成為可能。這樣，結(jié)果是以圖1說明的宏塊MB1，MB2間的連接部分10的故障檢測(cè)成為可能。
并且根據(jù)圖7A的第一測(cè)試模式，可以比較容易地作成檢測(cè)連接部分12的故障的測(cè)試圖(自動(dòng)生成)。另外也容易進(jìn)行圖7B的第二測(cè)試模式中的連接部分14的故障檢出。再采用測(cè)試輸入信號(hào)TIN及測(cè)試輸出信號(hào)TOUT的話，即使宏塊MB2包含通信用物理層電路等的模擬電路時(shí)，其測(cè)試也能夠簡單化。因此根據(jù)本實(shí)施方式，能夠在謀求測(cè)試圖開發(fā)周期的短縮化、低成本化的同時(shí)，還可以提高故障檢出率，提高集成電路的可靠性。
5.掃描方法圖7A的第一測(cè)試模式優(yōu)選是以掃描手法進(jìn)行測(cè)試的掃描模式。例如，如圖8所示，不僅對(duì)宏塊MB1，對(duì)于測(cè)試電路TC也設(shè)定掃描路徑。也就是說，將宏塊MB1內(nèi)的觸發(fā)電路和測(cè)試電路TC內(nèi)的觸發(fā)電路都置換為掃描用FF(掃描電路)，這些掃描用FF通過網(wǎng)絡(luò)連接構(gòu)成掃描路徑(掃描鏈)。換言之，是將宏塊MB1及測(cè)試電路TC看成是1個(gè)宏塊MB12，對(duì)于MB12的網(wǎng)表，采用公知的掃描測(cè)試用工具插入掃描用FF(設(shè)定掃描路徑)。
例如圖9A中表示包含觸發(fā)電路FF1，F(xiàn)F2，PF3和組合邏輯電路CM1、CM2的電路。這個(gè)電路以掃描手法測(cè)試時(shí)，如圖9B所示，將觸發(fā)電路FF1、FF2、FF3，置換為具有選擇器SLI、SL2、SL3的掃描用觸發(fā)電路SFF1、SFF2、SFF3。另外設(shè)置通過組合邏輯電路CM1、CM2的通常路徑的旁路掃描路徑SCPI、SCP2。
并且首先，將掃描允許信號(hào)SCEN設(shè)定為第一電平(例如高電平)，讓選擇器SL1，SL2，SL3選擇掃描路徑一側(cè)(SCIN一側(cè))。并且從掃描輸入端子SC1N依次串行輸入測(cè)試圖信號(hào)，并對(duì)觸發(fā)電路FF1、FF2、FF3設(shè)定測(cè)試圖信號(hào)。
然后，將掃描允許信號(hào)SCEN設(shè)定為第二電平(例如低電平)，使選擇器SL1、SL2、SL3選擇通常路徑一側(cè)(D1N一側(cè))。并且將時(shí)鐘信號(hào)CK只是例如1時(shí)鐘脈沖部分設(shè)為激活，將觸發(fā)電路FF1、FF2的輸出信號(hào)輸入到組合電路CM1和CM2中的同時(shí)，將CM1、CM2的輸出信號(hào)保持在FF2、FF3中。
然后，將掃描允許信號(hào)SCEN設(shè)定為第一電平，使選擇器SL1、SL2、SL3選擇掃描路徑一側(cè)(SCIN側(cè))。并且，將觸發(fā)電路FF1、FF2和FF3中保持的測(cè)試結(jié)果信號(hào)，通過掃描路徑SCP1、SCP2，從掃描輸出端子SCOUT串行輸出，并和目標(biāo)值比較。這樣的話，可以測(cè)試觸發(fā)電路FFI、FF2、FF3及組合邏輯電路CM1和CM2的元件不良，及這些電路間的接線不良。
圖10中表示采用掃描法的測(cè)試方法的流程圖。首先進(jìn)行電路設(shè)計(jì)，生成設(shè)計(jì)的電路的網(wǎng)表(步驟S1，S2)。然后，采用公知的掃描測(cè)試用工具，在設(shè)計(jì)的電路上插入掃描FF，生成包含掃描FF的網(wǎng)表(步驟S3，S4)。再采用包含掃描FF的網(wǎng)表進(jìn)行邏輯仿真，生成測(cè)試圖(自動(dòng)生成)(步驟S5，S6)。然后，進(jìn)行電路的布圖設(shè)計(jì)，生成屏蔽數(shù)據(jù)(步驟S7，S8)。并且，采用在步驟S6中作成(自動(dòng)生成)的測(cè)試圖，進(jìn)行試制品或批量產(chǎn)品的測(cè)試(步驟S9)。
如果采用上述掃描方法，宏塊的規(guī)模多少會(huì)增大，但是，由于能夠斷開位于掃描FF之間的組合邏輯電路，進(jìn)行局部測(cè)試，因此，可以使測(cè)試圖的生成變的簡單化，同時(shí)還能提高故障的檢測(cè)率。
并且本實(shí)施形態(tài)中如圖8所示，將宏塊MB1和測(cè)試電路TC看作1個(gè)宏塊MB12，對(duì)于宏塊MB1及測(cè)試電路TC，設(shè)定從掃描輸入端子SC1N到掃描輸出端子SCOUT的掃描路徑(插入掃描用FF)。因此，可以容易地建立能以高故障檢出率檢出宏塊MB1和測(cè)試電路TC之間的連接部分12的故障(連接不良)的測(cè)試圖。因此可以實(shí)現(xiàn)測(cè)試圖開發(fā)的期間縮短和低成本化。
6.虛擬掃描用觸發(fā)器在本實(shí)施形態(tài)中，如圖11所示測(cè)試電路TC中可以包含1個(gè)或多個(gè)虛擬的掃描用觸發(fā)器DSFF。
例如圖11中，從宏塊MB1的輸出信號(hào)M1OUT的個(gè)數(shù)是I個(gè)，從測(cè)試電路TC到MB1的輸入信號(hào)的個(gè)數(shù)為J個(gè)(I＞J。I、J是自然數(shù)或大于等于2的整數(shù))。也就是說，輸出信號(hào)M10UT的個(gè)數(shù)比輸入信號(hào)M1IN的個(gè)數(shù)多。這樣信號(hào)個(gè)數(shù)不同時(shí)，為了實(shí)現(xiàn)測(cè)試電路TC及宏塊MB1中的整體設(shè)定掃描路徑的圖8的手法，圖11中，使虛擬掃描用觸發(fā)器DSFF包含在測(cè)試電路TC中。
具體而言，在測(cè)試電路TC內(nèi)設(shè)置(I-J)個(gè)虛擬掃描用觸發(fā)器DSFF，用于保持選擇器SEL1的I個(gè)輸出信號(hào)(第1-第I的輸出信號(hào))中的(I-J)個(gè)輸出信號(hào)(第J至第I的輸出信號(hào))。并且，在圖8中說明的掃描模式(第一測(cè)試模式)時(shí)，虛擬掃描用觸發(fā)器DSFF，通過掃描路徑(從掃描輸入端子，經(jīng)掃描用觸發(fā)器，到掃描輸出端子的路徑)，輸出保持的輸出信號(hào)。即DSFF保持從前段的掃描用觸發(fā)器輸入的信號(hào)，并將保持的信號(hào)向后段的掃描用觸發(fā)器輸出。
例如，使在圖10所示的步驟S2生成的網(wǎng)表包含如圖12A所示的3個(gè)(廣義上是(I-J)個(gè))虛擬觸發(fā)器DFF1、DFF2、DFF3。在這些DFF1、DFF2、DFF3的數(shù)據(jù)端子D上連接選擇器SEL1的I個(gè)輸出信號(hào)中的(I-J)個(gè)輸出信號(hào)DIN1、DIN2、DIN3(第J至第I的輸出信號(hào))。
并且根據(jù)圖10的步驟S4、S5中說明的掃描手法，將網(wǎng)表中的DFF1、DFF2、DFF3如圖12B所示置換為虛擬掃描用觸發(fā)器DSFF1、DSFF2、DSFF3(在通常動(dòng)作模式中無意義的無效虛擬觸發(fā)電路)。
并且掃描模式時(shí)，使SL1、SL2、SL3選擇DIN一側(cè)，將信號(hào)DIN1、DIN2、DrN3(選擇器SEL1或SEL1的后段的掃描用觸發(fā)器輸出的(I-J)個(gè)輸出信號(hào))，保持在DFF1、DFF2、DFF3。然后，使SL1、SL2、SL3選擇SCIN一側(cè)，通過從SCIN到SCOUT的掃描路徑，串行輸出DFF1、DFF2、DFF3(DSFF1～DSFF3)中保持的信號(hào)DIN1、DIN2、DIN3。
圖12C中，概念性地示出了宏塊MB1及測(cè)試電路TC上設(shè)定的掃描路徑的狀態(tài)。。例如圖12C中，從MB1到TC的輸出信號(hào)M1OUT-1、M1OUT-2是2個(gè)(I個(gè))，從TC向MB1的輸入信號(hào)M1OUT-1、M1OUT-2是2個(gè)(I個(gè))，從TC向MB1的輸入信號(hào)M1IN是1個(gè)，因此，設(shè)置了1個(gè)(I-J個(gè))虛擬的掃描用觸發(fā)器DSFF1。
另外，在SEL1-1(第一選擇器)的第一輸入端，接收MB 1內(nèi)的觸發(fā)器FF6的輸出信號(hào)M1OUT-1，在第二輸入端，輸入來自測(cè)試輸入端子TPI-1(TXB)的測(cè)試輸入信號(hào)TIN-1。另外，SEL1-1的輸出信號(hào)SQ-1由TC內(nèi)設(shè)置的虛擬掃描用觸發(fā)器DSFF2的數(shù)據(jù)端子輸入。
另外SEL1-2(第一選擇器)的第一輸入端，接收來自MB1內(nèi)的觸發(fā)器FF5的輸出信號(hào)M1OUT-2，在第二輸入端，輸入來自測(cè)試輸入端子TPI-2(TXB)的測(cè)試輸入信號(hào)TIN-2。另外，SEL1-2的輸出信號(hào)SQ-2由TC內(nèi)設(shè)置的觸發(fā)器FF2的數(shù)據(jù)端子輸入。
另外SEL2(第二選擇器)的第一輸入端接收SEL1-2的輸出信號(hào)SQ-2，第二輸入端，接收MB2來的輸出信號(hào)M2OUT。并且SEL2的輸出信號(hào)TOUT被測(cè)試輸出端子TPO(RXB)，或MB1內(nèi)的觸發(fā)電路FF4輸出。
而且在掃描模式時(shí)，通過從SCIN到SCOUT的掃描路徑，DSFF1、FF2、FF3、FF4、FP5、FF6中保持的信號(hào)(值)被SCOUT串行輸出，由此可以實(shí)現(xiàn)基于掃描手法的測(cè)試。
通過采用以上方法，如圖11所示，即使是在信號(hào)M1OUT的個(gè)數(shù)I比M1IN的個(gè)數(shù)J多的情況下，對(duì)于多余的(I-J)個(gè)信號(hào)M1OUT的連接不良，可以根據(jù)圖8中說明的掃描手法檢出。也就是在掃描模式時(shí)，通過從SCIN經(jīng)過MB1，TC到SCOUT的掃描路徑輸出這些(I-J)個(gè)信號(hào)。此結(jié)果，使更具可靠性的故障檢出成為可能。
另外，圖12A中，置換為掃描用觸發(fā)電路前的虛擬觸發(fā)器DFF1、DFF2、DFF3為其Q端子無任何連接的觸發(fā)器。這樣Q端子上無連接的觸發(fā)器DFF1、DFF2、DFF3，基于網(wǎng)表生成工具的規(guī)格，有被識(shí)別為無效觸發(fā)電路而被刪除的可能性。因此，為了防止這樣的事態(tài)發(fā)生，對(duì)于DFF1、DFF2、DFF3的Q端子，對(duì)于通常動(dòng)作也可以連接沒有不良影響的節(jié)點(diǎn)(例如，后述測(cè)試用緩沖器的節(jié)點(diǎn))。
7.詳細(xì)例7.1全體構(gòu)成圖13中表示測(cè)試電路TC的詳細(xì)構(gòu)成例。另外本實(shí)施形態(tài)的測(cè)試電路沒有必要包含在圖13中表示的全部構(gòu)成要素，其中一部分也可以省略。
在圖13中TPI是測(cè)試輸入端子，TPO是測(cè)試輸出端子。另外TPCK是測(cè)試時(shí)鐘端子，TPRS是復(fù)位(重置)端子。另外TPAD、TPWR、TPRD分別是緩沖器(寄存器)的地址端子、寫端子、讀端子。另外TPMD1和TPMD2是測(cè)試模式端子。還有PDP和PDM是在USB中定義的差動(dòng)信號(hào)DP、DM(數(shù)據(jù)正，數(shù)據(jù)負(fù))端子。
在圖13中MB2是包含數(shù)據(jù)通信用的物理層電路PHY的宏塊。作為該MB2，具有基于UTMI規(guī)格(廣義上的通信宏塊規(guī)格)的宏塊等。另外，該宏塊MB2也具有信號(hào)接收功能，即利用DP、DM用回送模式，將在USB上傳送的發(fā)送數(shù)據(jù)信號(hào)作為接收數(shù)據(jù)信號(hào)接收的功能。
測(cè)試電路TC包含通信序列發(fā)生器CSQ。此通信序列發(fā)生器CSQ是為在和宏塊MB2之間以規(guī)定的通信步驟(依據(jù)通信宏塊規(guī)格的通信步驟)進(jìn)行信號(hào)的收發(fā)處理(信息交換處理)的序列發(fā)生器。將此通信序列發(fā)生器CSQ(測(cè)試用信號(hào)發(fā)送緩沖器TXB)的發(fā)送數(shù)據(jù)信號(hào)，作為向MB2輸入的測(cè)試輸入信號(hào)TIN1，由選擇器SEL1輸入。另外選擇器SEL2的測(cè)試輸出信號(hào)TOUT1(TOUT)，作為接收數(shù)據(jù)信號(hào)由通信序列發(fā)生器CSQ(測(cè)試用接收緩沖器RXB)輸入。
更具體講，通信序列發(fā)生器CSQ，在圖7B中說明的第二測(cè)試模式時(shí)，進(jìn)行將到宏塊MB2的送數(shù)據(jù)信號(hào)通過選擇器SEL1發(fā)送到MB2的處理。另外通過SEL2進(jìn)行接收來自MB2的接收數(shù)據(jù)信號(hào)的接收處理。
通信序列發(fā)生器CSQ包含測(cè)試用信號(hào)發(fā)送緩沖器TXB和測(cè)試用信號(hào)接收緩沖器RXB。TXB是存儲(chǔ)(store)發(fā)送到MB2的發(fā)送數(shù)據(jù)信號(hào)(TIN1)的緩沖器(寄存器)。RXB是存儲(chǔ)MB2發(fā)來的接收數(shù)據(jù)信號(hào)(TOUT1)的緩沖器(寄存器)。也就是TXB將從測(cè)試輸入端子TPI輸入的信號(hào)TI作為發(fā)送數(shù)據(jù)信號(hào)存儲(chǔ)。另外RXB，存儲(chǔ)MB2輸出的接收數(shù)據(jù)信號(hào)，并將存儲(chǔ)的接收數(shù)據(jù)信號(hào)作為信號(hào)TO輸出到測(cè)試輸出端子TPO。
更具體而言，是測(cè)試用發(fā)送緩沖器TXB，存儲(chǔ)從測(cè)試輸入端子TPI輸入的發(fā)送數(shù)據(jù)信號(hào)TI。并且通信序列發(fā)生器CSQ，在根據(jù)TXB的發(fā)送數(shù)據(jù)信號(hào)TI的存儲(chǔ)完成后(存儲(chǔ)指定的字節(jié)數(shù)的發(fā)送數(shù)據(jù)信號(hào)后)，進(jìn)行將存儲(chǔ)的發(fā)送數(shù)據(jù)信號(hào)通過選擇器SEL1發(fā)送到宏塊MB2的處理。另外通信序列發(fā)生器CSQ，進(jìn)行接收在回送模式設(shè)定的MB2來的接收數(shù)據(jù)信號(hào)TOUT1的處理。并且測(cè)試用信號(hào)接收緩沖器RXB，存儲(chǔ)接收的接收數(shù)據(jù)信號(hào)TOUT1，并把存儲(chǔ)后的接收數(shù)據(jù)信號(hào)輸出到測(cè)試輸出端子TPO。
另外，也可以在測(cè)試電路TC中只設(shè)定發(fā)送緩沖器TXB或接收緩沖器RXB的任何一方。另外TXB、RXB可以在通信序列發(fā)生器CSQ內(nèi)部設(shè)定，也可以在外部設(shè)定。
測(cè)試電路TC包含測(cè)試用緩沖器TSB。此TSB是存儲(chǔ)(store)測(cè)試輸入信號(hào)及測(cè)試輸出信號(hào)的緩沖器(寄存器)。更具體講，是TSB存儲(chǔ)測(cè)試輸入端子TPI來的信號(hào)TI，并作為測(cè)試輸入信號(hào)TIN2輸出到選擇器SEL1。另外TSB，存儲(chǔ)自選擇器SEL2的測(cè)試輸出信號(hào)TOUT2(TOUT)，并以信號(hào)TO輸出到測(cè)試輸出端子TPO。
測(cè)試電路TC包含解碼器DEC。此DEC根據(jù)集成電路的測(cè)試端子來的信號(hào)，將控制信號(hào)輸出到測(cè)試電路的各電路。更具體而言，在解碼器DEC中，被輸入了用于指定緩沖器TXB、RXB、TSB的地址(寄存器地址)的地址信號(hào)TAD、對(duì)這些緩沖器的寫信號(hào)TWR以及讀信號(hào)TRD。另外還被輸入了測(cè)試模式信號(hào)TMD1、TMD2(轉(zhuǎn)換第一、第二測(cè)試模式，及轉(zhuǎn)換測(cè)試模式和通常動(dòng)作模式的信號(hào))、測(cè)試用的時(shí)鐘信號(hào)TCK以及測(cè)試用的復(fù)位(重置)信號(hào)TRS。解碼器DEC，根據(jù)從測(cè)試端子輸入的這些信號(hào)進(jìn)行解碼處理，生成對(duì)通信序列發(fā)生器CSQ(TXB、RXB)、測(cè)試用緩沖器TSB的控制信號(hào)DCTL1、DCTL2，對(duì)選擇器SEL1、SEL2的選擇信號(hào)SS1、SS2。
例如通信序列發(fā)生器CSQ(TXB、RXB)根據(jù)解碼器DEC來的控制信號(hào)DCTL1及測(cè)試用時(shí)鐘信號(hào)TCK等，進(jìn)行TXB、RXB中的存儲(chǔ)發(fā)送數(shù)據(jù)信號(hào)、接收數(shù)據(jù)信號(hào)的處理，及從TXB，RXB輸出發(fā)送數(shù)據(jù)信號(hào)或接收數(shù)據(jù)信號(hào)的處理，以及發(fā)送接收(信息交換)處理。另外測(cè)試用緩沖器TSB，根據(jù)從解碼器DEC來的控制信號(hào)DCTL2及測(cè)試用時(shí)鐘信號(hào)TCK等，進(jìn)行向TSB中存儲(chǔ)測(cè)試輸入信號(hào)及測(cè)試輸出信號(hào)的處理，以及從TSB輸出測(cè)試輸入信號(hào)及測(cè)試輸出信號(hào)的處理等。
另外解碼器DEC，在信號(hào)TMD1和TMD2都是L(低)電平(第一電平)時(shí)，將選擇信號(hào)SS1設(shè)定為H(高)電平，在使選擇器SEL1選擇信號(hào)M1OUT的同時(shí)，將信號(hào)SS1設(shè)定為低電平，使選擇器SEL2選擇M2OUT。由此，工作模式轉(zhuǎn)換成通常工作模式(非測(cè)試模式)。
另外，當(dāng)信號(hào)TMD1為高電平(第二電平)時(shí)，將信號(hào)SS1和SS2同時(shí)設(shè)定成高電平，以使SEL1選擇了信號(hào)M1OUT的同時(shí)，使SEL2選擇信號(hào)SQ。因此，工作模式變成了測(cè)試宏塊MB1的第一測(cè)試模式。
另外，當(dāng)信號(hào)TMD2為高電平時(shí)，則將信號(hào)SS1、SS2同時(shí)設(shè)定成低電平，以使SEL1選擇信號(hào)TIN1及信號(hào)TIN2的同時(shí)，使SEL2選擇信號(hào)M2OUT。因此，工作模式變成了測(cè)試宏塊MB2的第二測(cè)試模式。
7.2緩沖器的構(gòu)成圖14中，表示測(cè)試用發(fā)送緩沖器TXB，測(cè)試用接收緩沖器RXB，測(cè)試用緩沖器TSB的地址映射圖。
在本實(shí)施方式中，發(fā)送緩沖器TXB和接收緩沖器RXB分別為4級(jí)(廣義上為多級(jí))緩沖結(jié)構(gòu)(FIFO構(gòu)成)。即圖14中，TxBuf0、TxBuf1、TxBuf2、TxBuf3相當(dāng)于發(fā)送緩沖器TXB的4級(jí)緩沖器，RxBuf0、RxBuf1、RxBuf2、RxBuf3相當(dāng)于接收緩沖器RXB的4級(jí)緩沖器。另外，這些4級(jí)緩沖器每個(gè)都是8位構(gòu)成，也就是說在圖14中，TxBuf07至0是表示TxBuf0的每一位，TxBuf1、TxBuf2、TxBuf3也是一樣。另外RxBuf07至0是表示RxBuf0的每1位。RxBuf1、RxBuf2、RxBuf3也一樣。
如圖14所示，在本實(shí)施方式中，由來自端子TPAD的信號(hào)TAD指定的地址如果在0X0至0X7(16進(jìn)制表示)的范圍內(nèi)時(shí)，可指定地址為發(fā)送緩沖器TXB或接收緩沖器RXB中的某一個(gè)。而且，如果激活來自端子TPWR的寫入信號(hào)TWR，則指定發(fā)送緩沖器TXB，如果激活來自端子TPRD的讀出信號(hào)TRD，則指定接收緩沖器RXB。
另一方面，當(dāng)用信號(hào)TAD指定的地址在0X8至0XF的范圍時(shí)，則指定地址為測(cè)試用緩沖器TSB。另外，可由讀信號(hào)TRD、寫信號(hào)TWR來進(jìn)行讀出或?qū)懭氲闹付?。另外，如圖14所示，測(cè)試用緩沖器TSB的每一位的賦值是TXMODE、XCVRSELECT、TERMSELECT...TXSTART等。
例如TXMODE是設(shè)定通信序列發(fā)生器CSQ的發(fā)送模式的指示位。如果TXMODE被設(shè)定成“0”，則通信序列發(fā)生器CSQ傳送完4字節(jié)的(廣義上是多位)發(fā)送數(shù)據(jù)后就停止傳送。另外，如果TXMODE被設(shè)定成“1”，則CSQ繼續(xù)傳送TxBuf0中存儲(chǔ)的1字節(jié)的發(fā)送數(shù)據(jù)。
另外，XCVRSELECT、TERMSELECT、OPMODE1...SUSPEND等，是對(duì)宏塊MB2的輸入端子(M2IN)設(shè)定目標(biāo)信號(hào)電平(高電平、低電平)的數(shù)據(jù)位。另外MonRXACTIVE、MonRXERROR、MonLINESTATE1、MonLINESTATE0等用于監(jiān)測(cè)宏塊MB2的輸出端子(M2OUT)的信號(hào)電平的數(shù)據(jù)位。
另外，TXSTART對(duì)通信序列發(fā)生器CSQ指示開始傳送(測(cè)試用發(fā)送)的位。如果將TXSTART設(shè)定成“1”，則開始信號(hào)傳送，而且，傳送一結(jié)束，TXSTART即被清“0”。另外，當(dāng)TXMODE為“1”時(shí)，如果TXSTART中寫入“0”，便停止傳送。
另外集成電路中端子數(shù)增加后導(dǎo)致制造成本的增加。因此，最好盡量減少測(cè)試端子數(shù)。本實(shí)施形態(tài)中，采用了下述方法來減少圖13給出的測(cè)試端子TPI、TPO的個(gè)數(shù)。
例如，設(shè)測(cè)試宏塊MB2所需要的輸入信號(hào)為M位，此時(shí)，在本實(shí)施方式中，如圖15A、圖15B所示，測(cè)試用緩沖器TSB從K個(gè)(M＞K，M、K是自然數(shù)或大于等于2的整數(shù))測(cè)試輸入端子TPI，每次K位輸入并存儲(chǔ)該M位的測(cè)試輸入信號(hào)。然后，將存儲(chǔ)的信號(hào)作為測(cè)試輸入信號(hào)TIN2向選擇器SEL1輸出。這樣，可以從原來所需要的M個(gè)測(cè)試輸入端子TPI，減少成K個(gè)。
例如在圖14中，如果將XCVRSELECT至SUSPEND位都作為TPI設(shè)定成外部端子，則需要12個(gè)(M個(gè))端子。對(duì)此，在圖15A、圖15B中，測(cè)試用緩沖器TSB，從TPI，將該12位(M位)的測(cè)試輸入信號(hào)(XCVRSELECT至SUSPEND)，每次輸入4位(K位)后進(jìn)行存儲(chǔ)。因此，可以將TPI的個(gè)數(shù)設(shè)為4個(gè)，減少集成電路的端子數(shù)目。
另外，假設(shè)發(fā)送數(shù)據(jù)信號(hào)及接收數(shù)據(jù)信號(hào)的位數(shù)是N位。這種情況下，在本實(shí)施方式中，如圖15C、圖15D所示，測(cè)試用信號(hào)發(fā)送緩沖器TXB以每次輸入K位，從K個(gè)(N＞K，N、K是自然數(shù)或大于等于2的整數(shù))測(cè)試輸入端子TPI，輸入該N位的發(fā)送數(shù)據(jù)信號(hào)(數(shù)據(jù)輸入信號(hào))，后進(jìn)行存儲(chǔ)。而且，將存儲(chǔ)的信號(hào)作為測(cè)試輸入信號(hào)TIN1向選擇器SEL1輸出。這樣，原來需要N個(gè)測(cè)試輸入端子TPI，現(xiàn)在可以減少成K個(gè)。另外，在圖15C、圖15D中，測(cè)試用信號(hào)接收緩沖器RXB，存儲(chǔ)來自宏塊MB2的N位的接收數(shù)據(jù)信號(hào)(測(cè)試輸出信號(hào))，并以每次K位向K個(gè)測(cè)試輸出端子TPO輸出存儲(chǔ)的接收數(shù)據(jù)信號(hào)。這樣，原來需要N個(gè)測(cè)試輸出端子TPO，現(xiàn)在可以減少成K個(gè)。
例如在圖14中，如果將TxBuf07至RxBuf00全部作為TPI設(shè)定成外部端子，將RxBuf07至RxBuf00全部作為TPO設(shè)定成外部端子，則TPI、TPO的個(gè)數(shù)分別為8個(gè)(N個(gè))，合計(jì)要16個(gè)端子。與此相反，在圖15C，圖15D中，發(fā)送緩沖器TXB，將8位(N位)的發(fā)送數(shù)據(jù)信號(hào)每4位(K位)從TPI輸入后存儲(chǔ)。另外，接收緩沖器RXB，將8位的接收數(shù)據(jù)信號(hào)每4位輸出到TPO。由此TPI、TPO的個(gè)數(shù)可以各自設(shè)為4個(gè)(K個(gè))，這樣可以減少集成電路的端子數(shù)。
還有，在本實(shí)施方式中，如圖13、圖14所示，將各4個(gè)(K個(gè))的TPI、TPO端子共同連接在緩沖器TXB、RXB、TSB上，用地址信號(hào)TAD，進(jìn)行這些緩沖器TXB、RXB、TSB的每個(gè)位的地址指定。從而，進(jìn)一步減少集成電路的端子數(shù)得以成功。
7.3通信序列發(fā)生器圖16中表示通信序列發(fā)生器CSQ的構(gòu)成例。但通信序列發(fā)生器CSQ的構(gòu)成不限于圖16所示的內(nèi)容。
通信序列發(fā)生器CSQ包含發(fā)送序列發(fā)生器TSQ。此TSQ是為了在和宏塊MB2之間進(jìn)行通過信息交換的發(fā)送處理的序列發(fā)生器。具體的說，發(fā)送序列發(fā)生器TSQ將表示發(fā)送數(shù)據(jù)信號(hào)DATAIN有效的信號(hào)TXVALID(發(fā)送開始信號(hào))輸出到宏塊MB2。并且MB2，將TXVALID的激活期間存在的DATAIN看作1個(gè)信息包。此信號(hào)TXVALID在圖13中，作為信號(hào)TIN1通過SEL1輸出到MB2。
另外發(fā)送序列發(fā)生器TSQ從MB2接受表示DATAIN的緩沖過程完成的信號(hào)TXREADY。此信號(hào)TXREADY在圖13中，從MB2通過SEL2作為信號(hào)TOUT1由發(fā)送序列發(fā)生器TSQ輸入。
還有，發(fā)送序列發(fā)生器TSQ采用控制信號(hào)TCTL(發(fā)送開始信號(hào)等)控制測(cè)試用發(fā)送緩沖器TXB。具體的說，控制從發(fā)送緩沖器TXB的測(cè)試輸入端子TPI來的信號(hào)TI的存儲(chǔ)處理。另外控制發(fā)往發(fā)送緩沖器TXB的宏塊MB2的信號(hào)DATAIN的輸出處理。此時(shí)在本實(shí)施形態(tài)中，以比信號(hào)DATAIN的輸出處理時(shí)的時(shí)鐘頻率CF1(例如60MHz)慢的時(shí)鐘頻率CF2，向發(fā)送緩沖器TXB存儲(chǔ)信號(hào)TI。這樣，可以采用慢的時(shí)鐘頻率CF2充裕地進(jìn)行信號(hào)TI的存儲(chǔ)處理。因此，即使是在測(cè)試輸入端子TPI上寄生很大的寄生電容，也可以獲得偏差小、穩(wěn)定的測(cè)試結(jié)果。
通信序列發(fā)生器CSQ包含接收序列發(fā)生器RSQ。此RSQ是為了和宏塊MB2之間進(jìn)行信息交換的接收處理的序列發(fā)生器。具體的說，接收序列發(fā)生器RSQ，從宏塊MB2接受表示總線上有激活的信號(hào)RXACT1VE、表示接收數(shù)據(jù)信號(hào)DATAOUT有效的信號(hào)RXVALID、以及表示信息包接收中曾有錯(cuò)誤的信號(hào)RXERROR。這些信號(hào)RXACTIVE、RXVALID、RXERROR，在圖13中從MB2通過SEL2作為信號(hào)TOUT1由接收序列發(fā)生器RSQ輸入。
并且，接收序列發(fā)生器RSQ采用控制信號(hào)RCTL控制測(cè)試用接收緩沖器RXB。具體的說，控制接收緩沖器RXB對(duì)宏塊MB2來的信號(hào)DATAOUT的存儲(chǔ)處理。另外，控制接收緩沖器RXB的測(cè)試輸出端子TPO的信號(hào)TO的輸出處理。此時(shí)本實(shí)施形態(tài)中，以比信號(hào)DATAOUT的存儲(chǔ)處理時(shí)的時(shí)鐘頻率CF1(例如60MHz)慢的時(shí)鐘頻率CF3(CF3和CF2也可以相同)，輸出信號(hào)TO。這樣的話，采用慢的時(shí)鐘頻率CF3可以充裕地進(jìn)行信號(hào)TO的輸出處理，因此，即使是在測(cè)試輸出端子TPO上寄生很大的寄生電容，也可以獲得偏差小、穩(wěn)定的測(cè)試結(jié)果。
下面，參照?qǐng)D17，圖18的波形圖，對(duì)測(cè)試電路TC及通信序列發(fā)生器CSQ的工作原理加以詳細(xì)描述。
首先如C1所示，采用外部的測(cè)試器采用測(cè)試端子，將地址信號(hào)TAD設(shè)定成0xB，將寫信號(hào)TWR激活(低電平)的同時(shí)，將信號(hào)TI設(shè)定為0x0，圖14的PLLSELECT、OSCENB、CLKSELECT1、CLKSELECT0全部設(shè)定為‘0’。并且如C2所示測(cè)試器，通過將TAD設(shè)定為0x8，將TWR設(shè)定為激活的同時(shí)將TI設(shè)定為0x0，圖1 4的TXMODE被設(shè)定為‘0’。由此，通信序列發(fā)生器CSQ被設(shè)定為連續(xù)4個(gè)字節(jié)(多字節(jié))發(fā)送數(shù)據(jù)信號(hào)的發(fā)送模式。
然后如C3所示測(cè)試器，通過將地址信號(hào)TAD設(shè)定為0x0～0x7，將寫信號(hào)TWR設(shè)為激活的同時(shí)，將TI設(shè)定為0xF，使圖14的發(fā)送緩沖器TXB的4級(jí)緩沖器TxBuf0～TxBuf3的全部位被寫入‘1’。此時(shí)該寫入處理以較慢的時(shí)鐘頻率CF2進(jìn)行。并且如C4所示測(cè)試器，通過將地址信號(hào)TAD設(shè)定為0xF，將寫信號(hào)TWR設(shè)定為激活，同時(shí)將信號(hào)TI設(shè)定為0x1，圖14的TXSTART中‘1’被設(shè)定。由此通信序列發(fā)生器CSQ的自動(dòng)發(fā)送處理開始。
圖18是是將圖17中的C5所示內(nèi)容部分放大的波形。通信序列發(fā)生器CSQ(發(fā)送序列發(fā)生器TSQ)，在發(fā)送處理開始后，如圖18的D1所示，將信號(hào)TXVALID設(shè)為激活，如D2所示宏塊MB2將信號(hào)TXREADY設(shè)為激活。并且D3中所示的發(fā)送數(shù)據(jù)信號(hào)DATAIN(FF)被傳送到MB2。
宏塊MB2，接受發(fā)送數(shù)據(jù)信號(hào)DATAIN后，如D4所示，采用差動(dòng)信號(hào)DP、DM開始在USB總線上的發(fā)送處理。并且設(shè)定成回送模式的宏塊MB2，以回送模式將自身發(fā)送的發(fā)送數(shù)據(jù)信號(hào)，作為接收數(shù)據(jù)信號(hào)接收。并且如D5所示宏塊MB2將信號(hào)RXACTIVE激活。其后，MB2如D6、D7所示將信號(hào)RXVALID設(shè)為激活。于是，收到這個(gè)的通信序列發(fā)生器CSQ(接收序列發(fā)生器RSQ)，如D8、D9所示將MB2來的接收數(shù)據(jù)信號(hào)DATAOUT(FF)存儲(chǔ)在測(cè)試用接收緩沖器RXB中。此時(shí)此存儲(chǔ)處理以快速的時(shí)鐘頻率CF1進(jìn)行。
其后，如圖17的C6所示測(cè)試器，通過將地址信號(hào)TAD設(shè)定為0x0～0x7，將信號(hào)TRD激活，如果C7所示接收緩沖器RXB中存儲(chǔ)的接收數(shù)據(jù)信號(hào)TO通過測(cè)試輸出端子TPO由測(cè)試器讀出。此時(shí)由較慢的時(shí)鐘頻率CF3進(jìn)行讀出處理，然后，測(cè)試器，進(jìn)行讀出值和目標(biāo)值的比較處理，如果和目標(biāo)值一致的話測(cè)試為合格，不一致的話就是不合格。這樣測(cè)試完成。
8.宏塊圖19中表示宏塊MB1的一例。另外本實(shí)施形態(tài)的宏塊MB1不限于如圖19所示的構(gòu)成。圖19的宏塊MB1包含SIE(SerialInterface Engine)30，端點(diǎn)管理電路40，緩沖器管理電路50，緩沖器60，批量傳送管理電路70，DMAC(Direct Memory AccesssController)80。
SIE30，是進(jìn)行USB的信息包傳送處理等各種處理的電路。此SIE30(廣義上第一接口電路)包含信息包處理器電路32，暫停和恢復(fù)控制電路34，事務(wù)管理電路36。這里信息包處理器電路32，進(jìn)行由標(biāo)題及數(shù)據(jù)構(gòu)成的信息包的組合(生成)及分解等，并進(jìn)行CRC的生成及譯碼。另外暫停&恢復(fù)控制電路34，進(jìn)行暫停及恢復(fù)時(shí)的程序控制。以及事務(wù)管理電路36，管理由標(biāo)記，數(shù)據(jù)，信息交換等信息包構(gòu)成的事務(wù)。并且事務(wù)管理電路36，在接受標(biāo)記信息包時(shí)，確認(rèn)是否是自己接收，是自己接收時(shí)，進(jìn)行信息包的傳送處理，然后，進(jìn)行信息交換的信息包傳送處理。
端點(diǎn)管理電路40，是管理構(gòu)成緩沖器60的各存儲(chǔ)區(qū)域的入口端點(diǎn)的電路，包含存儲(chǔ)端點(diǎn)的屬性信息寄存器(寄存器組)等。
緩沖器管理電路50是管理例如RAM等構(gòu)成的緩沖器60的電路。更具體而言，生成寫入地址及讀出地址，進(jìn)行向緩沖器60的數(shù)據(jù)寫入處理及從緩沖器60的數(shù)據(jù)讀出處理。
緩沖器60(信息包緩沖器，信息包存儲(chǔ)裝置)，是通過USB暫時(shí)存儲(chǔ)轉(zhuǎn)送數(shù)據(jù)(信息包)的緩沖器，，具有對(duì)用USB(第一總線)的數(shù)據(jù)傳送速度和用EBUS(第二總線)的數(shù)據(jù)傳送速度的速度差的進(jìn)行補(bǔ)償功能等。另外，EBUS是連接硬盤驅(qū)動(dòng)器，光盤驅(qū)動(dòng)器，MPEG編碼器，MPEG解碼器等的外部設(shè)備的外部總線。
批量傳送管理電路70是管理USB中的批量傳送的電路。另外DMAC80(廣義上第二接口電路)是通過EBUS與外部設(shè)備之間進(jìn)行DMA傳送的DMA控制器。
圖20中表示宏塊MB2的一例。另外本實(shí)施形態(tài)的宏塊MB2不限于圖20所示的構(gòu)成。
宏塊MB2包含數(shù)據(jù)處理器電路90、時(shí)鐘生成電路92、HS(HighSpeed)電路94，F(xiàn)S(Full Speed)電路96。這些電路是邏輯層電路。另外MB2包含物理層電路(PHY)的模擬前置電路98(收發(fā)電路)。
數(shù)據(jù)處理器電路90進(jìn)行基于USB2.0等的數(shù)據(jù)傳輸?shù)姆N種處理。具體而言，發(fā)送時(shí)對(duì)發(fā)送數(shù)據(jù)進(jìn)行附加SYNC(SYNChronization)、SOP(Start Of Packet)、EOP(End Of Packet)的處理及位填充處理等。另一方面，接收時(shí)檢測(cè)出接收數(shù)據(jù)的SYNC、SOP、EOP，進(jìn)行刪除的處理及解除位填充處理等。還有，數(shù)據(jù)處理器電路90也進(jìn)行生成控制數(shù)據(jù)收發(fā)的各種定時(shí)信號(hào)的處理。
USB2.0中，定義了HS模式(廣義上第一傳輸模式)和FS模式(廣義上第二傳輸模式)。HS模式是由USB2.0新定義的傳輸模式。FS模式是在以往的USB1.1中已經(jīng)定義的傳輸模式。
時(shí)鐘生成電路92是生成HS用的480MHz時(shí)鐘及，60MHz的系統(tǒng)時(shí)鐘等的各種頻率時(shí)鐘的電路，包含OSC、PLL480M、PLL60M。
這里OSC(振蕩電路)例如通過和外部振動(dòng)子的組合生成基礎(chǔ)時(shí)鐘。PLL480M是根據(jù)由OSC(振蕩電路)生成的基礎(chǔ)時(shí)鐘，生成HS模式所必需的480MHz時(shí)鐘，和生成FS模式及系統(tǒng)時(shí)鐘所必需的60MHz時(shí)鐘的PLL(Phase Locked Loop)。PLL60M是根據(jù)OSC(振蕩電路)生成的基礎(chǔ)時(shí)鐘，生成FS模式及系統(tǒng)時(shí)鐘所必要的60MHz時(shí)鐘的PLL。
HS電路94是進(jìn)行數(shù)據(jù)傳輸速度為480Mbps的HS模式中數(shù)據(jù)收發(fā)的邏輯電路。另一方面，F(xiàn)S電路96是進(jìn)行數(shù)據(jù)傳輸速度為12Mbps的FS模式中數(shù)據(jù)收發(fā)的邏輯電路。
模擬前置電路98(收發(fā)電路)是包含進(jìn)行FS模式及HS模式的收發(fā)處理的驅(qū)動(dòng)器及接受器的模擬電路，其采用差動(dòng)信號(hào)DP、DM進(jìn)行收發(fā)信處理。此模擬前置電路98中，可以包含進(jìn)行HS模式的收發(fā)的HS模式用驅(qū)動(dòng)器及接收器，和進(jìn)行FS模式的收發(fā)的FS模式用驅(qū)動(dòng)器及接收器。
另外，本發(fā)明不限于本實(shí)施形態(tài)，在本發(fā)明的要旨的范圍內(nèi)可以進(jìn)行各種變形實(shí)施。
例如測(cè)試電路，第一、第二宏塊的構(gòu)成不限于圖2、圖5、圖6、圖11、圖13、圖19、圖20等描述的構(gòu)成，可以進(jìn)行各種變形實(shí)施。
另外采用和本實(shí)施形態(tài)中描述的測(cè)試用發(fā)送緩沖器TXB，測(cè)試用接收緩沖器RXB，通信序列發(fā)生器CSQ，選擇器SEL1，SEL2，虛擬掃描用觸發(fā)電路DSFF，測(cè)試用緩沖器TSB等同的電路時(shí)，也包含在本發(fā)明的等同范圍之內(nèi)。
另外根據(jù)第二宏塊的第一總線的收發(fā)信處理(包含第二宏塊的物理層電路)，不限于基于USB2.0規(guī)格的收發(fā)信處理(USB2.0的物理層電路)。例如根據(jù)與USB2.0同樣精神的規(guī)格，以及根據(jù)USB2.0的發(fā)展規(guī)格的收發(fā)信處理，也可以基于IEEE1394規(guī)格等的其他高速串行傳輸規(guī)格的收發(fā)信處理等。
另外，在詳細(xì)說明書或附圖的記載中，(通信宏塊式樣、第一接口電路、第二接口電路、第一傳輸模式、第二傳輸模式、第一總線、(I-J)個(gè)、多段、多字節(jié)等)引用的詞語(UTMI、SIE、DMAC、HS模式、FS模式、USB、3個(gè)、4級(jí)、4字節(jié)等)，在詳細(xì)說明書或附圖的其他記載中也可以置換成廣義用詞。
另外，在本發(fā)明的從屬權(quán)利要求涉及的發(fā)明中，可以省略被從屬權(quán)利要求構(gòu)成要件的一部分。而且，本發(fā)明的獨(dú)立要求1所涉及的發(fā)明的關(guān)鍵部分也可以從屬于其它獨(dú)立權(quán)利要求。
盡管本發(fā)明已經(jīng)參照附圖和優(yōu)選實(shí)施例進(jìn)行了說明，但是，對(duì)于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。本發(fā)明的各種更改，變化，和等同物由所附的權(quán)利要求書的內(nèi)容涵蓋。
權(quán)利要求
1.一種測(cè)試電路，是對(duì)以第一時(shí)鐘頻率和第一宏塊之間進(jìn)行收發(fā)信號(hào)處理的第二宏塊進(jìn)行測(cè)試的電路，其特征在于包括測(cè)試用信號(hào)發(fā)送緩沖器，所述發(fā)送緩沖器以比第一時(shí)鐘頻率還慢的第二時(shí)鐘頻率存儲(chǔ)來自測(cè)試輸入端子的發(fā)送數(shù)據(jù)信號(hào)；測(cè)試用信號(hào)接收緩沖器，所述接收緩沖器以比第一時(shí)鐘頻率還慢的第三時(shí)鐘頻率，將來自第二宏塊的接收數(shù)據(jù)信號(hào)在測(cè)試輸出端子輸出；其中，所述測(cè)試用信號(hào)發(fā)送緩沖器，以第二時(shí)鐘頻率存儲(chǔ)來自測(cè)試輸入端子的發(fā)送數(shù)據(jù)信號(hào)后，以第一時(shí)鐘頻率對(duì)包括數(shù)據(jù)通信用物理層電路的第二宏塊輸出所存儲(chǔ)的發(fā)送數(shù)據(jù)信號(hào)；所述測(cè)試用信號(hào)接收緩沖器，以第一時(shí)鐘頻率存儲(chǔ)來自第二宏塊的接收數(shù)據(jù)信號(hào)后，以第三時(shí)鐘頻率在測(cè)試輸出端子輸出所存儲(chǔ)的接收數(shù)據(jù)信號(hào)。
2.根據(jù)權(quán)利要求1所述的測(cè)試電路，其特征在于，接收發(fā)送數(shù)據(jù)信號(hào)的第二宏塊在不同于第一、第二宏塊間的總線的第一總線中，以回送模式進(jìn)行收發(fā)信息處理，并在以第一時(shí)鐘頻率將以回送模式接收的接收數(shù)據(jù)信號(hào)輸出到第一宏塊一側(cè)時(shí)，所述測(cè)試用信號(hào)接收緩沖器，以第一時(shí)鐘頻率存儲(chǔ)來自第二宏塊的接收數(shù)據(jù)信號(hào)，并以第三時(shí)鐘頻率在測(cè)試輸出端子輸出所存儲(chǔ)的接收數(shù)據(jù)信號(hào)。
3.根據(jù)權(quán)利要求1所述的測(cè)試電路，其特征在于，所述的測(cè)試電路包括通信序列發(fā)生器，所述通信序列發(fā)生器按規(guī)定的通信步驟與第二宏塊之間進(jìn)行信號(hào)收發(fā)處理，其中，所述通信序列發(fā)生器進(jìn)行發(fā)送處理和接收處理，即以第一時(shí)鐘頻率將測(cè)試用信號(hào)發(fā)送緩沖器中存儲(chǔ)的發(fā)送數(shù)據(jù)信號(hào)傳送到第二宏塊的發(fā)送處理；以及以第一時(shí)鐘頻率，在測(cè)試用信號(hào)接收緩沖器接收來自第二宏塊的接收數(shù)據(jù)信號(hào)的接收處理。
4.根據(jù)權(quán)利要求1所述的測(cè)試電路，其特征在于包括第一選擇器，所述選擇器在其第一輸入端接收來自第一宏塊的輸出信號(hào)，在其第二輸入端接收來自測(cè)試用信號(hào)發(fā)送緩沖器的發(fā)送數(shù)據(jù)信號(hào)；第二選擇器，所述選擇器在其第一輸入端接收來自第一選擇器的輸出信號(hào)，在其第二輸入端接收來自第二宏塊的接收數(shù)據(jù)信號(hào)；其中，在對(duì)第二宏塊進(jìn)行測(cè)試的第二測(cè)試模式時(shí)，所述第一選擇器，將在第二輸入端接收的發(fā)送數(shù)據(jù)信號(hào)輸出到第二宏塊中，所述第二選擇器，將其第二輸入端接收的來自第二宏塊的接收數(shù)據(jù)信號(hào)輸出到測(cè)試用信號(hào)接收緩沖器。
5.根據(jù)權(quán)利要求4所述的測(cè)試電路，其特征在于，在對(duì)第一宏塊進(jìn)行測(cè)試的第一測(cè)試模式中，所述第一選擇器，將在第一輸入端接收的來自第一宏塊的輸出信號(hào)輸出到第二選擇器的第一輸入端；所述第二選擇器，將在第一輸入端接收的來自第一選擇器的輸出信號(hào)輸出到第一宏塊。
6.根據(jù)權(quán)利要求5所述的測(cè)試電路，其特征在于，對(duì)測(cè)試電路與第一宏塊共同設(shè)定掃描路徑，所述第一測(cè)試模式，是采用所述掃描路徑以掃描手法進(jìn)行測(cè)試的掃描模式。
7.根據(jù)權(quán)利要求6所述的測(cè)試電路，其特征在于從第一宏塊向測(cè)試電路輸出的輸出信號(hào)數(shù)是I個(gè)；所述測(cè)試電路包括(I-J)個(gè)虛擬掃描用觸發(fā)器，其在從測(cè)試電路到第一宏塊的輸入信號(hào)數(shù)是J個(gè)(I＞J，I、J為大于等于2的整數(shù))時(shí)，保持來自第一選擇器的I個(gè)輸出信號(hào)中的(I-J)個(gè)輸出信號(hào)；在所述掃描模式時(shí)，所述虛擬掃描用觸發(fā)器通過掃描路徑輸出保持的輸出信號(hào)。
8.一種集成電路，其特征在于包括權(quán)利要求1至7中的任一所述的測(cè)試電路；所述第一宏塊；以及所述第二宏塊。
9.一種采用測(cè)試電路進(jìn)行測(cè)試的測(cè)試方法，所述測(cè)試電路包括以第一時(shí)鐘頻率與第一宏塊之間進(jìn)行收發(fā)信處理的第二宏塊，以及測(cè)試用信號(hào)發(fā)送緩沖器和測(cè)試用信號(hào)接收緩沖器，所述測(cè)試方法的特征在于以比第一時(shí)鐘頻率慢的第二時(shí)鐘頻率，在測(cè)試用信號(hào)發(fā)送緩沖器中存儲(chǔ)來自測(cè)試輸入端子的發(fā)送數(shù)據(jù)信號(hào)，在存儲(chǔ)發(fā)送數(shù)據(jù)信號(hào)后，以第一時(shí)鐘頻率將存儲(chǔ)的發(fā)送數(shù)據(jù)信號(hào)，對(duì)包括數(shù)據(jù)通信用的物理層電路的第二宏塊輸出；將來自第二宏塊的接收數(shù)據(jù)信號(hào)，以第一時(shí)鐘頻率存儲(chǔ)在測(cè)試用信號(hào)接收緩沖器中，在存儲(chǔ)接收數(shù)據(jù)信號(hào)后，以比第一時(shí)鐘頻率慢的第三時(shí)鐘頻率，將存儲(chǔ)的接收數(shù)據(jù)信號(hào)輸出到測(cè)試輸出端子。
10.根據(jù)權(quán)利要求9所述的測(cè)試方法，其特征在于接收發(fā)送數(shù)據(jù)信號(hào)的第二宏塊，以回送模式進(jìn)行收發(fā)處理，以第一時(shí)鐘頻率輸出以回送模式接收的接收數(shù)據(jù)信號(hào)時(shí)，將被輸出的接收數(shù)據(jù)信號(hào)以第一時(shí)鐘頻率存儲(chǔ)在測(cè)試用信號(hào)接收緩沖器中，并將存儲(chǔ)的接收數(shù)據(jù)信號(hào)以第三時(shí)鐘頻率輸出到測(cè)試輸出端子。
11.根據(jù)權(quán)利要求9所述的測(cè)試方法，其特征在于所述測(cè)試電路，包括通信序列發(fā)生器，用于按照規(guī)定通信步驟進(jìn)行與第二宏塊之間的收發(fā)信處理；采用所述通信序列發(fā)生器，以第一時(shí)鐘頻率將在測(cè)試用信號(hào)發(fā)送緩沖器中存儲(chǔ)的發(fā)送數(shù)據(jù)信號(hào)發(fā)送到第二宏塊中；采用所述通信序列發(fā)生器，以第一時(shí)鐘頻率在測(cè)試用信號(hào)接收緩沖器接收來自第二宏塊的接收數(shù)據(jù)信號(hào)。
12.根據(jù)權(quán)利要求9所述的測(cè)試方法，其特征在于所述測(cè)試電路包括第一選擇器和第二選擇器，所述第一選擇器的第一輸入端接收來自第一宏塊的輸出信號(hào)，其第二輸入端接收來自測(cè)試用信號(hào)發(fā)送緩沖器的發(fā)送數(shù)據(jù)信號(hào)，所述第二選擇器的第一輸入端接收來自第一選擇器的輸出信號(hào)，其第二輸入端接收來自第二宏塊的接收數(shù)據(jù)信號(hào)；在對(duì)第二宏塊進(jìn)行測(cè)試的第二測(cè)試模式中，將在所述第一選擇器的第二輸入端接收的發(fā)送數(shù)據(jù)信號(hào)，輸出到第二宏塊中；將在所述第二選擇器的第二輸入端接收的來自第二宏塊的接收數(shù)據(jù)信號(hào)，輸出到測(cè)試用信號(hào)接收緩沖器中。
13.根據(jù)權(quán)利要求12所述的測(cè)試方法，其特征在于，在對(duì)第一宏塊進(jìn)行測(cè)試的第一測(cè)試模式，將所述第一選擇器的第一輸入端接收的來自第一宏塊的輸出信號(hào)，輸出到第二選擇器的第一輸入端，將所述第二選擇器的第一輸入端接收的來自第一選擇器的輸出信號(hào)，輸出到第一宏塊。
14.根據(jù)權(quán)利要求13所述的測(cè)試方法，其特征在于，對(duì)測(cè)試電路與第一宏塊共同設(shè)定掃描路徑，在所述第一測(cè)試模式時(shí)，通過掃描路徑以掃描手法進(jìn)行測(cè)試。
15.根據(jù)權(quán)利要求14所述的測(cè)試方法，其特征在于，從第一宏塊向測(cè)試電路傳輸?shù)妮敵鲂盘?hào)數(shù)是I個(gè)，當(dāng)從測(cè)試電路向第一宏塊傳輸?shù)妮斎胄盘?hào)數(shù)為J個(gè)(I＞J)時(shí)，來自第一選擇器的I個(gè)輸出信號(hào)中的(I-J)個(gè)輸出信號(hào)保持在虛擬掃描用觸發(fā)器中，在所述掃描模式時(shí)，通過掃描路徑輸出被保持的輸出信號(hào)。
全文摘要
本發(fā)明公開了一種測(cè)試電路、集成電路及測(cè)試方法。在具有通信用物理層電路PHY的宏塊MB2和宏塊MB1之間，以時(shí)鐘頻率CF1進(jìn)行收發(fā)信號(hào)處理。該測(cè)試電路TC包括測(cè)試用的發(fā)送緩沖器TXB和接收緩沖器RXB，即，所述發(fā)送緩沖器TXB以比CF1低的頻率CF2存儲(chǔ)來自測(cè)試輸入端子TPI的發(fā)送數(shù)據(jù)信號(hào)；所述接收緩沖器RXB以比CF1低的頻率CF3將接收數(shù)據(jù)信號(hào)輸出到測(cè)試輸出端子TPO。發(fā)送緩沖器TXB以頻率CF2存儲(chǔ)來自端子TPI的發(fā)送數(shù)據(jù)信號(hào)后，以頻率CF1將被存儲(chǔ)的發(fā)送數(shù)據(jù)信號(hào)輸出到MB2。接收緩沖器RXB，以頻率CF1存儲(chǔ)來自MB2的接收數(shù)據(jù)信號(hào)后，將被存儲(chǔ)的接收數(shù)據(jù)信號(hào)以頻率CF3輸出到端子TPO。
文檔編號(hào)G01R31/3185GK1519575SQ20041003937
公開日2004年8月11日 申請(qǐng)日期2004年1月30日 優(yōu)先權(quán)日2003年1月30日
發(fā)明者西田治雄, 石田卓也, 也 申請(qǐng)人:精工愛普生株式會(huì)社