專利名稱：動態(tài)調(diào)整記憶體芯片操作的方法與量測其ono層厚度的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種調(diào)整記憶體芯片(也稱晶片)操作的方法，且特別是有關(guān)于一種動態(tài)調(diào)整記憶體芯片操作(operation of a memory chip)的方法與量測記憶體芯片的氧化物-氮化物-氧化物(oxide-nitride-oxide，以下稱為“ONO”)層厚度的裝置。
背景技術(shù)：
一般而言，快閃記憶體的操作空間(window)通常會分兩個狀態(tài)(state)，一個是編程狀態(tài)(program state)另一個是抹除狀態(tài)(erasestate)。為了增加記憶體的可靠度，通常希望編程狀態(tài)與抹除狀態(tài)分愈開愈好，以利訂定一個中間電壓去讀這兩個狀態(tài)。但是，經(jīng)過多次讀寫之后，記憶體的操作空間可能會發(fā)生改變，如圖1所示。
圖1是一般快閃記憶體的循環(huán)次數(shù)(cycling times)與起始電壓(亦即Vt)的關(guān)系示意圖，其中受測的ONO厚度約為200埃。請參照圖1，其中的▲線段是指元件經(jīng)寫入后的臨界電壓、○線段是指元件在寫入狀態(tài)儲存電荷流失后的臨界電壓、■線段是指元件經(jīng)抹除后的臨界電壓、-線段是指元件在抹除狀態(tài)放置長時間后臨界電壓的變化。在循環(huán)操作(電流為10μA)一段時間后，隨著操作次數(shù)的增加會導(dǎo)致電荷損失(charge loss，亦即圖中的GL)與電荷增加(charge gain，亦即圖中的CG)。如此一來，將使得編程狀態(tài)的電壓(program voltage，亦即圖中的PV)與抹除狀態(tài)的電壓(erasevoltage，亦即圖中的EV)之間的空間變小，進而使PV與EV間的讀取字元線電壓(read word line voltage，亦即圖中的RDWL，以下稱為“讀取電壓”)在循環(huán)次數(shù)達10K之后出現(xiàn)問題。
習(xí)知在產(chǎn)品完成后并不會調(diào)整RDWL，但是因為制程一定會有一些變數(shù)，所以近來有在產(chǎn)品操作中根據(jù)循環(huán)次數(shù)調(diào)整RDWL大小的方法。但是，因為這種方法只藉由一個單一記憶胞(以單一位元為基準(zhǔn)點)去量測，所以當(dāng)用來作為基準(zhǔn)的記憶胞有無法預(yù)期的問題時，將導(dǎo)致整個調(diào)整發(fā)生錯誤。

發(fā)明內(nèi)容
依據(jù)本發(fā)明提供實施例的目的就是在提供一種動態(tài)調(diào)整記憶體芯片操作的方法，以獲得較可靠的產(chǎn)品操作(reliable product operation)。
依據(jù)本發(fā)明提供實施例的再一目的是提供一種量測記憶體芯片的ONO層厚度的裝置，以簡便地測得ONO層厚度。
依據(jù)本發(fā)明提供實施例的又一目的是提供一種動態(tài)調(diào)整記憶體芯片操作的方法，以得到較為充裕的大量生產(chǎn)空間(mass production window)。
本發(fā)明提出一種動態(tài)調(diào)整記憶體芯片操作的方法，包括提供一記憶體芯片，其中記憶體芯片包括一ONO層。然后，量測記憶體芯片的ONO層的厚度，再依據(jù)ONO層的厚度，調(diào)整記憶體芯片的讀取電壓。
依照本發(fā)明的一實施例所述動態(tài)調(diào)整記憶體芯片操作的方法，上述的記憶體芯片具有一標(biāo)準(zhǔn)編程電壓、一標(biāo)準(zhǔn)抹除電壓以及一標(biāo)準(zhǔn)讀取電壓，且標(biāo)準(zhǔn)讀取電壓是介于標(biāo)準(zhǔn)編程電壓以及標(biāo)準(zhǔn)抹除電壓之間。而且，當(dāng)ONO層的厚度較厚時，調(diào)整記憶體芯片的讀取電壓為大于標(biāo)準(zhǔn)讀取電壓；反之，當(dāng)ONO層的厚度較薄時，調(diào)整記憶體芯片的讀取電壓為小于標(biāo)準(zhǔn)讀取電壓。
依照本發(fā)明的另一實施例所述動態(tài)調(diào)整記憶體芯片操作的方法，上述的記憶體芯片具有一標(biāo)準(zhǔn)編程電壓與一標(biāo)準(zhǔn)抹除電壓，且標(biāo)準(zhǔn)編程電壓與標(biāo)準(zhǔn)抹除電壓之間涵蓋一編程裕度(program margin，PM)與一抹除裕度(erase margin，EM)。而且，當(dāng)ONO層的厚度較厚時，縮減編程裕度以及/或是增加抹除裕度；反之，當(dāng)ONO層的厚度較薄時，增加編程裕度以及/或是縮減抹除裕度。
依照本發(fā)明的較佳實施例所述動態(tài)調(diào)整記憶體芯片操作的方法，上述的量測記憶體芯片的ONO層的厚度的方法包括利用一感測放大器電性檢驗ONO層的厚度。
依照本發(fā)明的較佳實施例所述動態(tài)調(diào)整記憶體芯片操作的方法，是在進行芯片測試(又稱“wafer sort”，縮寫為WS)時量測記憶體芯片的ONO層的厚度。
依照本發(fā)明的較佳實施例所述動態(tài)調(diào)整記憶體芯片操作的方法，是在進行成品測試(又稱“final test”，縮寫為FT)時量測記憶體芯片的ONO層的厚度。
依照本發(fā)明的較佳實施例所述動態(tài)調(diào)整記憶體芯片操作的方法，上述的記憶體芯片包括快閃記憶體芯片。
本發(fā)明另提出一種量測記憶體芯片的ONO層厚度的裝置，以提供動態(tài)調(diào)整一記憶體芯片的操作的基準(zhǔn)，其中記憶體芯片包括一第一ONO層。這種裝置至少包括一ONO電容器與一感測放大器電路，其中的ONO電容器具有一第二ONO層，而第二ONO層與第一ONO層具有相同結(jié)構(gòu)。感測放大器電路則耦接于ONO電容器，以藉由電性量測第二ONO層的厚度范圍，而此1厚度范圍即為動態(tài)調(diào)整記憶體芯片的操作的基準(zhǔn)。
依照本發(fā)明的較佳實施例所述量測記憶體芯片的ONO層厚度的裝置，上述的感測放大器電路包括一感測放大器(sense amplifier)、一參考電壓輸入器(reference voltage input)、一ONO電容器(capacitor)、一時間控制開關(guān)(time controlled switch)以及一電流源(current source)。感測放大器具有一第一輸入端、一第二輸入端以及一輸出端。而參考電壓輸入器是耦接于感測放大器的第一輸入端，ONO電容器則經(jīng)由一節(jié)點耦接至感測放大器的第二輸入端。再者，時間控制開關(guān)是經(jīng)由節(jié)點耦接于感測放大器的第二輸入端，而電流源的一端與時間控制開關(guān)耦接，另一端則接地。其中，當(dāng)參考電壓輸入器所輸入的電壓小于節(jié)點時，則輸出端顯出“不通過”；當(dāng)參考電壓輸入器所輸入的電壓大于該節(jié)點時，則輸出端顯出“通過”。
依照本發(fā)明的較佳實施例所述量測記憶體芯片的ONO層厚度的裝置，上述的ONO電容器包括一上電極、位于上電極下的一下電極以及位于上電極與下電極之間的前述第二ONO層。
本發(fā)明又提出一種動態(tài)調(diào)整記憶體芯片操作的方法，適于調(diào)整具有一ONO層的一記憶體芯片的編程裕度與抹除裕度。這個方法包括劃分ONO層的厚度為數(shù)個厚度等級，且每一厚度等級對應(yīng)于一組的編程裕度與抹除裕度。之后，依照厚度等級設(shè)定數(shù)個測試順序，其中各測試順序具有一開關(guān)計時，用以控制前一實施例所述的裝置中的時間控制開關(guān)的開關(guān)時間。然后，利用上述裝置依序檢驗各測試順序，其中當(dāng)感測放大器的輸出端顯示“通過”時，則與顯示“通過”的測試順序相應(yīng)的厚度等級即為ONO層的厚度。隨后，調(diào)整記憶體芯片的編程裕度與抹除裕度，使其成為與顯示“通過”的測試順序相應(yīng)的厚度等級所對應(yīng)的那1組編程裕度與抹除裕度。
本發(fā)明因為依據(jù)ONO層厚度來動態(tài)調(diào)整記憶體芯片操作，因此能夠不顧循環(huán)次數(shù)所造成的操作空間變小的問題，而獲得較可靠的產(chǎn)品操作以及較為充裕的大量生產(chǎn)空間。此外，本發(fā)明的量測記憶體芯片的ONO層厚度的裝置能簡便地測得ONO層厚度，所以更加有利于動態(tài)調(diào)整記憶體芯片操作。
為讓本發(fā)明之上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下。


圖1是一般快閃記憶體的循環(huán)次數(shù)與起始電壓的關(guān)系示意圖。
圖2為依照本發(fā)明一第一實施例的動態(tài)調(diào)整記憶體芯片操作的步驟流程圖。
圖3為一記憶體芯片在ONO層是標(biāo)準(zhǔn)狀態(tài)下的各個操作狀態(tài)的電壓以及當(dāng)ONO層較厚與較薄狀態(tài)下的各個操作狀態(tài)的電壓的簡單示意圖。
圖4則是依照本發(fā)明一第二實施例的量測記憶體芯片的ONO層厚度的裝置簡圖。
圖5是圖4的感測放大器電路的電路圖。
圖6是依照本發(fā)明第三實施例的動態(tài)調(diào)整記憶體芯片操作的步驟流程圖。
200～220、600～630步驟400記憶體芯片410ONO電容器420感測放大器電路CG電荷增加EM抹除裕度 EV抹除狀態(tài)的電壓GL電荷損失 PV編程狀態(tài)的電壓PM編程裕度 RDWL讀取電壓具體實施方式
本發(fā)明的概念是依據(jù)ONO層的厚度，來動態(tài)調(diào)整記憶體芯片的讀取電壓。而下表一是ONO層的厚度對于電荷損失(亦即表一中的GL)與電荷增加(亦即表一中的CG)的影響。
表一

因此，請先參照圖2，其為依照本發(fā)明一第一實施例的動態(tài)調(diào)整記憶體芯片操作的步驟流程圖。在步驟200中，提供一記憶體芯片，其中記憶體芯片包括一ONO層，且上述記憶體芯片例如是包括快閃記憶體芯片或是其它具有ONO層的記憶體。再者，記憶體芯片具有一標(biāo)準(zhǔn)編程電壓(PV)、一標(biāo)準(zhǔn)抹除電壓(EV)以及一標(biāo)準(zhǔn)讀取電壓(RDWL)，且標(biāo)準(zhǔn)讀取電壓是介于標(biāo)準(zhǔn)編程電壓以及標(biāo)準(zhǔn)抹除電壓之間。所謂的“標(biāo)準(zhǔn)編程電壓”是指記憶體寫入資料后的臨界電壓以及所謂的“標(biāo)準(zhǔn)抹除電壓”是指記憶體抹除資料后的臨界電壓。
然后，在步驟210中，量測記憶體芯片的ONO層的厚度。一般來說，量測ONO層厚度的方法可以使用光學(xué)量測，但是為確保ONO層在實際電性上的表現(xiàn)與其厚度之間的關(guān)連性，在本實施方式中最好是采用電性量測的方式；舉例來說，可利用一感測放大器電性檢驗ONO層的厚度。此外，步驟210例如是在進行芯片測試(又稱“wafer sort”，縮寫為WS)時同時做的量測；或者，步驟210可以是在進行成品測試(又稱“final test”，縮寫為FT)時同時做的量測。其中，芯片測試譬如是以探針在產(chǎn)品仍于芯片制造階段時進行晶粒(die)的良莠測試，部分晶粒亦可透過激光修補；而成品測試則是在IC封裝之后執(zhí)行，確定IC成品的功能與規(guī)格符合要求。
接著，在步驟220中，依據(jù)ONO層的厚度，調(diào)整記憶體芯片的讀取電壓。而且，上述調(diào)整方式可參考圖3，其為一記憶體芯片在ONO層是標(biāo)準(zhǔn)狀態(tài)下的各個操作狀態(tài)的電壓以及當(dāng)ONO層較厚與較薄狀態(tài)下的各個操作狀態(tài)的電壓的簡單示意圖。
在一例子中，請參照圖3最右邊標(biāo)示為“厚”的圖形，當(dāng)ONO層的厚度較厚時，需調(diào)整記憶體芯片的讀取電壓(即圖3的RDWL)為大于標(biāo)準(zhǔn)讀取電壓(圖3最左邊標(biāo)示為“標(biāo)準(zhǔn)”的圖形)；反之，當(dāng)ONO層的厚度較薄時(即圖3中間標(biāo)示為“薄”的圖形)，需調(diào)整記憶體芯片的讀取電壓為小于標(biāo)準(zhǔn)讀取電壓。
另一方面，從圖3也可推導(dǎo)出另一個例子。請參照圖3，在標(biāo)準(zhǔn)編程電壓(PV)與標(biāo)準(zhǔn)抹除電壓(EV)之間還涵蓋一編程裕度(program margin，亦即圖3中的PM)與一抹除裕度(erase margin，亦即圖3中的EM)。而當(dāng)ONO層的厚度大于較厚時(即圖3右邊標(biāo)示為“厚”的圖形)，可選擇縮減編程裕度以及/或是增加抹除裕度；反之，當(dāng)ONO層的厚度較薄時(即圖3中間標(biāo)示為“薄”的圖形)，可增加編程裕度以及/或是縮減抹除裕度。
圖4則是依照本發(fā)明一第二實施例的量測記憶體芯片的ONO層厚度的裝置簡圖，而圖5是圖4的感測放大器電路的電路圖。
請先參照圖4，本實施例的裝置是用以提供動態(tài)調(diào)整一記憶體芯片400的操作的基準(zhǔn)，其中記憶體芯片400包括一層ONO層；舉例來說，這層ONO層是如快閃記憶體的記憶體芯片中的閘極間介電層。而這種裝置至少包括一ONO電容器410與一感測放大器電路420，其中所謂的“ONO電容器410”是指具有與記憶體芯片400的ONO層相同結(jié)構(gòu)的一層ONO層的電容器。此外，感測放大器電路420是耦接于ONO電容器410，以藉由電性量測ONO電容器410中的ONO層的厚度范圍，而此1厚度范圍即為動態(tài)調(diào)整記憶體芯片400的操作的基準(zhǔn)。
接著，請參照圖5，是圖4的感測放大器電路包括一感測放大器(senseamplifier)、一參考電壓輸入器(reference voltage input)、一ONO電容器(capacitor)、一時間控制開關(guān)(time controlled switch)以及一電流源(curren tsource)。其中，感測放大器具有兩輸入端以及一輸出端。而參考電壓輸入器是耦接于感測放大器的一輸入端，ONO電容器則經(jīng)由一節(jié)點耦接至感測放大器的另一輸入端。再者，時間控制開關(guān)是與ONO電容器一樣經(jīng)由同一節(jié)點耦接于感測放大器的另一輸入端，而電流源的一端與時間控制開關(guān)耦接，另一端則接地。其中，當(dāng)參考電壓輸入器所輸入的電壓小于節(jié)點時，則輸出端顯出“不通過”；當(dāng)參考電壓輸入器所輸入的電壓大于節(jié)點時，則輸出端顯出“通過”。再者，上述ONO電容器一般而言是包括一上電極、位于上電極下的一下電極以及位于上電極與下電極之間的一層ONO層，且此ONO層即為具有與記憶體芯片400(請見圖4)的ONO層相同結(jié)構(gòu)的一層ONO層。
如果要利用前述圖4與圖5所示的裝置來進行動態(tài)調(diào)整記憶體芯片操作的話，則請參考圖6。
圖6是依照本發(fā)明第三實施例的動態(tài)調(diào)整記憶體芯片操作的步驟流程圖。首先，在步驟600中，劃分ONO層的厚度為數(shù)個厚度等級；舉例來說，如下表二劃分為四個厚度等級E、F、G、H，其中E約為70埃、F約為67埃、G約為64埃、H約為61埃，且每一厚度等級對應(yīng)于一組的編程裕度(PM)與一抹除裕度(EM)。
表二

之后，在步驟610中，依照厚度等級設(shè)定數(shù)個測試順序，其中各測試順序具有一開關(guān)計時，如表二中的A、B、C、D，用以控制前1實施例(圖4與圖5)所述的裝置中的時間控制開關(guān)的開關(guān)時間。
然后，在步驟620中，利用圖4與圖5所示的裝置，依序檢驗各測試順序，其中當(dāng)參考輸入電壓小于圖5中的節(jié)點時，則輸出端顯出“不通過”；當(dāng)參考輸入電壓大于圖5中的節(jié)點時，則輸出端顯出”通過”。也就是說，當(dāng)感測放大器的輸出端顯示“通過”時，則與顯示“通過”的測試順序相應(yīng)的厚度等級即為ONO層的厚度。舉例來說，當(dāng)檢驗表二中的1號測試順序時，感測放大器的輸出端顯示“通過”，則與1號測試順序相應(yīng)的厚度等級E即為所測的ONO層的厚度。再者，如果檢驗1號是顯示“不通過”而接著檢驗2號測試順序時，感測放大器的輸出端顯示“通過”的話，則與2號測試順序相應(yīng)的厚度等級F即為所測的ONO層的厚度，依此類推。
隨后，在步驟630中，調(diào)整記憶體芯片的編程裕度與抹除裕度，使其成為與顯示“通過”的測試順序相應(yīng)的厚度等級所對應(yīng)的那1組編程裕度與抹除裕度。也就是說，當(dāng)檢驗到表二中的1號測試順序是顯示“通過”時，則需調(diào)整記憶體芯片的編程裕度與抹除裕度成為與厚度等級E所對應(yīng)的1400mV的PM與500mV的EM?？傊?，就是根據(jù)不同的厚度等級來調(diào)整記憶體芯片的編程裕度與抹除裕度。
綜上所述，本發(fā)明的特點是依據(jù)ONO層厚度來動態(tài)調(diào)整記憶體芯片操作，以忽略循環(huán)次數(shù)所造成的操作空間變小的問題，進而獲得較可靠的產(chǎn)品操作以及較為充裕的大量生產(chǎn)空間。
此外，本發(fā)明所提出的量測裝置能簡便地測得ONO層厚度，所以更加有利于動態(tài)調(diào)整記憶體芯片操作。
權(quán)利要求
1.一種動態(tài)調(diào)整記憶體芯片操作的方法，其特征在于其包括以下步驟提供一記憶體芯片，該記憶體芯片包括一ONO層；量測該記憶體芯片的該ONO層的厚度；以及依據(jù)該ONO層的厚度，調(diào)整該記憶體芯片的讀取電壓。
2.根據(jù)權(quán)利要求1所述的動態(tài)調(diào)整記憶體芯片操作的方法，其中該記憶體芯片具有一標(biāo)準(zhǔn)編程電壓、一標(biāo)準(zhǔn)抹除電壓以及一標(biāo)準(zhǔn)讀取電壓，且該標(biāo)準(zhǔn)讀取電壓是介于該標(biāo)準(zhǔn)編程電壓以及該標(biāo)準(zhǔn)抹除電壓之間。
3.根據(jù)權(quán)利要求2所述的動態(tài)調(diào)整記憶體芯片操作的方法，其中依據(jù)該ONO層的厚度調(diào)整該記憶體芯片的讀取電壓的步驟包括當(dāng)該ONO層的厚度較厚時，調(diào)整該記憶體芯片的讀取電壓為大于該標(biāo)準(zhǔn)讀取電壓；以及當(dāng)該ONO層的厚度較薄時，調(diào)整該記憶體芯片的讀取電壓為小于該標(biāo)準(zhǔn)讀取電壓。
4.根據(jù)權(quán)利要求1所述的動態(tài)調(diào)整記憶體芯片操作的方法，其中該記憶體芯片具有一標(biāo)準(zhǔn)編程電壓與一標(biāo)準(zhǔn)抹除電壓，且該標(biāo)準(zhǔn)編程電壓與該標(biāo)準(zhǔn)抹除電壓之間涵蓋一編程裕度與一抹除裕度。
5.根據(jù)權(quán)利要求4所述的動態(tài)調(diào)整記憶體芯片操作的方法，其中依據(jù)該ONO層的厚度調(diào)整該記憶體芯片的讀取電壓的步驟包括當(dāng)該ONO層的厚度較厚時，縮減該編程裕度以及/或是增加該抹除裕度；以及當(dāng)該ONO層的厚度較薄時，增加該編程裕度以及/或是縮減該抹除裕度。
6.根據(jù)權(quán)利要求1所述的動態(tài)調(diào)整記憶體芯片操作的方法，其中量測該記憶體芯片的該ONO層的厚度的方法包括利用一感測放大器電性檢驗該ONO層的厚度。
7.根據(jù)權(quán)利要求1所述的動態(tài)調(diào)整記憶體芯片操作的方法，其中是在進行芯片測試時量測該記憶體芯片的該ONO層的厚度。
8.根據(jù)權(quán)利要求1所述的動態(tài)調(diào)整記憶體芯片操作的方法，其中是在進行成品測試時量測該記憶體芯片的該ONO層的厚度。
9.根據(jù)權(quán)利要求1所述的動態(tài)調(diào)整記憶體芯片操作的方法，其中該記憶體芯片包括快閃記憶體芯片。
10.一種量測記憶體芯片的ONO層厚度的裝置，以提供動態(tài)調(diào)整一記憶體芯片的操作的基準(zhǔn)，其中該記憶體芯片包括一第一ONO層，此裝置至少包括一ONO電容器，該ONO電容器具有一第二ONO層，其中該第二ONO層與該第一ONO層具有相同結(jié)構(gòu)；以及一感測放大器電路，耦接于該ONO電容器，以藉由電性量測該第二ONO層的一厚度范圍，該厚度范圍即為動態(tài)調(diào)整該記憶體芯片的操作的基準(zhǔn)。
11.根據(jù)權(quán)利要求10所述的量測記憶體芯片的ONO層厚度的裝置，其中該感測放大器電路包括一感測放大器，具有一第一輸入端、一第二輸入端以及一輸出端；一參考電壓輸入器，耦接于該感測放大器的該第一輸入端；一ONO電容器，經(jīng)由一節(jié)點耦接至該感測放大器的該第二輸入端；一時間控制開關(guān)，經(jīng)由該節(jié)點耦接于該感測放大器的該第二輸入端；以及一電流源，其一端與該時間控制開關(guān)耦接，另一端接地，其中當(dāng)該參考電壓輸入器所輸入的電壓小于該節(jié)點時，則該輸出端顯出“不通過”，當(dāng)該參考電壓輸入器所輸入的電壓大于該節(jié)點時，則該輸出端顯出“通過”。
12.根據(jù)權(quán)利要求11所述的動態(tài)調(diào)整操作的裝置，其中該ONO電容器包括一上電極；一下電極，位于該上電極下；以及該第二ONO層，位于該上電極與該下電極之間。
13.一種動態(tài)調(diào)整記憶體芯片操作的方法，適于調(diào)整具有一ONO層的一記憶體芯片的編程裕度與抹除裕度，包括劃分該ONO層的厚度為數(shù)個厚度等級，且每一厚度等級對應(yīng)于一組的編程裕度與抹除裕度；依照該些厚度等級設(shè)定數(shù)個測試順序，其中各該測試順序具有一開關(guān)計時，用以控制權(quán)利要求11所述的裝置的該時間控制開關(guān)的開關(guān)時間；利用權(quán)利要求11所述的裝置依序檢驗各該測試順序，其中當(dāng)該感測放大器的該輸出端顯示“通過”時，則與顯示“通過”的該測試順序相應(yīng)的該厚度等級即為該ONO層的厚度；以及調(diào)整該記憶體芯片的編程裕度與抹除裕度，使其成為與顯示“通過”的該測試順序相應(yīng)的該厚度等級所對應(yīng)的該組的編程裕度與抹除裕度。
全文摘要
本發(fā)明是有關(guān)于一種動態(tài)調(diào)整記憶體芯片操作的方法與量測其ONO層厚度的裝置。該動態(tài)調(diào)整記憶體芯片操作的方法，先提供一記憶體芯片，其中記憶體芯片包括一ONO層。然后，量測記憶體芯片的ONO層的厚度，再依據(jù)ONO層的厚度，調(diào)整記憶體芯片的讀取電壓。由于動態(tài)調(diào)整記憶體芯片操作，故可獲得較可靠的產(chǎn)品操作以及較為充裕的大量生產(chǎn)空間。
文檔編號G01B7/06GK1873956SQ20051007521
公開日2006年12月6日 申請日期2005年6月3日 優(yōu)先權(quán)日2005年6月3日
發(fā)明者劉承杰, 熊黛良 申請人:旺宏電子股份有限公司