專(zhuān)利名稱(chēng)：一種高精度寬范圍的測(cè)速方法及電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于機(jī)電控制領(lǐng)域，涉及一種高精度、寬范圍測(cè)速電路。
背景技術(shù)：
在工程實(shí)踐中，經(jīng)常會(huì)遇到各種需要測(cè)量轉(zhuǎn)速的場(chǎng)合，例如在發(fā)動(dòng)機(jī)、電動(dòng)機(jī)、卷?yè)P(yáng)機(jī)、機(jī)床主軸等旋轉(zhuǎn)設(shè)備的試驗(yàn)運(yùn)轉(zhuǎn)和控制中，常需要分時(shí)或連續(xù)測(cè)量、顯示其轉(zhuǎn)速或瞬時(shí)轉(zhuǎn)速。為了能精確地測(cè)量轉(zhuǎn)速，還要保證測(cè)量的實(shí)時(shí)性，要求能測(cè)得瞬時(shí)轉(zhuǎn)速，隨著微型計(jì)算機(jī)的廣泛應(yīng)用，特別是高性能/價(jià)格比的微處理器的涌現(xiàn)，轉(zhuǎn)速測(cè)量普遍采用了以微處理器為核心的數(shù)字法，智能化微電腦式代替了一般機(jī)械式或模擬量結(jié)構(gòu)。目前，常用的數(shù)字式轉(zhuǎn)速測(cè)量方法主要有三種，分別是M法(頻率法)、T法(周期法)和M/T法(頻率/周期法)。M法是在既定的檢測(cè)時(shí)間內(nèi)，測(cè)量所產(chǎn)生的轉(zhuǎn)速脈沖信號(hào)的個(gè)數(shù)來(lái)確定轉(zhuǎn)速，適合于高速測(cè)量；T法是測(cè)量相鄰兩個(gè)轉(zhuǎn)速脈沖信號(hào)的時(shí)間來(lái)測(cè)定轉(zhuǎn)速，適合于低速測(cè)量；M/T法是同時(shí)測(cè)量檢測(cè)時(shí)間和在此時(shí)間內(nèi)的轉(zhuǎn)速脈沖信號(hào)的個(gè)數(shù)來(lái)確定轉(zhuǎn)速，該種方法既能適合高速測(cè)量，也能適合低速測(cè)量，但在速度精度要求特別高的場(chǎng)合，如高精度飛輪控制方面也無(wú)能為力。由于傳統(tǒng)測(cè)量方法例如用觸發(fā)器來(lái)實(shí)現(xiàn)計(jì)數(shù)器計(jì)數(shù)功能具有電路復(fù)雜、容易受外界干擾；而單純采用82C53計(jì)數(shù)器，則由于82C53計(jì)數(shù)器打入計(jì)數(shù)初值需要外界被測(cè)脈沖的一個(gè)上升沿和緊隨其后的一個(gè)下降沿才能實(shí)現(xiàn)，從而導(dǎo)致82C53計(jì)數(shù)器在計(jì)數(shù)時(shí)容易出現(xiàn)多記一個(gè)電機(jī)脈沖或者少記一個(gè)電機(jī)脈沖的情況，降低系統(tǒng)的測(cè)量精度；例如《電腦學(xué)習(xí)》(1999年4月第2期37頁(yè))所述的“采用8253定時(shí)器實(shí)現(xiàn)轉(zhuǎn)速測(cè)量的方法”，只能實(shí)現(xiàn)對(duì)單個(gè)電機(jī)脈沖周期的計(jì)數(shù)，當(dāng)電機(jī)轉(zhuǎn)速相對(duì)提高時(shí)，則會(huì)降低測(cè)速精度；如果采用微處理器中斷方式實(shí)現(xiàn)對(duì)N個(gè)完整電機(jī)脈沖的計(jì)數(shù)，則會(huì)出現(xiàn)中斷阻塞，影響微處理器正常工作，所以上述技術(shù)不能實(shí)現(xiàn)對(duì)電機(jī)轉(zhuǎn)速進(jìn)行高精度、寬范圍的測(cè)量。

發(fā)明內(nèi)容
為了解決上述背景技術(shù)容易受外界干擾、測(cè)量精度低、記多個(gè)電機(jī)脈沖周期系統(tǒng)易出現(xiàn)中斷阻塞、被測(cè)系統(tǒng)的不能從低速到高速連續(xù)測(cè)量的問(wèn)題，本發(fā)明的目的是克服現(xiàn)有電機(jī)測(cè)速技術(shù)方面的不足，提供一種既能測(cè)量低速，又能測(cè)量高速的高精度、寬范圍的測(cè)速電路。
本發(fā)明的方法當(dāng)被測(cè)系統(tǒng)中的電機(jī)轉(zhuǎn)速低于臨界轉(zhuǎn)速，測(cè)量N個(gè)完整電機(jī)脈沖所用時(shí)間T1，算出電機(jī)轉(zhuǎn)速為ω1為ω1=60·n2/(2n1·T1),]]>其中電機(jī)端部碼盤(pán)為n1位，所記的完整電機(jī)脈沖個(gè)數(shù)為n2，所用時(shí)間為T(mén)1；當(dāng)被測(cè)系統(tǒng)中的電機(jī)轉(zhuǎn)速高于臨界轉(zhuǎn)速，測(cè)量采樣時(shí)間ΔT1內(nèi)電機(jī)脈沖個(gè)數(shù)，算出電機(jī)轉(zhuǎn)速ω2為ω2=60·n3/(2n1·ΔT1),]]>其中電機(jī)端部碼盤(pán)為n1位，采樣時(shí)間為ΔT1，電機(jī)脈沖個(gè)數(shù)為n3。
所述臨界轉(zhuǎn)速ω是根據(jù)被測(cè)系統(tǒng)低速階段測(cè)量相對(duì)誤差與高速階段測(cè)量相對(duì)誤差相等來(lái)求取的速度。
在低速階段，利用高頻晶振對(duì)被測(cè)系統(tǒng)電機(jī)脈沖個(gè)數(shù)計(jì)時(shí)，低速時(shí)的相對(duì)誤差ε1為ϵ1=ω1·2n1/60n2·n4×106]]>其中電機(jī)轉(zhuǎn)速為ω1，電機(jī)端部碼盤(pán)為n1位，所記的完整電機(jī)脈沖個(gè)數(shù)為n2，定時(shí)器的時(shí)鐘頻率為n4。
在高速階段的采樣時(shí)間內(nèi)，對(duì)被測(cè)系統(tǒng)測(cè)量電機(jī)脈沖個(gè)數(shù)計(jì)數(shù)，則高速時(shí)的相對(duì)誤差ε2為ϵ2=60/2n1×ω2×ΔT1]]>其中電機(jī)轉(zhuǎn)速為ω2，電機(jī)端部碼盤(pán)為n1位，采樣時(shí)間為ΔT1。
根據(jù)電機(jī)端部碼盤(pán)為n1位，低速測(cè)量時(shí)所記的完整電機(jī)脈沖個(gè)數(shù)為n2，定時(shí)器的時(shí)鐘頻率為n4，高速測(cè)量時(shí)的采樣時(shí)間為ΔT1，則得到臨界轉(zhuǎn)速ω為
ω=60×1032n1·n2·n4ΔT1]]>本發(fā)明的測(cè)速電路包括計(jì)數(shù)器、觸發(fā)器、反相器、模擬開(kāi)關(guān)、微處理器，計(jì)數(shù)器的第一門(mén)控端分別與觸發(fā)器第一輸出端Q、第二清零端相連，計(jì)數(shù)器的第一輸出端與反相器的第二輸入端相連，微處理器的外中斷端分別與反相器的第二輸出端、第三輸出端相連，用于實(shí)現(xiàn)微處理器對(duì)外部中斷信號(hào)的響應(yīng)；計(jì)數(shù)器的時(shí)鐘端和電機(jī)脈沖信號(hào)端相連，用于實(shí)現(xiàn)對(duì)電機(jī)脈沖上升沿及緊隨其后的下降沿的捕捉；計(jì)數(shù)器的第二輸出端接地，計(jì)數(shù)器的第二門(mén)控端分別與觸發(fā)器的第一清零端和微處理器的I/O口相連；反相器的第一輸入端、第一輸出端分別與電機(jī)脈沖信號(hào)端和觸發(fā)器的第二時(shí)鐘端相連，用于實(shí)現(xiàn)對(duì)電機(jī)脈沖下降沿的捕捉；觸發(fā)器的第一輸入端D和第一預(yù)置端與高電平相連，用于實(shí)現(xiàn)觸發(fā)器的第一時(shí)鐘端上升沿觸發(fā)第一輸出端Q翻轉(zhuǎn)；觸發(fā)器的第一時(shí)鐘端與電機(jī)脈沖信號(hào)相連，用于實(shí)現(xiàn)對(duì)電機(jī)脈沖信號(hào)上升沿的捕捉；觸發(fā)器的第二輸入端D和第二預(yù)置端與高電平相連，用于實(shí)現(xiàn)觸發(fā)器的第二時(shí)鐘端上升沿觸發(fā)第二輸出端Q翻轉(zhuǎn)；觸發(fā)器的第二輸出端Q與模擬開(kāi)關(guān)的第一輸入端相連，模擬開(kāi)關(guān)的第二輸入端接地，模擬開(kāi)關(guān)的控制端與微處理器的I/O口相連，用于實(shí)現(xiàn)對(duì)模擬開(kāi)關(guān)的接通與斷開(kāi)；反相器的第三輸入端與模擬開(kāi)關(guān)的輸出端相連，用于將觸發(fā)器捕捉到的電機(jī)脈沖的上升沿及緊隨其后的下降沿所產(chǎn)生的中斷信號(hào)傳輸給微處理器；微處理器的數(shù)據(jù)雙向傳輸端與計(jì)數(shù)器的數(shù)據(jù)雙向傳輸端相連，用于數(shù)據(jù)在兩者之間的傳輸；微處理器的地址端與計(jì)數(shù)器的片選及地址端相連，用于實(shí)現(xiàn)微處理器對(duì)計(jì)數(shù)器內(nèi)部定時(shí)/計(jì)數(shù)器的選擇；微處理器的讀寫(xiě)信號(hào)端與計(jì)數(shù)器的讀寫(xiě)信號(hào)端相連，用于實(shí)現(xiàn)微處理器對(duì)計(jì)數(shù)器的讀寫(xiě)操作。
本發(fā)明的有益效果是由于本發(fā)明采用計(jì)數(shù)器、觸發(fā)器、反相器、模擬開(kāi)關(guān)、微處理器組成的數(shù)字電路，電路不容易受外界干擾。由于背景技術(shù)低速測(cè)量時(shí)采用測(cè)量多個(gè)電機(jī)脈沖周期的方法，它只適合于低速測(cè)量；高速測(cè)量時(shí)，采用測(cè)量采樣時(shí)間內(nèi)電機(jī)脈沖個(gè)數(shù)方法，它只適合于高速測(cè)量；本發(fā)明采用臨界轉(zhuǎn)速將兩者結(jié)合起來(lái)，不但適合于低速測(cè)量，而且適合于高速測(cè)量。
背景技術(shù)：
在臨界轉(zhuǎn)速狀態(tài)下，使得被測(cè)系統(tǒng)測(cè)量精度最低，本發(fā)明采用相對(duì)誤差相等的臨界轉(zhuǎn)速，使得被測(cè)系統(tǒng)測(cè)量精度提高，被測(cè)系統(tǒng)的測(cè)量范圍可以從低速到高速連續(xù)測(cè)量。解決了背景技術(shù)只能測(cè)低速或者只能測(cè)高速的不足。
背景技術(shù)：
低速時(shí)，只能計(jì)單個(gè)電機(jī)脈沖周期，當(dāng)計(jì)多個(gè)電機(jī)脈沖周期時(shí)，被測(cè)系統(tǒng)易出現(xiàn)中斷阻塞，而本發(fā)明采用模擬開(kāi)關(guān)，可以在兩次中斷中開(kāi)啟和關(guān)閉微處理器的定時(shí)器，實(shí)現(xiàn)多個(gè)電機(jī)脈沖周期的精確計(jì)時(shí)，克服了被測(cè)系統(tǒng)中斷阻塞的不足。
由于本發(fā)明具有測(cè)量精度高、測(cè)量范圍寬、測(cè)速方便靈活的特點(diǎn)，故能解決工程實(shí)踐中經(jīng)常遇到的需要測(cè)量電機(jī)轉(zhuǎn)速的問(wèn)題，尤其是高精度機(jī)電控制過(guò)程中需要在寬范圍內(nèi)精確測(cè)量電機(jī)轉(zhuǎn)速的場(chǎng)合。


圖1是本發(fā)明測(cè)速原理框2是本發(fā)明測(cè)速程序流程3是本發(fā)明中斷服務(wù)程序1流程4是本發(fā)明中斷服務(wù)程序2流程5是本發(fā)明中斷服務(wù)程序3流程6是本發(fā)明實(shí)施例具體實(shí)施方式
本發(fā)明一種高精度寬范圍的測(cè)速電路的實(shí)施例圖1和圖6包括計(jì)數(shù)器1、觸發(fā)器2、反相器3、模擬開(kāi)關(guān)4、微處理器5。
計(jì)數(shù)器1采用含有三個(gè)定時(shí)/計(jì)數(shù)器的計(jì)數(shù)器82C53，選用其中兩個(gè)，包括第一門(mén)控端，第一輸出端、第一時(shí)鐘端；第二門(mén)控端，第二輸出端和第二時(shí)鐘端。
觸發(fā)器2采用含有兩個(gè)D觸發(fā)器的74HC74其中一個(gè)為第一觸發(fā)器，包括第一時(shí)鐘端、第一清零端、第一預(yù)置端、第一輸入端D和第一輸出端Q；另一個(gè)為第二觸發(fā)器，包括第二時(shí)鐘端、第二清零端、第二預(yù)置端、第二輸入端D和第二輸出端Q。反相器3采用含有六個(gè)反相器的74LS04，選用其中三個(gè)反相器包括第一輸入端，第一輸出端，第二輸入端，第二輸出端，第三輸入端，第三輸出端。
模擬開(kāi)關(guān)4采用含有四路可控模擬開(kāi)關(guān)的模擬開(kāi)關(guān)MAX333，采用其中一路，包括第一輸入端，第二輸入端，第一控制端，第一輸出端。微處理器5采用89C52單片機(jī)。
如圖6所示；該電路的組成部分都是由集成化電子元件構(gòu)成，可在市面上直接購(gòu)買(mǎi)到，82C53計(jì)數(shù)器的1～8管腳分別與微處理器89C52的32～39管腳相連，作為82C53計(jì)數(shù)器與微處理器89C52的雙向數(shù)據(jù)總線和地址總線的低8位，82C53計(jì)數(shù)器的19、20、21管腳分別與微處理器89C52的27、28、26管腳相連，作為地址總線的高8位，82C53計(jì)數(shù)器的22、23管腳分別與微處理器89C52的17、16管腳相連，作為微處理器89C52對(duì)82C53計(jì)數(shù)器的讀寫(xiě)操作信號(hào)；82C53計(jì)數(shù)器的第一時(shí)鐘端9管腳、第二時(shí)鐘端端15管腳與D觸發(fā)器74HC74的第一時(shí)鐘端3管腳、反相器74LS04的第一輸入端1管腳相連后接電機(jī)的脈沖信號(hào)，實(shí)現(xiàn)對(duì)電機(jī)信號(hào)的捕捉，從而計(jì)數(shù)；82C53計(jì)數(shù)器1的第二門(mén)控端14管腳與D觸發(fā)器74HC74的第一清零端1管腳相連后接微處理器89C52的第4管腳，82C53計(jì)數(shù)器的第一門(mén)控端11管腳與D觸發(fā)器74HC74的5管腳第一輸出端Q、第二清零端13管腳相連，82C53計(jì)數(shù)器的第一輸出端10管腳與反相器74LS04的第二輸入端3管腳相連；D觸發(fā)器74HC74的2管腳第一輸入端D、第一預(yù)置端4管腳、第二預(yù)置端10管腳、第12管腳為第二輸入端D相連后接高電平，實(shí)現(xiàn)D觸發(fā)器74HC74的CLK端出現(xiàn)上升沿時(shí)，D觸發(fā)器74HC74的Q端翻轉(zhuǎn)，第二時(shí)鐘端11管腳與反相器74LS04的第一輸出端2管腳相連，第二輸出端9管腳與模擬開(kāi)關(guān)MAX333的第二輸入端2管腳相連；模擬開(kāi)關(guān)MAX333的第二輸入端4管腳接地，第一輸出端3管腳與反相器74LS04的第第三輸入端5管腳相連；反相器74LS04的第二輸入端4管腳、第三輸出端6管腳與微處理器的12管腳相連。如圖2所示，當(dāng)電機(jī)轉(zhuǎn)速小于臨界轉(zhuǎn)速時(shí)，選通82C53計(jì)數(shù)器的定時(shí)/計(jì)數(shù)器0，在D觸發(fā)器74HC74、反相器74LS0、模擬開(kāi)關(guān)MAX333和微處理器89C52共同作用下，實(shí)現(xiàn)對(duì)整數(shù)個(gè)電機(jī)脈沖的測(cè)量；高速時(shí)，由82C53計(jì)數(shù)器和89C52微處理器共同作用實(shí)現(xiàn)一定時(shí)間內(nèi)采樣電機(jī)脈沖個(gè)數(shù)，從而完成電機(jī)轉(zhuǎn)速的測(cè)量。
本發(fā)明的電源為±5V和地，模擬開(kāi)關(guān)MAX333需要工作電源為±5V，82C53計(jì)數(shù)器、D觸發(fā)器74HC74、反相器74LS04和微處理器89C52需要工作電源為+5V，所有器件電源共地。
本發(fā)明測(cè)量方法，如圖2所示，當(dāng)電機(jī)轉(zhuǎn)速小于臨界轉(zhuǎn)速時(shí)，由82C53計(jì)數(shù)器、D觸發(fā)器74HC74、反相器74LS04、模擬開(kāi)關(guān)MAX333和微處理器89C52組成測(cè)速電路，實(shí)現(xiàn)對(duì)N個(gè)完整電機(jī)脈沖的精確計(jì)時(shí)，從而測(cè)定電機(jī)轉(zhuǎn)速，在微處理器89C52控制下，將微處理器I/O口的第4管腳置高電平，相應(yīng)地D觸發(fā)器74HC74的第一清零端1管腳也變?yōu)楦唠娖?，?dāng)電機(jī)脈沖的上升沿到來(lái)時(shí)，第一D觸發(fā)器翻轉(zhuǎn)，D觸發(fā)器74HC74的5管腳第一輸出端Q輸出高電平，打開(kāi)82C53計(jì)數(shù)器的定時(shí)/計(jì)數(shù)器0，開(kāi)始準(zhǔn)備捕捉電機(jī)脈沖信號(hào)的第一個(gè)上升沿和緊隨其后的一個(gè)下降沿，同時(shí)打開(kāi)第二D觸發(fā)器，準(zhǔn)備捕捉上升沿，也就是電機(jī)脈沖的下降沿，在這一下降沿作用下，82C53計(jì)數(shù)器將計(jì)數(shù)初值從內(nèi)部寄存器打入到82C53計(jì)數(shù)器的定時(shí)/計(jì)數(shù)器0中，對(duì)D觸發(fā)器而言，是在D觸發(fā)器74HC74的9管腳第二輸出端D輸出一高電平，經(jīng)過(guò)模擬開(kāi)關(guān)MAX333的2、3管腳和反相器74LS04的第三輸入端5管腳，第三輸出端6管腳，反相后得到一低電平送至微處理器89C52的12管腳INT0，產(chǎn)生中斷，如圖3所示，在這次中斷中啟動(dòng)微處理器89C52的內(nèi)部定時(shí)器，開(kāi)始計(jì)時(shí)；82C53計(jì)數(shù)器在第一時(shí)鐘端9管腳所接的電機(jī)脈沖信號(hào)下降沿作用下，減1計(jì)數(shù)，當(dāng)從計(jì)數(shù)初值減至零時(shí)，82C53計(jì)數(shù)器的第一輸出端10管腳產(chǎn)生一高電平，經(jīng)過(guò)反相器74LS04的第二輸入端3管腳、第二輸出端4管腳反相后產(chǎn)生一低電平，接至微處理器89C52的12管腳INT0，產(chǎn)生中斷，如圖4所示，在這次中斷中關(guān)閉微處理器89C52的內(nèi)部定時(shí)器，停止計(jì)時(shí)。
當(dāng)電機(jī)轉(zhuǎn)速高于臨界轉(zhuǎn)速時(shí)，由82C53計(jì)數(shù)器和微處理器89C52組成測(cè)速電路，實(shí)現(xiàn)在ΔT1時(shí)間內(nèi)，采樣電機(jī)脈沖個(gè)數(shù)，從而測(cè)定電機(jī)轉(zhuǎn)速，在微處理器89C52控制下，關(guān)閉外中斷，通過(guò)微處理器89C52內(nèi)部的定時(shí)器設(shè)定采樣時(shí)間，啟動(dòng)定時(shí)器的同時(shí)，微處理器89C52I/O口的第4管腳輸出高電平，開(kāi)啟82C53計(jì)數(shù)器的定時(shí)/計(jì)數(shù)器1開(kāi)始采樣，采樣時(shí)間結(jié)束后，微處理器89C52產(chǎn)生中斷，如圖5所示，微處理器89C52對(duì)82C53計(jì)數(shù)器1進(jìn)行閂鎖操作，讀出82C53計(jì)數(shù)器的定時(shí)/計(jì)數(shù)器1的數(shù)值，通過(guò)計(jì)算得到采樣數(shù)據(jù)，進(jìn)而得到電機(jī)轉(zhuǎn)速。
所述臨界轉(zhuǎn)速是指低速測(cè)量與高速測(cè)量的速度相等，是根據(jù)低速測(cè)量相對(duì)誤差與高速測(cè)量相對(duì)誤差相等的原理來(lái)得到的，其計(jì)算方法和公式如公式ω=60×1032n1·n2·n4ΔT]]>所示。
權(quán)利要求
1.一種高精度寬范圍的測(cè)速方法，其特征在于當(dāng)被測(cè)系統(tǒng)中的電機(jī)轉(zhuǎn)速低于臨界轉(zhuǎn)速，測(cè)量N個(gè)完整電機(jī)脈沖所用時(shí)間T1，算出電機(jī)轉(zhuǎn)速為ω1為ω1=60·n2/(2n1·T1),]]>其中電機(jī)端部碼盤(pán)為n1位，所記的完整電機(jī)脈沖個(gè)數(shù)為n2，所用時(shí)間為T(mén)1；當(dāng)被測(cè)系統(tǒng)中的電機(jī)轉(zhuǎn)速高于臨界轉(zhuǎn)速，測(cè)量采樣時(shí)間ΔT1內(nèi)電機(jī)脈沖個(gè)數(shù)，算出電機(jī)轉(zhuǎn)速ω2為ω2=60·n3/(2n1·ΔT1)]]>其中電機(jī)端部碼盤(pán)為n1位，采樣時(shí)間為ΔT1，電機(jī)脈沖個(gè)數(shù)為n3。
2.根據(jù)權(quán)利要求1所述的一種高精度寬范圍的測(cè)速方法，其特征在于所述臨界轉(zhuǎn)速ω是根據(jù)被測(cè)系統(tǒng)低速階段測(cè)量相對(duì)誤差與高速階段測(cè)量相對(duì)誤差相等來(lái)求取的速度。
3.根據(jù)權(quán)利要求2所述的一種高精度寬范圍的測(cè)速方法，其特征在于在低速階段，利用高頻晶振對(duì)被測(cè)系統(tǒng)電機(jī)脈沖個(gè)數(shù)計(jì)時(shí)，低速時(shí)的相對(duì)誤差ε1為ϵ1=ω1·2n1/60n2·n4×106]]>其中電機(jī)轉(zhuǎn)速為ω1，電機(jī)端部碼盤(pán)為n1位，所記的完整電機(jī)脈沖個(gè)數(shù)為n2，定時(shí)器的時(shí)鐘頻率為n4。
4.根據(jù)權(quán)利要求2所述的一種高精度寬范圍的測(cè)速方法，其特征在于在高速階段的采樣時(shí)間內(nèi)，對(duì)被測(cè)系統(tǒng)測(cè)量電機(jī)脈沖個(gè)數(shù)計(jì)數(shù)，則高速時(shí)的相對(duì)誤差ε2為ϵ2=60/2n1×ω2×ΔT1]]>其中電機(jī)轉(zhuǎn)速為ω2，電機(jī)端部碼盤(pán)為n1位，采樣時(shí)間為ΔT1。
5.根據(jù)權(quán)利要求1所述的一種高精度寬范圍的測(cè)速方法，其特征在于根據(jù)電機(jī)端部碼盤(pán)為n1位，低速測(cè)量時(shí)所記的完整電機(jī)脈沖個(gè)數(shù)為n2，定時(shí)器的時(shí)鐘頻率為n4，高速測(cè)量時(shí)的采樣時(shí)間為ΔT1，則得到臨界轉(zhuǎn)速ω為ω=60×1032n1·n2·n4ΔT1]]>
6.一種高精度寬范圍的測(cè)速電路，其特征在于包括計(jì)數(shù)器[1]、觸發(fā)器[2]、反相器[3]、模擬開(kāi)關(guān)[4]、微處理器[5]，計(jì)數(shù)器[1]的第一門(mén)控端分別與觸發(fā)器[2]第一輸出端Q、第二清零端相連，計(jì)數(shù)器[1]的第一輸出端與反相器[3]的第二輸入端相連，微處理器[5]的外中斷端分別與反相器[3]的第二輸出端、第三輸出端相連，用于實(shí)現(xiàn)微處理器[5]對(duì)外部中斷信號(hào)的響應(yīng)；計(jì)數(shù)器[1]的時(shí)鐘端和電機(jī)脈沖信號(hào)端相連，用于實(shí)現(xiàn)對(duì)電機(jī)脈沖上升沿及緊隨其后的下降沿的捕捉；計(jì)數(shù)器[1]的第二輸出端接地，計(jì)數(shù)器[1]的第二門(mén)控端分別與觸發(fā)器[2]的第一清零端和微處理器[5]的I/O口相連；反相器3的第一輸入端、第一輸出端分別與電機(jī)脈沖信號(hào)端和觸發(fā)器[2]的第二時(shí)鐘端相連，用于實(shí)現(xiàn)對(duì)電機(jī)脈沖下降沿的捕捉；觸發(fā)器[2]的第一輸入端D和第一預(yù)置端與高電平相連，用于實(shí)現(xiàn)觸發(fā)器[2]的第一時(shí)鐘端上升沿觸發(fā)第一輸出端Q翻轉(zhuǎn)；觸發(fā)器[2]的第一時(shí)鐘端與電機(jī)脈沖信號(hào)相連，用于實(shí)現(xiàn)對(duì)電機(jī)脈沖信號(hào)上升沿的捕捉；觸發(fā)器[2]的第二輸入端D和第二預(yù)置端與高電平相連，用于實(shí)現(xiàn)觸發(fā)器[2]的第二時(shí)鐘端上升沿觸發(fā)第二輸出端Q翻轉(zhuǎn)；觸發(fā)器[2]的第二輸出端Q與模擬開(kāi)關(guān)[4]的第一輸入端相連，模擬開(kāi)關(guān)[4]的第二輸入端接地，模擬開(kāi)關(guān)[4]的控制端與微處理器[5]的I/O口相連，用于實(shí)現(xiàn)對(duì)模擬開(kāi)關(guān)[4]的接通與斷開(kāi)；反相器[3]的第三輸入端與模擬開(kāi)關(guān)[4]的輸出端相連，用于將觸發(fā)器[2]捕捉到的電機(jī)脈沖的上升沿及緊隨其后的下降沿所產(chǎn)生的中斷信號(hào)傳輸給微處理器[5]；微處理器[5]的數(shù)據(jù)雙向傳輸端與計(jì)數(shù)器[1]的數(shù)據(jù)雙向傳輸端相連，用于數(shù)據(jù)在兩者之間的傳輸；微處理器[5]的地址端與計(jì)數(shù)器[1]的片選及地址端相連，用于實(shí)現(xiàn)微處理器對(duì)計(jì)數(shù)器內(nèi)部定時(shí)/計(jì)數(shù)器的選擇；微處理器[5]的讀寫(xiě)信號(hào)端與計(jì)數(shù)器[1]的讀寫(xiě)信號(hào)端相連，用于實(shí)現(xiàn)微處理器[5]對(duì)計(jì)數(shù)器[1]的讀寫(xiě)操作。
全文摘要
本發(fā)明涉及一種高精度、寬范圍測(cè)速方法和電路，方法微當(dāng)被測(cè)系統(tǒng)中的電機(jī)轉(zhuǎn)速低于臨界轉(zhuǎn)速，測(cè)量N個(gè)完整電機(jī)脈沖所用時(shí)間，算出電機(jī)轉(zhuǎn)速為ω
文檔編號(hào)G01P3/481GK1975436SQ200510119009
公開(kāi)日2007年6月6日 申請(qǐng)日期2005年11月24日 優(yōu)先權(quán)日2005年11月24日
發(fā)明者賈宏光, 劉治華, 黎海文, 白越, 吳一輝 申請(qǐng)人:中國(guó)科學(xué)院長(zhǎng)春光學(xué)精密機(jī)械與物理研究所