專利名稱：模擬晶片、利用其校正的系統(tǒng)和校正自動(dòng)測(cè)試設(shè)備的方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及模擬晶片(mock wafer)、利用模擬晶片校正的系統(tǒng)和校正自動(dòng)測(cè)試設(shè)備的方法。
背景技術(shù)：
電子電路自動(dòng)測(cè)試設(shè)備(ATE)在第一次使用之前以及此后定期地需要進(jìn)行校正，以確保當(dāng)解釋從ATE獲得的測(cè)試數(shù)據(jù)時(shí)，考慮了在其信號(hào)通路中的制造公差、測(cè)試待測(cè)試器件(DUT)的環(huán)境條件和其他因素。
通常，校正包括1)將ATE的參考信道(例如，主時(shí)鐘源)依次連接到ATE的其他信道中的每個(gè)上，2)在每一次依次連接之后發(fā)射檢測(cè)信號(hào)，然后3)記錄每一發(fā)射的檢測(cè)信號(hào)的特性(例如，記錄信號(hào)延遲)。
傳統(tǒng)上，已經(jīng)利用將ATE的參考信道依次連接到ATE的其他信道中的每一個(gè)上的機(jī)械機(jī)器人或者繼電器矩陣來(lái)校正ATE。但是，這些方案往往非常昂貴并且要求大量的時(shí)間來(lái)完成校正。此外，它們經(jīng)常在可能不同于產(chǎn)品測(cè)試環(huán)境的“校正環(huán)境”中進(jìn)行校正。例如，校正環(huán)境將通常不包括探針卡(probecard)(即，被設(shè)計(jì)來(lái)在產(chǎn)品測(cè)試期間將ATE連接到特定DUT(或者DUT組)的定制接口)。
另一種進(jìn)行ATE校正的方法是通過(guò)定制的半導(dǎo)體晶片。定制晶片可以包括或多或少的有源電路(例如，切換矩陣)，但是在簡(jiǎn)單的實(shí)施例中，可以僅僅包括多個(gè)定制管芯，每個(gè)管芯具有一對(duì)或者多對(duì)管腳，所述管腳通過(guò)(一根或多根)電路跡線互連。使用定制晶片的優(yōu)點(diǎn)在于，其可以類似于產(chǎn)品晶片被安裝到ATE，由此使得可以根據(jù)探針卡信號(hào)通路來(lái)校正ATE。但是，定制半導(dǎo)體晶片也往往非常昂貴，并且其使用壽命可能很短(例如，常常由于反復(fù)探測(cè)，其管芯基座磨損，導(dǎo)致失去管芯焊盤的一致性并且導(dǎo)致與ATE信道的差的連接性)。

發(fā)明內(nèi)容
在一個(gè)實(shí)施例中，一種用于校正自動(dòng)測(cè)試設(shè)備的模擬晶片包括具有多個(gè)互連區(qū)域的印刷電路板，每一個(gè)互連區(qū)域包含一對(duì)通過(guò)連接跡線耦合的模擬管芯焊盤。
在另一個(gè)實(shí)施例中，一種系統(tǒng)包括自動(dòng)測(cè)試設(shè)備(ATE)，模擬晶片和校正程序。ATE包括處理器以及與ATE的多個(gè)信號(hào)通路耦合的測(cè)試頭連接器。模擬晶片包括具有多個(gè)互連區(qū)域的印刷電路板(PCB)，每一個(gè)互連區(qū)域包含一對(duì)通過(guò)連接跡線耦合的模擬管芯焊盤。由處理器執(zhí)行校正程序，使得ATE 1)相對(duì)于測(cè)試頭連接器換位(index)模擬晶片，2)將測(cè)試頭連接器的多個(gè)探針耦合到模擬晶片的多個(gè)管芯焊盤，3)在通過(guò)模擬晶片的一對(duì)模擬管芯焊盤和連接跡線耦合的一對(duì)探針之間發(fā)射測(cè)試信號(hào)，以及4)通過(guò)記錄所發(fā)射的測(cè)試信號(hào)的特性，校正ATE的選定信號(hào)通路或者多個(gè)信號(hào)通路。
在另一個(gè)實(shí)施例中，一種用于校正自動(dòng)測(cè)試設(shè)備(ATE)的方法包括將模擬晶片耦合到自動(dòng)測(cè)試設(shè)備。模擬晶片包括具有多個(gè)互連區(qū)域的印刷電路板(PCB)，每一個(gè)互連區(qū)域包含一對(duì)通過(guò)連接跡線耦合的模擬管芯焊盤。在將模擬晶片耦合到ATE之后，ATE被使得1)相對(duì)于測(cè)試頭連接器換位模擬晶片，2)將測(cè)試頭連接器的多個(gè)探針耦合到模擬晶片的多個(gè)管芯焊盤，3)在通過(guò)模擬晶片的一對(duì)模擬管芯焊盤和連接跡線耦合的一對(duì)探針之間發(fā)射測(cè)試信號(hào)，以及4)通過(guò)記錄所發(fā)射的測(cè)試信號(hào)的特性，校正ATE的選定信號(hào)通路或者多個(gè)信號(hào)通路。
還公開(kāi)了其他實(shí)施例。


在附圖中示出了本發(fā)明的說(shuō)明性和當(dāng)前優(yōu)選的實(shí)施例，其中圖1示出了示例性模擬晶片的布局；圖2示出了圖1所示的模擬晶片的示例性PCB層；圖3示出了校正自動(dòng)測(cè)試設(shè)備的示例性方法；圖4示出了示例性產(chǎn)品晶片；
圖5示出了可以被裝配到自動(dòng)測(cè)試設(shè)備用于探測(cè)圖1和4所示晶片的示例性探針卡；以及圖6圖示了可以使用圖1、圖4和圖5所示的晶片和探針卡的示例性自動(dòng)檢測(cè)設(shè)備系統(tǒng)。
具體實(shí)施例方式
在晶片級(jí)驗(yàn)收測(cè)試期間，ATE使半導(dǎo)體晶片上的多個(gè)管芯(即，電子電路)經(jīng)歷一組測(cè)試，以確定管芯是否通過(guò)測(cè)試并應(yīng)該是可接受的，或者確定其是否沒(méi)有通過(guò)測(cè)試并應(yīng)該是被拒絕的。如果管芯通過(guò)測(cè)試，其可以進(jìn)而被劃片、封裝以及使用或者銷售。
一般來(lái)說(shuō)，晶片是密集組裝的，其上制造有從數(shù)個(gè)到數(shù)百個(gè)的管芯。而每個(gè)管芯可以包含數(shù)個(gè)到數(shù)百個(gè)管芯焊盤，用于電源、接地和I/O(輸入/輸出)連接。結(jié)果，管芯焊盤每晶片的密度可能驟升到數(shù)千。作為示例，圖4示出了其上具有十六個(gè)管芯(W1-W16)的相對(duì)簡(jiǎn)單的晶片400，每一個(gè)管芯具有一組十六個(gè)的管芯焊盤(DP1-DP16)。
在驗(yàn)收測(cè)試期間，ATE物理地接觸晶片400上的管芯焊盤。通常，ATE裝配有連接器(例如，探針卡)，所述連接器用作特定DUT晶片和ATE的更通用的(或者適配的)I/O管腳之間的接口。在某些情形中，探針卡可以能夠一次接觸晶片的所有管芯焊盤。然而，雖然ATE可以具有數(shù)百到數(shù)千條通過(guò)其可以進(jìn)行晶片測(cè)試的信號(hào)通路(或者信道)，但是ATE經(jīng)常不能對(duì)晶片的所有管芯焊盤同時(shí)進(jìn)行測(cè)試。結(jié)果，探針卡通常將包括這樣的探針(例如，微針或者彈簧管腳)布局，其被設(shè)計(jì)為接觸晶片上的管芯焊盤的子組，諸如特定一組管芯的所有管芯焊盤。在進(jìn)行對(duì)于管芯焊盤子組的多次測(cè)試之后，ATE然后將相對(duì)于晶片換位(移動(dòng))探針卡，并且觸接在其管芯焊盤的另一組上。在某些情形中，換位、觸接和進(jìn)行一系列測(cè)試的動(dòng)作可以被重復(fù)數(shù)次。
作為示例，圖5示出了相對(duì)簡(jiǎn)單的探針卡500。探針卡500包括四組的十六個(gè)探針P1-P4，其允許探針卡500換位和觸接在晶片400上的四個(gè)管芯的不同子組上(即，用于管芯的并行測(cè)試)。一般來(lái)說(shuō)，探針卡的每一個(gè)探針將被耦合到一個(gè)ATE信號(hào)通路或者信道上。因此，探針卡500的64個(gè)探針將被分別耦合到64個(gè)不同的ATE信號(hào)通路。但是，ATE信號(hào)通路的數(shù)量不總是等于ATE信道的數(shù)量。例如，在多路復(fù)用的情形中，多個(gè)信道可以被耦合到一個(gè)探針上，或者多個(gè)探針可以被耦合到一個(gè)信道上，由此產(chǎn)生比存在的探針或者信道更多的信號(hào)通路。
圖6示出了示例性的ATE系統(tǒng)600。為了本討論的目的，ATE系統(tǒng)600的結(jié)構(gòu)已經(jīng)被簡(jiǎn)化。ATE 600包括測(cè)試頭605、探測(cè)器610、測(cè)試頭支撐臂615、電纜管道620、控制系統(tǒng)625、臂操縱器630以及臂平衡塊635。管道620可以包含一根或者多根電纜，所述電纜在測(cè)試頭605、探測(cè)器610、臂操縱器630和控制系統(tǒng)625之間傳輸各種測(cè)試和控制信號(hào)。
控制系統(tǒng)625可以包括各種部件，包括一個(gè)或者多個(gè)處理器、存儲(chǔ)器、信號(hào)發(fā)生器以及信號(hào)分析器。定義測(cè)試和控制信息來(lái)以自動(dòng)方式操作ATE的測(cè)試程序可以被存儲(chǔ)在控制系統(tǒng)625的存儲(chǔ)器中，并且由其(一個(gè)或多個(gè))處理器執(zhí)行。這樣，晶片測(cè)試可以很少用或者不用戶輸入而被完成。
在運(yùn)行中，臂操縱器630向上移動(dòng)測(cè)試頭605，并移動(dòng)到一側(cè)，使得探針卡500可以被耦合到測(cè)試頭605，并且晶片400可以被耦合到探測(cè)器610。在某些系統(tǒng)中，可以提供盒(沒(méi)有示出)來(lái)自動(dòng)地向/從ATE 600裝載和卸載一系列的晶片。在裝載晶片400之后，臂操縱器630、測(cè)試頭605和/或探測(cè)器610移動(dòng)探針卡500或者晶片400，以相對(duì)于探針卡500換位(即，對(duì)齊)晶片400，并且觸接在晶片400的一組管芯焊盤上。
一個(gè)示例性的ATE系統(tǒng)是4,608信道Versatest Series Model V5400，可從位于Palo Alto，California(美國(guó))的安捷倫科技有限公司得到。
ATE需要在第一次使用之前以及在此之后定期地被校正，以確保當(dāng)解釋從ATE獲得的測(cè)試數(shù)據(jù)時(shí)，考慮了在其信號(hào)通路中的制造公差、測(cè)試DUT的環(huán)境條件和其他因素。隨著管芯被設(shè)計(jì)來(lái)工作于更高的速度和更小的容差下，校正正變得日益重要。
圖1示出了示例性模擬晶片100的布局，其包括16個(gè)互連區(qū)域M1-M16，每一互連區(qū)域具有16個(gè)模擬管芯焊盤DP1-DP16。如圖所示，互連區(qū)域可以采取“模擬管芯”的形式。就是說(shuō)，每一個(gè)互連區(qū)域可以包括模擬產(chǎn)品管芯(例如，管芯W(wǎng)1-W16之一)上的管芯焊盤的數(shù)量和布置的管芯焊盤的數(shù)量和布置。在某些情形中，互連區(qū)域可以包括比產(chǎn)品管芯更少的管芯焊盤。但是，為了減輕對(duì)于探針卡500的探針的損壞，每一個(gè)互連區(qū)域應(yīng)該優(yōu)選地設(shè)置金屬焊盤、接地面、或者公共面，用于探針卡500的探針中的每一個(gè)觸接到其上。
互連區(qū)域或者“模擬管芯”被這樣命名，因?yàn)樗鼈儾皇强蛇\(yùn)行的產(chǎn)品管芯。更準(zhǔn)確地說(shuō)，每個(gè)互連區(qū)域包含一對(duì)通過(guò)連接跡線耦合的模擬管芯焊盤。優(yōu)選地，所耦合的管芯焊盤具有與一對(duì)產(chǎn)品管芯焊盤之間的關(guān)系相對(duì)應(yīng)的關(guān)系。以這種方式，并且如將在下面所更充分解釋的，ATE校正可以利用將實(shí)際用于產(chǎn)品測(cè)試的探針卡來(lái)進(jìn)行，由此使得可以在產(chǎn)品探針卡的環(huán)境中進(jìn)行ATE校正。
在某些情形中，模擬晶片上的互連區(qū)域中的每一個(gè)可以包括獨(dú)有的一對(duì)連接的模擬管芯焊盤。例如，圖1示出了包括16個(gè)獨(dú)有的模擬管芯M1-M16的模擬晶片100。作為示例，管芯焊盤DP8被假定對(duì)應(yīng)于被連接到ATE 600的參考信道的探針卡探針。如本領(lǐng)域所公知的，參考信道可以提供主時(shí)鐘信號(hào)等，ATE的所有信道可以以相關(guān)方式相對(duì)于其進(jìn)行校正。例如，在AC校正期間，時(shí)鐘信號(hào)可以在ATE的參考信道和ATE的其他信道中的每一個(gè)之間發(fā)射。然后可以記錄ATE的信道中的每一個(gè)的發(fā)射延遲，使得ATE的固有延遲可以從在產(chǎn)品測(cè)試期間從DUT獲取的任何定時(shí)延遲中析出。
如果一組探針卡500，諸如在探針卡500的組P1中所示出的，被依次換位導(dǎo)并且觸接在圖1所示的16個(gè)模擬管芯的每一個(gè)上，則探針卡的探針中的每一個(gè)以及它們所連接到的ATE信道可以相對(duì)于耦合到模擬管芯焊盤DP8的ATE信道(例如，參考信道)而被校正。
在圖1中，模擬管芯M8代表參考管芯焊盤DP8到自身的連接。此模擬管芯因此可以被用于對(duì)ATE 600進(jìn)行短路測(cè)試，或者其可以被省略，由此減少需要被形成在模擬晶片100上的模擬管芯的數(shù)量。在某些情形中，其他的模擬管芯也可以被省略。例如，可以省略可能將產(chǎn)品管芯的電源或者接地焊盤耦合到參考焊盤的那些模擬管芯。
在某些情形中，對(duì)應(yīng)于產(chǎn)品晶片400上的接地焊盤的所有模擬管芯焊盤可以被相互連接，并且耦合到ATE 600的地。這可以例如通過(guò)將模擬管芯焊盤耦合到探針卡500的接地探針，或者通過(guò)將模擬管芯焊盤耦合到模擬晶片100的接地層來(lái)實(shí)現(xiàn)。以相似的方式，對(duì)應(yīng)于產(chǎn)品晶片400上的電源焊盤的所有模擬管芯焊盤可以被相互連接(并且可以通過(guò)ATE 600耦合到電源或者不耦合到電源)。類似指定的電源或者接地焊盤是否被一同耦合在模擬晶片100上，或者通過(guò)相應(yīng)的探針卡探針耦合到地或者電源，可以取決于利用模擬晶片100所進(jìn)行的校正的類型。例如，某些校正過(guò)程可能要求一定特定的阻抗，以得到精確的結(jié)果，在這種情況下，將被耦合到共同指定的焊盤的所有信號(hào)通路都耦合在一起，可能導(dǎo)致不精確的結(jié)果。應(yīng)該理解，任何數(shù)量的模擬晶片和模擬管芯構(gòu)造都是可能的，由此允許某些模擬晶片上的接和電源通路被耦合，而其他模擬晶片上的地和電源通路不被耦合。
模擬晶片優(yōu)選地使用印刷電路板(PCB)技術(shù)來(lái)構(gòu)造。這樣，模擬晶片100不是半導(dǎo)體晶片，而是PCB晶片。圖2示出了示例性的兩層結(jié)構(gòu)的模擬晶片100。就是說(shuō)，圖2中示出的模擬晶片100包括兩個(gè)由電介質(zhì)層210分開(kāi)的金屬層200、205。模擬管芯焊盤和連接電路跡線可以被形成在上金屬層200中，而下金屬層205可以為模擬晶片100提供附加的剛度，并且可以提供接地面。
在一個(gè)實(shí)施例中，電介質(zhì)層210可以包含厚度為10密耳(0.01英寸)的FR-4材料(即，阻燃玻璃纖維4)。具有FR-4電介質(zhì)層的兩層PCB是理想的，因?yàn)槠淇梢匀菀椎乇恍纬蔀槠ヅ洚a(chǎn)品晶片400的平整度和厚度。但是，其他材料也可以適用于電介質(zhì)層210。
作為示例，兩層金屬層200，205可以包括0.5盎司或者0.65密耳(0.00065英寸)厚的銅。在某些實(shí)施例中，可選的鍍層215可以被施加到模擬晶片100的焊盤(例如，焊盤220)和跡線225。例如，焊盤220和跡線225可以被鍍以200微米(0.0002英寸)的鎳和50微米(0.00005英寸)的硬質(zhì)金(例如，99.7％的金和0.3％的鈷的混合物)。或者，可以代之以或者額外施加其他的鍍層厚度和材料。鍍層提供了增大的硬度，其可以承受數(shù)千次的探針卡觸接而不會(huì)失效。優(yōu)選地，鍍層厚度根據(jù)模擬晶片的厚度整體上來(lái)考慮。這樣，PCB上的模擬管芯焊盤的高度可以基本匹配產(chǎn)品晶片400上的產(chǎn)品管芯焊盤的高度。
在某些實(shí)施例中，第二金屬層205可以包括提供良好接地面的高導(dǎo)電性金屬(例如，銅)，并且電介質(zhì)層210的厚度可以被控制以為在第一金屬層200中形成的所有金屬化提供均一的特性阻抗(例如，50歐姆)。但是，在某些實(shí)施例中，第二金屬層205可以是不良導(dǎo)體，或者可以用非導(dǎo)體代替。就是說(shuō)，在某些情形中，層205可以不為模擬晶片100提供接地面，而是僅僅為模擬晶片100提供平面度和剛度。事實(shí)上，依據(jù)模擬晶片100的尺寸和所需要的操作，模擬晶片100的某些實(shí)施例可以甚至不需要層205。
模擬晶片100的某些實(shí)施例可以包括比兩層金屬層200、205更多的金屬層和/或金屬層之間的互連(例如，過(guò)孔)。但是，使用額外的金屬層和金屬層之間的過(guò)孔可能使得模擬晶片100的平坦度和厚度更難以控制，因此干擾了模擬晶片模擬相應(yīng)的產(chǎn)品晶片的能力。
如在前面間接提到的，對(duì)于第一金屬層200中的金屬化，可能希望均一特性阻抗。例如，為了保持50歐姆的阻抗，模擬晶片100可以包括10密耳的電介質(zhì)層210，以及10密耳寬度的第一金屬層跡線。
在某些實(shí)施例中，互連區(qū)域可以具有多于一對(duì)的相互連接的模擬管芯焊盤——尤其在ATE的每一個(gè)信道被相對(duì)于每一個(gè)另外的信道被校正(而不是僅僅相對(duì)于參考信道被校正)的情形中。模擬晶片的互連區(qū)域也可以相互連接多于兩個(gè)的模擬管芯焊盤。但是，這將常常導(dǎo)致特性阻抗的丟失，以及不希望的信號(hào)反射(雖然增大或者減小電介質(zhì)層210的厚度，或者提供穩(wěn)定的接地層205可以減輕這些效應(yīng))。
在某些實(shí)施例中，模擬晶片100可以包括多個(gè)獨(dú)有地構(gòu)造的模擬管芯，而在其他實(shí)施例中，模擬晶片100可以包括僅僅一個(gè)模擬管芯、多個(gè)相同的模擬管芯或者獨(dú)有的和重復(fù)的模擬管芯的各種組合。例如，可以在模擬晶片上重復(fù)相同的模擬管芯構(gòu)造，以形成每一個(gè)都具有相同構(gòu)造的模擬管芯圖案或者矩陣，使得探針卡500可以進(jìn)行一次觸接來(lái)并行地校正其探針組P1-P4的連接信號(hào)通路。其他的模擬晶片可以包括其他被獨(dú)有地構(gòu)造的模擬管芯的圖案或者矩陣，用于在單次觸接期間連接其他的探針/信號(hào)通路，以進(jìn)行并行的校正。雖然布置每個(gè)都具有相同構(gòu)造的模擬管芯圖案(重復(fù)構(gòu)造的模擬管芯圖案)可能導(dǎo)致更少的換位和觸接步驟，但是其也可能導(dǎo)致需要附加的模擬晶片。可以依據(jù)特定的一組條件，以這樣或者那樣的方式解決這種折衷。
在互連區(qū)域未提供完整模擬管芯焊盤組的情形中，可以增大模擬晶片100上的相互連接的模擬管芯焊盤的密度。但是，優(yōu)選的是，每一個(gè)互連區(qū)域包括完整的模擬管芯焊盤組，由此使得模擬晶片可以更加接近地復(fù)制ATE將測(cè)試產(chǎn)品晶片400的條件。還優(yōu)選的是，每一個(gè)模擬管芯焊盤可以鍍有貴金屬，以減輕對(duì)于探針卡的探針的污染和/或損傷。
在某些實(shí)施例中，可能需要多于一個(gè)的模擬晶片來(lái)完成校正。例如，當(dāng)管芯具有512個(gè)管腳(管芯焊盤)，而它們中的僅僅256個(gè)安裝在一個(gè)晶片上，并且每一個(gè)模擬管芯僅僅進(jìn)行一次連接時(shí)，則在每一個(gè)模擬晶片上具有256個(gè)模擬管芯的兩個(gè)模擬晶片將被需要來(lái)提供512個(gè)連接，以測(cè)試耦合到探針卡探針的每一個(gè)信號(hào)通路。
此外，探測(cè)器可移動(dòng)性的限制和模擬管芯在模擬晶片上的布置可能導(dǎo)致需要多于一個(gè)的模擬晶片。如果提供的話，一個(gè)或者多個(gè)模擬晶片可以被裝載到用于自動(dòng)裝載和卸載的ATE盒(沒(méi)有示出)中，。
用于校正ATE 600的示例性方法300被示于圖3中。方法300開(kāi)始于將模擬晶片100耦合(302)到ATE 600。作為示例，模擬晶片100可以包括具有多個(gè)互連區(qū)域的PCB，每一個(gè)互連區(qū)域包括一對(duì)通過(guò)連接跡線耦合的模擬管芯焊盤。
方法300繼續(xù)，使得(304)ATE 600 1)相對(duì)于測(cè)試頭連接器(例如，探針卡500)換位(306)模擬晶片100，2)將測(cè)試頭連接器500的多個(gè)探針耦合(308)到模擬晶片的多個(gè)模擬管芯焊盤，3)在通過(guò)模擬晶片100的一對(duì)模擬管芯焊盤和連接跡線耦合的一對(duì)探針之間發(fā)射(310)測(cè)試信號(hào)，以及4)通過(guò)記錄所發(fā)射的測(cè)試信號(hào)的特性來(lái)校正(312)ATE 600的一條選定信號(hào)通路或者多條通路。作為示例，被記錄的信號(hào)特性可以是發(fā)射延遲。
依據(jù)ATE 600的構(gòu)造，模擬晶片100和測(cè)試頭連接器500之間的換位可以通過(guò)移動(dòng)測(cè)試頭605、探測(cè)器610或者移動(dòng)兩者來(lái)實(shí)現(xiàn)。
在一些情形中，方法300可以繼續(xù)來(lái)確定(314)是否所有信號(hào)通路已經(jīng)被校正，并且如果某些信號(hào)通路還沒(méi)有被校正，則可以通過(guò)模擬晶片100和測(cè)試頭連接器500的不同換位，來(lái)重復(fù)動(dòng)作306-310。
在一些實(shí)施例中，方法300可以通過(guò)例如被存儲(chǔ)在ATE 600的控制系統(tǒng)625的存儲(chǔ)器中的校正程序來(lái)實(shí)現(xiàn)。
根據(jù)一個(gè)示例性的校正過(guò)程，校正程序可以首先使得探針組P4(圖5)觸接到模擬管芯M1。在發(fā)射測(cè)試信號(hào)并進(jìn)行校正之后，校正程序可以隨后使得模擬晶片100和探針卡500再換位，以使探針組P3和P4觸接到模擬管芯M1和M2。在發(fā)射測(cè)試信號(hào)并進(jìn)行校正之后，校正可以額外多次再換位模擬晶片100和探針卡500，以使探針組P3和P4換位到了模擬晶片100第一列中的所有模擬管芯。此后，模擬晶片100和探針卡500可以被換位，以使探針組P2和P4換位到模擬管芯M1和M5。這樣的再換位被繼續(xù)，直到探針組P1-P4中的每一個(gè)已經(jīng)換位到了模擬管芯M1-M16中的每一個(gè)，并且對(duì)于探針組和模擬管芯的每一組合都已經(jīng)獲得了校正讀數(shù)為止。
在任一校正過(guò)程中換位和觸接的精確次數(shù)將取決于具體探針卡500和模擬晶片100的設(shè)計(jì)(包括其尺寸和探針或管芯焊盤的數(shù)量)，以及校正程序的本身特性。為了使通過(guò)探針卡500校正所有信號(hào)通路所需的觸接次數(shù)最小化，模擬晶片可以包括模擬管芯重復(fù)結(jié)構(gòu)(即，處在一個(gè)晶片上的兩個(gè)或者更多個(gè)相同的模擬管芯)。探針卡500還可以使用多于一個(gè)的模擬晶片被校正(每一個(gè)模擬晶片其上具有不同類型或者圖案的互連區(qū)域)。
利用上述的方法可以進(jìn)行各種ATE和探針卡校正。例如，AC時(shí)序(即，通路延遲或者抗扭斜(deskew))校正可以通過(guò)參考信道注入時(shí)鐘或者其他信號(hào)，然后當(dāng)其他ATE信道通過(guò)觸接到模擬晶片的不同管芯上而被耦合到參考信道時(shí)，通過(guò)多個(gè)其他ATE信道中的每一個(gè)檢測(cè)該時(shí)鐘信號(hào)。
在一些實(shí)施例中，對(duì)于每一個(gè)模擬管芯，每一個(gè)信號(hào)通路相對(duì)于參考通路被抗扭斜?？古ば睖y(cè)試結(jié)果是相對(duì)于參考量的，與相對(duì)于絕對(duì)量不同。相對(duì)延遲被用于相對(duì)于參考信號(hào)通路校正每一個(gè)信號(hào)通路。對(duì)于模擬管芯的一組相對(duì)延遲可以相對(duì)于最短相對(duì)延遲被標(biāo)準(zhǔn)化(即，相對(duì)延遲變?yōu)橄鄬?duì)于最短相對(duì)延遲)。在一些實(shí)施例中，相對(duì)延遲數(shù)據(jù)可以根據(jù)改變連接跡線長(zhǎng)度(例如，當(dāng)連接不同對(duì)的模擬管芯焊盤的跡線長(zhǎng)度改變時(shí))來(lái)調(diào)節(jié)。
在此所公開(kāi)的模擬晶片和伴隨的校正過(guò)程允許探針卡無(wú)需參照校正來(lái)進(jìn)行設(shè)計(jì)，由此避免了對(duì)探針卡設(shè)計(jì)附加探針和復(fù)雜度，并且由此可以更高的精度進(jìn)行制造。并且，在校正期間使用的相同的探針卡可以在產(chǎn)品測(cè)試期間被使用。此外，模擬晶片可以被制造為承受多次的接觸，并且在模擬晶片損耗之前有時(shí)可以進(jìn)行數(shù)千次的探測(cè)。此外，基于PCB技術(shù)的模擬晶片通常比定制半導(dǎo)體晶片在成本上低數(shù)個(gè)數(shù)量級(jí)，并且遠(yuǎn)比半導(dǎo)體晶片耐用。此外，基于PCB技術(shù)的模擬晶片可以容易地匹配晶片的機(jī)械尺寸(例如，厚度和平坦度)——尤其是在PCB僅僅包含兩個(gè)金屬層的情況下。
利用上述的方法和裝置，常?？梢砸员壤枚ㄖ瓢雽?dǎo)體晶片可能所需的成本更低的成本，而仍然以相同的速度和精度進(jìn)行ATE校正。
權(quán)利要求
1.一種用于校正自動(dòng)測(cè)試設(shè)備的模擬晶片，所述模擬晶片包括具有多個(gè)互連區(qū)域的印刷電路板，每一個(gè)互連區(qū)域包含一對(duì)通過(guò)連接跡線耦合的模擬管芯焊盤。
2.如權(quán)利要求1所述的模擬晶片，其中，每一對(duì)所述模擬管芯焊盤具有與一對(duì)產(chǎn)品管芯焊盤之間的關(guān)系相對(duì)應(yīng)的關(guān)系。
3.如權(quán)利要求1所述的模擬晶片，其中，所述印刷電路板具有多個(gè)所述互連區(qū)域，所述互連區(qū)域中的每一個(gè)包括獨(dú)有的一對(duì)被連接的模擬管芯焊盤。
4.如權(quán)利要求3所述的模擬晶片，其中，每一獨(dú)有的一對(duì)被連接的模擬管芯包括1)對(duì)應(yīng)于單個(gè)產(chǎn)品管芯焊盤的第一模擬管芯焊盤；和2)對(duì)應(yīng)于獨(dú)有的另一產(chǎn)品管芯焊盤的第二模擬管芯焊盤。
5.如權(quán)利要求1所述的模擬晶片，其中，每一互連區(qū)域包括與產(chǎn)品管芯上的一組管芯焊盤數(shù)量相等的一組模擬管芯焊盤。
6.如權(quán)利要求1所述的模擬晶片，其中，所述印刷電路板具有的所述互連區(qū)域的數(shù)量等于產(chǎn)品管芯上的管芯焊盤的數(shù)量減去所述產(chǎn)品管芯上的參考焊盤、接地焊盤和電源焊盤的數(shù)量。
7.如權(quán)利要求1所述的模擬晶片，其中，所述印刷電路板包括僅僅兩層由電介質(zhì)層分隔開(kāi)的金屬層。
8.如權(quán)利要求7所述的模擬晶片，其中，所述金屬層和電介質(zhì)層的厚度被選擇來(lái)為形成在所述金屬層之一中的跡線提供50歐姆的阻抗。
9.如權(quán)利要求8所述的模擬晶片，其中，沒(méi)有導(dǎo)電通路耦合所述兩個(gè)金屬層。
10.如權(quán)利要求1所述的模擬晶片，其中，所述印刷電路板上的所述模擬管芯焊盤的高度基本上匹配產(chǎn)品晶片上的產(chǎn)品管芯焊盤的高度。
11.如權(quán)利要求1所述的模擬晶片，其中，所述模擬管芯焊盤鍍有鎳和硬質(zhì)金。
12.一種系統(tǒng)，包括自動(dòng)測(cè)試設(shè)備，其包括1)處理器，以及2)與所述自動(dòng)測(cè)試設(shè)備的多個(gè)信號(hào)通路耦合的測(cè)試頭連接器；模擬晶片，其包括具有多個(gè)互連區(qū)域的印刷電路板，每一個(gè)互連區(qū)域包含一對(duì)通過(guò)連接跡線耦合的模擬管芯焊盤；和由所述處理器執(zhí)行的校正程序，所述校正程序使得所述自動(dòng)測(cè)試設(shè)備1)相對(duì)于所述測(cè)試頭連接器換位所述模擬晶片，2)將所述測(cè)試頭連接器的多個(gè)探針耦合到所述模擬晶片的多個(gè)管芯焊盤，3)在通過(guò)所述模擬晶片的一對(duì)模擬管芯焊盤和連接跡線耦合的一對(duì)所述探針之間發(fā)射測(cè)試信號(hào)，以及4)通過(guò)記錄所發(fā)射的測(cè)試信號(hào)的特性，校正所述自動(dòng)測(cè)試設(shè)備的選定信號(hào)通路或者多個(gè)信號(hào)通路。
13.如權(quán)利要求12所述的系統(tǒng)，其中，所述測(cè)試頭連接器包括探針卡。
14.如權(quán)利要求12所述的系統(tǒng)，其中，所述校正程序使得所述自動(dòng)測(cè)試設(shè)備重復(fù)所述換位、耦合、測(cè)試信號(hào)發(fā)射和校正；并且其中，每一次重復(fù)與所述模擬晶片和測(cè)試頭連接器的不同換位相關(guān)。
15.如權(quán)利要求14所述的系統(tǒng)，其中，所述模擬管芯焊盤對(duì)中的每一對(duì)包括定位為耦合到所述自動(dòng)測(cè)試設(shè)備的參考信道的模擬管芯焊盤。
16.如權(quán)利要求12所述的系統(tǒng)，還包括多個(gè)附加的模擬晶片，其中每一個(gè)包括具有多個(gè)互連區(qū)域的印刷電路板，所述互連區(qū)域包括一對(duì)通過(guò)連接跡線耦合的模擬管芯焊盤；其中，所述附加模擬晶片中的每一個(gè)具有與所述模擬晶片中的其他晶片的互連區(qū)域的圖案不同的互連區(qū)域圖案。
17.一種用于校正自動(dòng)測(cè)試設(shè)備的方法，包括將模擬晶片耦合到自動(dòng)測(cè)試設(shè)備，所述模擬晶片包括具有多個(gè)互連區(qū)域的印刷電路板，每一個(gè)互連區(qū)域包含一對(duì)通過(guò)連接跡線耦合的模擬管芯焊盤；以及使得所述自動(dòng)測(cè)試設(shè)備1)相對(duì)于測(cè)試頭連接器換位所述模擬晶片，2)將所述測(cè)試頭連接器的多個(gè)探針耦合到所述模擬晶片的多個(gè)管芯焊盤，3)在通過(guò)所述模擬晶片的一對(duì)模擬管芯焊盤和連接跡線耦合的一對(duì)所述探針之間發(fā)射測(cè)試信號(hào)，以及4)通過(guò)記錄所發(fā)射的測(cè)試信號(hào)的特性，校正所述自動(dòng)測(cè)試設(shè)備的選定信號(hào)通路或者多個(gè)信號(hào)通路。
18.如權(quán)利要求17所述的方法，其中，記錄所發(fā)射的信號(hào)的特性包括記錄所述測(cè)試信號(hào)的發(fā)射延遲。
19.如權(quán)利要求17所述的方法，還包括，使得所述自動(dòng)測(cè)試設(shè)備重復(fù)所述換位、測(cè)試信號(hào)發(fā)射和校正；其中，每一次重復(fù)與所述模擬晶片和測(cè)試頭連接器的不同換位相關(guān)。
全文摘要
公開(kāi)了一種模擬晶片、利用其校正的系統(tǒng)和校正自動(dòng)測(cè)試設(shè)備的方法。在一個(gè)實(shí)施例中，一種用于校正自動(dòng)測(cè)試設(shè)備的模擬晶片包括具有多個(gè)互連區(qū)域的印刷電路板，每一個(gè)互連區(qū)域包含一對(duì)通過(guò)連接跡線耦合的模擬管芯焊盤。在另一個(gè)實(shí)施例中，一種用于校正自動(dòng)測(cè)試設(shè)備(ATE)的方法可以包括將模擬晶片耦合到自動(dòng)測(cè)試設(shè)備，然后使得ATE 1)相對(duì)于測(cè)試頭連接器換位模擬晶片，2)將測(cè)試頭連接器的多個(gè)探針耦合到模擬晶片的多個(gè)管芯焊盤，3)在通過(guò)模擬晶片的一對(duì)模擬管芯焊盤和連接跡線耦合的一對(duì)探針之間發(fā)射測(cè)試信號(hào)，以及4)通過(guò)記錄所發(fā)射的測(cè)試信號(hào)的特性，校正ATE的選定信號(hào)通路或者多個(gè)信號(hào)通路。
文檔編號(hào)G01R35/00GK1790047SQ20051012770
公開(kāi)日2006年6月21日 申請(qǐng)日期2005年12月1日 優(yōu)先權(quán)日2004年12月16日
發(fā)明者羅米·梅德 申請(qǐng)人:安捷倫科技有限公司