專利名稱：Ic測試方法及設備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明概括地涉及半導體集成電路測試，以及具體地涉及一種核心 測試方法和設備。
背景技術(shù)：
一種用于半導體集成電路(IC)測試的常見測試技術(shù)是掃描測試技
術(shù)。該技術(shù)根本地是在器件封裝的引腳使用一種測試模式(術(shù)語為"矢 量")并且依賴于器件時鐘速度監(jiān)測特定時間的輸出響應。 一組測試矢量 用于使能夠確定測試下的器件行為。這些矢量設計用于允許檢測器件中 的制造缺陷。
隨著集成電路中使用晶體管數(shù)量的增加，能夠重新使用集成電路設 計的能力變得越來越重要。一個關(guān)于重新使用設計功能(術(shù)語為"核心") 的重要問題是無需重構(gòu)測試方法而能測試這些核心的能力，以便能夠?qū)?br> 現(xiàn)測試重新使用和設計重新使用。帶有多個功能核心的系統(tǒng)上芯片(SoC) 電路的測試也越來越成為一種挑戰(zhàn)。
在解決這些問題以前，成立了 IEEE P1500工作組，發(fā)展了一種核 心解決方案以方便測試集成以及測試重新使用。該標準已經(jīng)作為IEEE STD 1500被采用，并且提供了一種標準接口和一套限定核心與核心外邏 輯之間界限的規(guī)則。該接口稱為為"封裝器"，允許帶有最少信號核心的 隔離測試，信號必須在系統(tǒng)芯片結(jié)構(gòu)外發(fā)送。封裝器包括針對核心的每 個功能輸入和功能輸出所謂的"封裝器單元"。
圖1示出了 IEEE STD1500封裝器的基本布局。核心1由封裝器2 圍繞，后者作為所有外部信號與核心之間的接口。封裝器具有位于核心 功能輸入(FI) /輸出(F0)與封裝器功能輸入/輸出之間的封裝器邊界 寄存器(WBR)。核心終端如圖4所示，其中一些是功能輸入， 一些是功能輸出。標準規(guī)定核心1由單向終端限定。箭頭6示意地表示了封裝邊 界寄存器作為外部功能輸入和輸出與核心功能輸入和輸出之間的接口。
封裝器邊界寄存器WBR包括一系列單元8，每個單元與核心的單獨 功能輸入或輸出相連。這些單元配置進入掃描鏈，提供所需的測試矢量 以控制核心功能輸入或者移出核心功能輸出上存在的結(jié)果。因此WBR擔 負單元通過向核心功能輸入和輸出提供選定的測試矢量以實質(zhì)上實現(xiàn)掃 描測試技術(shù)。
封裝器2具有封裝器串行輸入(WSI)和封裝器串行輸出(WSO)， 它們與指令寄存器(稱為封裝器指令寄存器(WIR)以及封裝器邊界寄存 器(WBR))通信。
封裝器邊界寄存器WBR控制且觀察功能核心的端口 4。響應于提供 給封裝器指令寄存器WIR的指令來配置WBR的單元8，并且封裝器指令 寄存器實質(zhì)上控制測試過程。
具體地，配置WIR和WBR以響應于表示"選擇"、"俘獲"、"移位" 以及"更新"命令的控制信號來操作。
移位包括靠近測試輸出的WBR存儲位置中數(shù)據(jù)的推進(同時也包括 WIR或其他寄存器中數(shù)據(jù)的推進)。因此，移位命令加載具有所需測試矢 量的WBR單元。
俘獲包括將WBR功能輸入或輸出上存在的數(shù)據(jù)存儲進WBR單元。 更新包括使用附加更新存儲沅江將數(shù)據(jù)存儲在WBR單元移位存儲元 件中。
轉(zhuǎn)移包括數(shù)據(jù)向WBR單元移位存儲元件中的移動。 盡管圖l沒有示出，封裝器接收封裝器俘獲信號(CaptureWR)、封 裝器移位信號(ShiftWR)以及更新封裝器信號(UpdateWR)形式的信號。 此外，封裝器由封裝器時鐘信號(WRCK)、封裝器復位信號(WRSTN)以 及指令寄存器選擇信號(SelectWIR)控制。
封裝器指令寄存器(WIR)用于將封裝器配置于所需操作模式中， 由移位至WIR的指令確定。該指令的長度可以在幾十或幾百位，并且能 夠限定不同的測試和診斷的操作模式。WIR附加電路(未示出)用于說 明所加載的WIR指令，并且向控制與核心互動的WBR提供合適的控制信號。
封裝器使用與加載指令數(shù)據(jù)相同的串行輸入來加載串行測試矢量，
該矢量移位至WBR單元，而SelectWIR信號確定使用哪種操作模式。
因此，WIR解碼所加載的指令，然后控制封裝器邊界寄存器WBR執(zhí) 行專用控制。WIR電路接收上述CaptureWR、 ShiftWR、 UpdateWR、時鐘 信號WRCK、復位信號WRSTN和SelectWIR等信號。
封裝器指令寄存器還可以控制封裝器旁路寄存器(WBY)，旁路寄存 器可以操作用于通過封裝器串行輸入(WSI)至封裝器串行輸出(WSO) 而不與核心發(fā)生任何相互作用。這是響應WIR指令。此外，外部測試可 以由WIR控制以提供核心的外部可控性和可觀測性，并且該測試把封裝 器邊界寄存器WBR與封裝器串行輸入和輸出(WSI和WSO)相連接。這樣 使得能夠?qū)崿F(xiàn)將客戶專用數(shù)據(jù)加載至WBR單元。
封裝器指令寄存器從封裝器串行控制(WSC)輸入中接收其控制輸入。
上述終端來自串行端口。封裝器還可以具有并行端口，如圖l所示 的并行輸入端口 PI和并行輸出端口 PO。
本發(fā)明具體涉及封裝器指令寄存器的測試。通常使用所謂的"移位 /陰影(shift/shadow)"寄存器實現(xiàn)WIR。這種類型寄存器的基本結(jié)構(gòu) 由串行移位寄存器和并行更新寄存器組成。這兩個順序?qū)拥膬?yōu)勢是在串 行移位寄存器中加載一套新的測試模式條件(測試矢量)的同時，保持 并行更新寄存器中測試模式條件(指令數(shù)據(jù))的能力。由于寄存器集成 為系統(tǒng)上芯片的一部分，因此也必須測試這些寄存器。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了一種移位寄存器電路，用于存儲用于測試集成
電路核心的指令數(shù)據(jù)，所述移位寄存器電路包括多個級，每一級包括
串行輸入和串行輸出；
并行輸出，包括移位寄存器電路的一個并行輸出端； 第一移位寄存器存儲元件，用于存儲從串行輸入接收到的信號，并 以掃描鏈操作模式將所述信號提供給串行輸出；以及第二并行寄存器存儲元件，用于存儲來自第一移位寄存器存儲元件 的信號，并以更新操作模式將所述信號提供給并行輸出，
其中，所述級還包括反饋路徑，用于以測試操作模式向第一移位寄
存器存儲元件提供并行輸出的反轉(zhuǎn)版本(inverted version)。
這種配置使得能夠使用現(xiàn)有控制線來實現(xiàn)每個移位寄存器級的測 試。具體地，可以對反轉(zhuǎn)信號計時以通過移位寄存器存儲以及和并行寄 存器存儲以及傳播，并且監(jiān)測輸出的最終反轉(zhuǎn)以表明反轉(zhuǎn)信號以及傳播 通過電路。
該移位寄存器電路可以包括封裝器指令寄存器，用于嵌入式核心測 試結(jié)構(gòu)，例如封裝器指令寄存器用于IEEE STD 1500嵌入式核心測試結(jié)構(gòu)。
優(yōu)選地，第一移位寄存器存儲元件包括第一觸發(fā)器(32)，而第二 并行寄存器存儲元件包括第二觸發(fā)器(38)。
每個優(yōu)選級也包括由移位使能信號、更新使能信號和測試使能信號 控制的多路復用器?？梢杂肐EEE STD 1500封裝器結(jié)構(gòu)的俘獲命令實現(xiàn)
測試使能信號。
優(yōu)選地，各級呈鏈狀連接在一起，除了最后一級外，每一級的串行 輸出與下一級的串行輸入相連。
本發(fā)明還提供了一種IEEE STD 1500封裝器，它包括本發(fā)明的封裝 器指令寄存器、封裝器邊界寄存器以及封裝器旁路寄存器的。
本發(fā)明還提供了一種集成電路，它包括電路核心和本發(fā)明的IEEE STD 1500封裝器。
本發(fā)明還提供了一種測試移位寄存器電路的方法，所述移位寄存器 電路用于存儲用于測試集成電路核心的指令數(shù)據(jù)，所述移位寄存器電路 包括多個級，所述方法包括
對每個級的并行寄存器存儲元件復位以提供已知輸出；
反轉(zhuǎn)已知輸出，將反轉(zhuǎn)輸出與每個級的串行寄存器存儲元件的輸入 相連；
提供來自移位寄存器的串行輸出，并且監(jiān)測所述輸出以測試各級。 這樣提供了一種移位寄存器級的自測方法，所述方法利用已有輸入和控制線。
該方法還可以包括重新反轉(zhuǎn)并行寄存器存儲元件的輸出、以及將重 新反轉(zhuǎn)的輸出與各級串行寄存器存儲元件的輸入相連。這樣，串行寄存 器可依次由0和1填充。
該方法使能夠?qū)崿F(xiàn)通過所述級傳播的1和0的校正監(jiān)測、并且監(jiān)測
串行掃描通道的校正功能。這樣，可針對通過的i和o監(jiān)測校正的串行
掃描鏈操作。該方法還使得能夠?qū)崿F(xiàn)監(jiān)測復位操作的校正功能。 優(yōu)選地，該方法用于核心測試封裝器的封裝器指令寄存器的測試，
例如IEEE STD 1500封裝器。


現(xiàn)在將參考附圖詳細描述本發(fā)明的示例，其中
圖1示出了一種已知的用于集成電路核心的測試電路封裝器；
圖2詳細示出了圖1中電路的一個封裝器邊界單元；
圖3示出了圖1中電路的封裝器邊界寄存器；
圖4示出了圖1中封裝器指令寄存器一種可能的片結(jié)構(gòu)(slice architecture);
圖5示出了本發(fā)明圖1的封裝器指令寄存器的片結(jié)構(gòu)；以及
圖6示出了本發(fā)明封裝器指令寄存器。
具體實施例方式
本發(fā)明提供了一種使得能夠測試移位寄存器的結(jié)構(gòu)。為了使指令寄 存器是可測試的，申請人認識到一種可能是將更新寄存器輸出反饋給移 位寄存器。該寄存器的測試(包括更新寄存器的異步復位)可以使用多 種模式，它們順序地移入或移出寄存器結(jié)構(gòu)。
本發(fā)明提供了這種反饋路徑特定實現(xiàn)，以使得能夠?qū)崿F(xiàn)指令寄存器 使用簡單的測試順序。這樣使得能夠經(jīng)由州立機械協(xié)議控制該結(jié)構(gòu)。
在進一步詳細描述本發(fā)明之前，將給出封裝器結(jié)構(gòu)和操作的詳細概述。
如上所述，封裝器邊界寄存器形成多個單元，圖2示出了一個這種
9單元20的示例，對應于圖1所示單元8的其中一個單元。
這個單元可以被配置成為輸入單元或者輸出單元。對于輸入單元
hold_inputs/outputs信號是"hold—inputs "， 而對于輸出單元 hold—inputs/outputs信號是"hold一outputs"。
這些保持信號控制WBR單元，并且這些保持信號是靜態(tài)的，用于在 核心內(nèi)部(面向內(nèi))測試與核心互連(面向外)測試之間選擇。響應于 WIR指令的解碼生成保持信號，并依賴于選定的測試(或者診斷或者應 用)模式來控制所述保持信號。應用模式根本地包括禁用封裝器以啟用 核心的正常功能。
單元20接收到串行輸入"si"，它是單元測試輸入"cti"。對該串 行輸入計時至串行輸出"so",當移位使能控制線"se"在高位時它是觸 發(fā)器22的單元測試輸出"cto"。移位使能控制信號控制多路復用器23。 因此移位使能控制線控制信號沿掃描鏈的移位。注意，移位使能控制線 "se"與"shift,"指令相關(guān)。
對于輸入單元，為了向核心提供信號，響應于控制線"hold—i叩uts" 上的高位保持信號，觸發(fā)器22的輸出通過多路復用器24提供給單元功 能輸出"cfo"。它也反饋給多路復用器23，而移位使能線在低位，該信 號反饋給觸發(fā)器22以維持單元功能輸出穩(wěn)定。因此，存儲在觸發(fā)器中的 單元測試輸入信號保持在單元測試輸出上。輸入單元也可以觀測核心外 部環(huán)境，并發(fā)送至串行輸出。
對于輸出單元，可以在單元功能輸入處從核心接收到信號，當 hold—outputs信號在低位時，可以將所述信號發(fā)送(移位使能在低位) 至串行輸出。類似地，單元測試輸入可以發(fā)送至單元功能輸出。
可以看出，輸入單元可以向核心提供測試信號，而輸出單元可以從 核心接收響應，也可以向核心外電路提供面向外的測試信號。這些功能 由保持信號值來控制，所述保持信號值提供了 WBR操作的控制形式。
圖3示出了多個圖2所示的單元20串行連接以限定WBR，如圖所示 它由N個單元形成(編號從0到N-1)。 一些單元配置為輸入單元(作為 核心的輸入終端)，而其他的配置為輸出單元(作為核心的輸出終端)。 因此圖3代表圖1所示W(wǎng)BR的完整結(jié)構(gòu)。圖4示出了一種執(zhí)行指令寄存器模塊的可能途徑，為WIR形成構(gòu)件塊。
圖4示出了封裝器指令寄存器"俘獲"、"移位"和"更新"信號以 及時鐘"wrck"和復位"wrstn"信號。
將串行輸入"si"提供給多路復用器30的"1"輸入，所述多路復 用器30由移位信號控制。當移位信號在高位，將該串行輸入饋送給第一 觸發(fā)器32，所述第一觸發(fā)器將輸入信號計時至串行輸出"so"。這提供 了一種串行鏈操作。
將輸出也反饋給第二多路復用器34，所述第二多路復用器34實現(xiàn) 俘獲功能。沒有俘獲命令時，將輸出饋送給多路復用器30的"0"輸入。 這樣維持輸出穩(wěn)定直至下一個高位移位信號為止，該移位信號用下一個 串行輸入值代替對于多路復用器30的輸入。
串行輸出還提供給第三多路復用器36，這樣響應于高位更新信號將 輸出傳輸給第二觸發(fā)器38。在更新信號后，觸發(fā)器38的輸出穩(wěn)定，因 為該輸出反饋給多路復用器36的"0"輸入。因此，在更新操作后，觸 發(fā)器38的輸出穩(wěn)定，并在觸發(fā)器32中存儲數(shù)值。這樣限定了封裝器指 令寄存器(WIR)的輸出。
用于實現(xiàn)俘獲指令的多路復用器34使得能夠?qū)⑼獠啃盘?Captureln加載在觸發(fā)器32上。該信號可以來自核心，用于向輸出提供 診斷信息或狀態(tài)信息(例如內(nèi)部BIST的狀態(tài))，因此為這些信息來源提 供外部訪問。
復位信號對WIR輸出進行復位，并且可以在復位操作模式期間執(zhí)行
應用模式(有效地禁用封裝器)。
可以看出，圖4所示電路的功能性可以選擇以 使用移位信號并且通過觸發(fā)器32將串行輸入移位至串行輸出； 在觸發(fā)器32上加載"外部"信號，所述"外部信號"可以依次發(fā)
送至觸發(fā)器38或串行輸出；
在圖4中，觸發(fā)器32形成部分串行指令寄存器，而觸發(fā)器38形成
部分并行更新寄存器。數(shù)據(jù)可以并行操作以及于串行操作無關(guān)地加載至
更新寄存器。因此，測試模式條件可以存儲在并行更新寄存器中，而一套新的測試模式條件(例如一個指令)則加載至串行移位寄存器上。
圖5示出了本發(fā)明WIR基本片結(jié)構(gòu)的實現(xiàn)。部件與圖4中的相同， 但是WIR輸出通過反相器40也反饋給多路復用器34的"1"輸入。
該電路使用俘獲信號作為內(nèi)部測試控制。當俘獲信號變?yōu)楦呶粫r， WIR輸出的反轉(zhuǎn)提供給多路復用器30，并且當不存在移位信號輸入時依 次將所述WIR輸出提供觸發(fā)器32。因此可以使用更新控制信號控制該反 轉(zhuǎn)的WIR輸出通過該結(jié)構(gòu)傳播至WIR輸出。因此可以在并行更新寄存器 存儲以及和串行更新寄存器存儲以及之間的反饋路徑上提供反相器來改 進圖4中的電路。
圖5示出了用于形成封裝器指令寄存器的構(gòu)件塊，而圖6示出了使 用圖5的構(gòu)件塊形成的封裝器指令寄存器。
如圖所示，WIR包括圖5元件的序列鏈，其串行輸出與下一個串行 輸入相連。所有單元共享相同的時鐘、俘獲、移位、更新和復位信號。
該寄存器使用WIR串行輸入("si")端口以及WIR輸出的并行設置 提供了傳統(tǒng)的數(shù)據(jù)串行加載，它可以包括測試中應用于核心的測試矢量。
然而，該結(jié)構(gòu)還允許指令寄存器的測試，可以使用下列測試程序?qū)?br> 現(xiàn)
1. 復位
這包括向wrstn提供合適的復位信號(例如wrstn二O)。其效果是 在形成更新寄存器的全部觸發(fā)器38中存儲值0。串行寄存器的觸發(fā)器32 將不會改變，并且會存儲任何先前的值。
2. 保持
復位信號結(jié)束(因此wrstn二l)， WIR輸入控制信號(俘獲、移位、 更新)為0。輸出通過多路復用器36的反饋路徑保持值0。
3. 俘獲
俘獲信號變?yōu)楦呶?wir—capture 二 1 )，通過多路復用器30 (wir—shift=0)，在觸發(fā)器32上加載反轉(zhuǎn)信號。串行寄存器存儲所有的 1，而并行更新寄存器存儲所有的O。
4. 保持
WIR輸入控制信號(俘獲、移位、更新)為0。5. 更新
通過將更新信號增加至l (wir—叩dateO，存儲在觸發(fā)器32中的 l加載至觸發(fā)器38。
6. 保持
WIR輸入控制信號(俘獲、移位、更新)為0。
7. 俘獲
俘獲信號再次變?yōu)楦呶?wir—capture = l)，通過多路復用器30 (wir_shift=0)，在觸發(fā)器32上加載反轉(zhuǎn)信號?，F(xiàn)在，串行寄存器存儲 所有的1，而并行更新寄存器存儲所有的0。
8. 保持
WIR輸入控制信號(俘獲、移位、更新)為0。
9. 移位響應
在該循環(huán)期間，使用wir—shift二l沿掃描鏈移位串行移位寄存器值 (所有的0)。監(jiān)測串行鏈wir—so的輸出，以確保接收到所需鏈的0。
10. 復位
設置WrStn = 0實現(xiàn)了復位，再次用值0更新并行更新寄存器，可 以將任何值存儲在串行移位寄存器中。該復位操作還檢驗觸發(fā)器38是否 都能夠開關(guān)，因為它們都從已知狀態(tài)1切換到新狀態(tài)0。
11. 保持
復位信號結(jié)束后(Wrstn = l)， WIR輸入控制信號(俘獲、移位、更 新)為0。
12. 俘獲
最終俘獲信號(wir一capturFl)用值1更新串行移位寄存器，并 行更新寄存器存儲所有的0。
13. 移位響應
在該循環(huán)期間，使用wir_shift=l沿掃描鏈移位串行移位寄存器值 (所有的l)，監(jiān)測串行鏈wir—so的輸出，以確保接收到所需鏈的l。 在保持階段期間，如果功能正常，觸發(fā)器將保持其數(shù)據(jù)值。 可以看出，上述系列步驟提供以下測試 通過俘獲和移位多路復用器將0傳播通過串行觸發(fā)器。通過俘獲和移位多路復用器將1傳播通過串行觸發(fā)器。 通過更新多路復用器將0傳播通過更新觸發(fā)器。 通過更新多路復用器將1傳播通過更新觸發(fā)器。
傳播o通過片之間的串行掃描鏈連接。
傳播1通過片之間的串行掃描鏈連接。 校正更新階段的異步復位，有效地作用于應用模式的測試。
所述測試使用兩個串行輸出序列，尋找所需鏈的1和0來測試電路, 具體用于上文所列的功能方面。
本發(fā)明參考IEEE STD 1500封裝器結(jié)構(gòu)進行描述。然而，本發(fā)明更
普遍地用于具有串行移位寄存器功能和并行更新寄存器功能的指令寄存 器，為存儲單元之間的反饋路徑提供這些功能，以利用較少附加資源提 供可測試性。
本領(lǐng)域普通技術(shù)人員應該理解許多其他改進形式。
權(quán)利要求
1.一種移位寄存器電路，用于存儲用于測試集成電路核心的指令數(shù)據(jù)，所述移位寄存器電路包括多個級，每個級包括串行輸入(si)和串行輸出(so)；并行輸出(wir_output)，包括移位寄存器電路的一個并行輸出端；第一移位寄存器存儲元件(32)，用于存儲從串行輸入(si)接收到的信號，并以掃描鏈操作模式將所述信號提供給串行輸出(so)；以及第二并行寄存器存儲元件(38)，用于存儲來自第一移位寄存器存儲元件(32)的信號，并以更新操作模式將所述信號提供給并行輸出(wir_output)，其中，所述級還包括反饋路徑(40)，用于以測試操作模式向第一移位寄存器存儲元件(32)提供并行輸出(wir_output)的反轉(zhuǎn)版本。
2. 根據(jù)權(quán)利要求1中所述的電路，其中所述移位寄存器電路包括 封裝器指令寄存器，用于嵌入式核心測試結(jié)構(gòu)。
3. 根據(jù)權(quán)利要求2中所述的電路，其中所述移位寄存器電路包括 封裝器指令寄存器，用于IEEE STD 1500嵌入式核心測試結(jié)構(gòu)。
4. 根據(jù)前述任一權(quán)利要求中所述的電路，其中 第一移位寄存器存儲元件包括第一觸發(fā)器(32); 第二并行寄存器存儲元件包括第二觸發(fā)器(38)。
5. 根據(jù)權(quán)利要求4中所述的電路，其中通過第一多路復用器(30) 向第一觸發(fā)器(32)提供串行輸入，所述第一多路復用器(30)由移位 使能信號(wir_shift)控制。
6. 根據(jù)權(quán)利要求4或5中所述的電路，其中通過第二多路復用器 (36)向第二觸發(fā)器(38)提供串行輸出(so)，所述第二多路復用器(36)由更新使能信號(wir_Update)控制，并且讓串行輸出(so)作為第一 輸入以及來自第二觸發(fā)器(38)輸出的反饋路徑作為第二輸入。
7. 根據(jù)權(quán)利要求4、 5或6中所述的電路，其中將串行輸出(so) 提供給第三多路復用器(34)，所述第三多路復用器(34)由測試使能信號(wir—capture)控制，并且讓串行輸出(so)作為第一輸入以及第二 觸發(fā)器(38)的反轉(zhuǎn)輸出作為第二輸入。
8. 根據(jù)權(quán)利要求7中所述的電路，其中第三多路復用器(34)的 輸出提供第一多路復用器(30)的第一輸入，串行輸入(si)提供第一 多路復用器(30)的第二輸入。
9. 根據(jù)前述任一權(quán)利要求中所述的電路，其中所述級呈鏈狀連接 在一起，除了最后一級外，每一級的串行輸出(so)與下一級的串行輸 入(si)相連。
10. 根據(jù)前述任一權(quán)利要求中所述的電路，其中所述級各自共享移 位使能(wir—shift)、測試使能(wir—capture)和更新使能(wir—update) 控制信號。
11. 一種IEEE STD 1500封裝器,包括封裝器指令寄存器(WIR)，包括前述任一權(quán)利要求中所述的電路； 封裝器邊界寄存器(WBR);以及 封裝器旁路寄存器(WBY)。
12. —種集成電路，包括電路核心以及根據(jù)權(quán)利要求11中所述的 IEEE STD 1500封裝器。
13. —種測試移位寄存器電路的方法，所述移位寄存器用于存儲用 于測試集成電路核心的指令數(shù)據(jù)，所述移位寄存器電路包括多個級，所述方法包括對每個級的并行寄存器存儲元件(38)復位以提供已知輸出；反轉(zhuǎn)已知輸出，將反轉(zhuǎn)輸出與每個級的串行寄存器存儲單元(32) 的輸入相連；提供來自移位寄存器的串行輸出，并且監(jiān)測所述輸出以測試各級。
14. 根據(jù)權(quán)利要求13中所述的方法，還包括執(zhí)行更新功能，以將 串行存儲寄存器存儲元件(32)的內(nèi)容傳輸給并行寄存器存儲元件(38 )。
15. 根據(jù)權(quán)利要求14中所述的方法，還包括重新反轉(zhuǎn)并行寄存器 存儲元件的輸出，并且將反轉(zhuǎn)輸出與每一級的串行寄存器存儲元件(32) 的輸入相連。
16. 根據(jù)權(quán)利要求15中所述的方法，其中在提供串行輸出之前執(zhí)行更新和重新反轉(zhuǎn)功能。
17. 根據(jù)權(quán)利要求16中所述的方法，還包括執(zhí)行另外的更新功能， 以將串行存儲寄存器存儲元件(32)的內(nèi)容傳輸給并行寄存器存儲元件(38)。
18. 根據(jù)權(quán)利要求17中所述的方法，還包括第三次反轉(zhuǎn)并行寄存 器存儲元件(38)的輸出，并且將反轉(zhuǎn)輸出與每一級的串行寄存器存儲 元件(32)的輸入相連，并且提供來自所述移位寄存器的另外的串行輸 出，以及監(jiān)測所述輸出以測試所述級。
19. 根據(jù)權(quán)利要求13至18中任一項中所述的方法，用于測試核心 測試封裝器的封裝器指令寄存器。
全文摘要
移位寄存器電路用于存儲用于測試集成電路核心的指令數(shù)據(jù)。移位寄存器電路包括多個級，每個級包括串行輸入(si)和串行輸出(so)，以及包括移位寄存器電路的一個并行輸出端的并行輸出(wir_output)。第一移位寄存器存儲元件(32)用于存儲從串行輸入(si)接收到的信號，并把信號以掃錨鏈操作模式傳輸給串行輸出(so)。第二并行寄存器存儲元件(38)用于存儲來自第一移位寄存器存儲單元(32)的信號，并把信號以更新操作模式傳輸給并行輸出(wir_output)。該級還包括反饋路徑(40)，以測試操作模式向第一移位寄存器存儲單元(32)提供并行輸出(wir_output)的反轉(zhuǎn)版本。該配置保證每個移位寄存器級的測試都使用現(xiàn)有控制線。具體地，反轉(zhuǎn)信號可以計時以通過移位寄存器存儲單元和并行寄存器存儲單元傳播，并且監(jiān)測輸出的最終版本以表明反轉(zhuǎn)信號通過傳播所述電路。
文檔編號G01R31/3185GK101297207SQ200680039372
公開日2008年10月29日 申請日期2006年10月12日 優(yōu)先權(quán)日2005年10月24日
發(fā)明者湯姆·瓦葉爾斯 申請人:Nxp股份有限公司