專利名稱：一種基于pxi總線的數(shù)據(jù)采集卡的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及數(shù)據(jù)采集、信號(hào)處理與分析等領(lǐng)域，尤其是涉及一種基于PXI總線的數(shù)據(jù)采集卡。
背景技術(shù)：
數(shù)據(jù)采集設(shè)備廣泛應(yīng)用于信號(hào)處理的各個(gè)相關(guān)領(lǐng)域，隨著科學(xué)技術(shù)的發(fā)展， 各個(gè)相關(guān)應(yīng)用領(lǐng)域?qū)π盘?hào)處理的速度、實(shí)時(shí)性、測(cè)量精度以及設(shè)備的可靠性等 的要求越來越高，傳統(tǒng)的數(shù)據(jù)采集設(shè)備已難以充分滿足其處理性能的要求，尤 其是在實(shí)時(shí)數(shù)據(jù)采集與分析、模態(tài)數(shù)據(jù)采集與分析、聲學(xué)分析、沖擊測(cè)量分析、 旋轉(zhuǎn)機(jī)械分析、振動(dòng)與噪聲測(cè)試和震動(dòng)控制等這類應(yīng)用環(huán)境復(fù)雜、數(shù)據(jù)信息量 大、實(shí)時(shí)性強(qiáng)的信號(hào)采集、處理領(lǐng)域。為此，人們嘗試尋找新的途徑以期提高 設(shè)備的可靠性、信號(hào)處理能力和測(cè)量精度。目前，在集成電子等制造技術(shù)發(fā)展的基礎(chǔ)上，通過采用以PCI總線采集卡進(jìn)行數(shù)據(jù)采集，然后將采集的數(shù)據(jù)給計(jì)算機(jī)進(jìn)行運(yùn)算，實(shí)現(xiàn)信號(hào)分析功能的方 式己成為當(dāng)前研究開發(fā)的熱點(diǎn)。上述方案中，數(shù)據(jù)采集卡與計(jì)算機(jī)間通過PCI總線進(jìn)行信息交互，由于計(jì) 算機(jī)的PCI總線采用金手指互連方式，在振動(dòng)等復(fù)雜的應(yīng)用環(huán)境下，其可靠性 很難滿足要求；由于計(jì)算機(jī)PC工插槽數(shù)的限制，導(dǎo)致了可插的數(shù)據(jù)采集卡有限， 就不能滿足大規(guī)模數(shù)據(jù)采集的需要；PCI總線是一種計(jì)算機(jī)的數(shù)據(jù)通訊總線，沒 有為數(shù)據(jù)采集服務(wù)的輔助總線，不能實(shí)現(xiàn)多個(gè)采集卡同步采樣。在上述方案中， 由計(jì)算機(jī)對(duì)數(shù)據(jù)采集卡進(jìn)行管理，數(shù)據(jù)采集卡只負(fù)責(zé)將數(shù)據(jù)進(jìn)行采集，然后將 數(shù)據(jù)傳輸給計(jì)算機(jī)，由計(jì)算機(jī)迸行數(shù)據(jù)運(yùn)算、分析，顯然，計(jì)算機(jī)系統(tǒng)的運(yùn)作 特性在信號(hào)處理的實(shí)時(shí)性和速度上的性能非常有限，并不能充分滿足大規(guī)模實(shí) 時(shí)數(shù)據(jù)采集與分析、模態(tài)數(shù)據(jù)采集與分析、聲學(xué)分析、沖擊測(cè)量分析、旋轉(zhuǎn)機(jī) 械分析、振動(dòng)與噪聲測(cè)試和振動(dòng)控制等信號(hào)采集處理領(lǐng)域的應(yīng)用要求，尤其是 在涉及實(shí)時(shí)、復(fù)雜算法計(jì)算或大批量的數(shù)據(jù)高速處理等應(yīng)用方面。上述方案中， 一般采用16位或更低的模數(shù)轉(zhuǎn)換電路，這也不能滿足當(dāng)今高精度測(cè)量要求的各 中應(yīng)用。 發(fā)明內(nèi)容為了解決背景技術(shù)中所存在的可靠性差，處理實(shí)時(shí)性不強(qiáng)，測(cè)量相對(duì)誤差大，難以充分滿足大規(guī)模實(shí)時(shí)數(shù)據(jù)采集與分析、模態(tài)數(shù)據(jù)采集與分析、聲學(xué)分 析、沖擊測(cè)量分析、旋轉(zhuǎn)機(jī)械分析、振動(dòng)與噪聲測(cè)試和振動(dòng)控制等信號(hào)采集處 理領(lǐng)域的應(yīng)用要求；本實(shí)用新型的目的在于提供了有高可靠性，處理實(shí)時(shí)性強(qiáng)， 高精度，能大規(guī)模擴(kuò)展的一種基于PXI總線的數(shù)據(jù)采集卡。 本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是包括PXI總線接口電路，數(shù)據(jù)總線轉(zhuǎn)換電路可編程邏輯處理電路，DSP數(shù) 據(jù)處理電路，模數(shù)轉(zhuǎn)換電路，模擬輸入調(diào)理電路和供電電路；PXI總線接口電路 的數(shù)據(jù)總線部分和數(shù)據(jù)總線轉(zhuǎn)換電路的PCI端總線相連;PXI總線接口電路的輔助總線與可編程邏輯處理電路相連；數(shù)據(jù)總線轉(zhuǎn)換電路的本地總線與可編程邏 輯處理電路相連；可編程邏輯處理電路與DSP數(shù)據(jù)處理電路的外部總線相連； 可編程邏輯處理電路與模數(shù)轉(zhuǎn)換電路相連；模數(shù)轉(zhuǎn)換電路與模擬輸入調(diào)理電路 相連；供電電路給各模塊提供所需的電源。所述的DSP數(shù)據(jù)處理電路采用的DSP數(shù)據(jù)處理芯片為32位浮點(diǎn)型DSP 數(shù)據(jù)處理芯片。所述的模數(shù)轉(zhuǎn)換電路采用的是分辨率為24 bit、轉(zhuǎn)換頻率最高為192KHz 的模數(shù)轉(zhuǎn)換芯片。所述的PXI總線接口電路采用的是2mm密度的針孔式連接器電路。 所述的數(shù)據(jù)總線轉(zhuǎn)換電路采用的是PCI9054接口轉(zhuǎn)換電路。 所述的可編程邏輯處理電路采用的XILINX公司的SPARTAN3E系列 FPGA電路。所述的模擬輸入調(diào)理電路包括差分轉(zhuǎn)單端電路、同相跟隨電路、單端轉(zhuǎn) 差分電路、抗混迭濾波電路。所述的供電電路采用TPS54310、 LT660和TPS70302三部分電路，分別 產(chǎn)生1.4V、 -5V、 2.5V禾n 1.2V電壓信號(hào)，與總線提供的+5V、 +12V、 -12V電壓信號(hào)共同給各模塊提供所需的電源。本實(shí)用新型包括實(shí)現(xiàn)與計(jì)算機(jī)和其他板卡可靠通訊的PXI總線接口電路， 實(shí)現(xiàn)從PXI數(shù)據(jù)通訊總線到本地可編程邏輯處理電路數(shù)據(jù)通訊的數(shù)據(jù)總線轉(zhuǎn)換 電路，用于管理模數(shù)轉(zhuǎn)換電路、對(duì)模數(shù)轉(zhuǎn)換后信息計(jì)算預(yù)處理和協(xié)調(diào)計(jì)算機(jī)與 DSP間通訊的可編程邏輯處理電路，用于數(shù)字信息處理的DSP數(shù)據(jù)處理電路，對(duì)模擬信息實(shí)現(xiàn)數(shù)字信息轉(zhuǎn)換的模數(shù)轉(zhuǎn)換電路，對(duì)模擬輸入信號(hào)進(jìn)行調(diào)理的模擬 信號(hào)調(diào)理電路，給各個(gè)電路模塊提供電源支持的供電電路。其中PXI總線包括 數(shù)據(jù)通訊總線和輔助總線兩個(gè)部分，數(shù)據(jù)通訊總線負(fù)責(zé)計(jì)算機(jī)與本采集卡間的數(shù)據(jù)通訊，輔助總線與其他板卡的輔助總線相連實(shí)現(xiàn)多個(gè)板卡的同步采樣功能;其中DSP數(shù)據(jù)處理電路所采用的DSP數(shù)據(jù)處理芯片為32位浮點(diǎn)型DSP數(shù)據(jù)處理 芯片，模數(shù)轉(zhuǎn)換電路采用的模數(shù)轉(zhuǎn)換芯片為分辨率為24Bit、轉(zhuǎn)換頻率最高達(dá) 192KHz的模數(shù)轉(zhuǎn)換芯片。本實(shí)用新型創(chuàng)造性地采用高可靠性的PXI總線作為與計(jì)算機(jī)和其他板卡通 訊的總線PXI總線采用針孔連接器，大大提高了可靠性，使得本卡可以在振動(dòng) 等復(fù)雜的環(huán)境下正常工作，PXI總線擁有輔助總線，可以實(shí)現(xiàn)本采集卡與其他板 卡同步采樣的功能，PXI總線的機(jī)箱擁有更多的插槽，這樣就可以在單個(gè)機(jī)箱中 擴(kuò)展更多的數(shù)據(jù)采集卡；采用高性能DSP數(shù)據(jù)處理電路與可編程邏輯處理電路 來共同實(shí)現(xiàn)信息的核心處理可編程邏輯處理電路管理模數(shù)轉(zhuǎn)換電路的轉(zhuǎn)換工 作并將轉(zhuǎn)換后信號(hào)的計(jì)算預(yù)處理，然后將數(shù)據(jù)傳給DSP數(shù)據(jù)處理器，這樣可以 充分發(fā)揮DSP數(shù)據(jù)處理器強(qiáng)大的數(shù)據(jù)信息處理能力，高性能DSP數(shù)據(jù)處理電路 與編程邏輯處理電路經(jīng)由DSP的外部總線進(jìn)行協(xié)調(diào)處理，使信息計(jì)算處理與硬 件管理資源分配最優(yōu)化；同時(shí)，配置高達(dá)24bit/192K的高性能模數(shù)轉(zhuǎn)換電路， 可以將外圍模擬信號(hào)輸入調(diào)理電路輸入的模擬信息進(jìn)行精確即時(shí)的采集轉(zhuǎn)換， 并提供給高性能DSP數(shù)據(jù)處理電路與可編程邏輯處理電路進(jìn)行計(jì)算處理，使其 信號(hào)精度和處理實(shí)時(shí)性顯著提高。與現(xiàn)有技術(shù)相比，本實(shí)用新型具有的有益效果1. 采用PXI總線作為與計(jì)算機(jī)和其他板卡通訊的總線，極大的提高了數(shù)據(jù)采集卡的可靠性，可與其他的數(shù)據(jù)采集卡協(xié)同工作，實(shí)現(xiàn)大規(guī)模的數(shù)據(jù)采集， 可實(shí)現(xiàn)與其他采集卡同步采樣的功能。2. 結(jié)合了數(shù)字處理器DSP的數(shù)據(jù)處理能力和可編程邏輯處理器件的可編程 技術(shù)。通過編程邏輯處理器件的可編程技術(shù)，實(shí)現(xiàn)對(duì)模數(shù)轉(zhuǎn)換電路的控制和轉(zhuǎn) 換后信息的計(jì)算預(yù)處理，可以更加充分發(fā)揮DSP數(shù)字處理器強(qiáng)大的數(shù)據(jù)處理能 力，可以充分滿足大規(guī)模實(shí)時(shí)數(shù)據(jù)采集與分析、模態(tài)數(shù)據(jù)采集與分析、聲學(xué)分 析、沖擊測(cè)量分析、旋轉(zhuǎn)機(jī)械分析、振動(dòng)與噪聲測(cè)試和振動(dòng)控制等信號(hào)采集處 理領(lǐng)域的應(yīng)用要求。3.采用24位高精度的模數(shù)轉(zhuǎn)換電路，配合32位浮點(diǎn)DSP處理器，極大 的提高了信息的精度和處理的實(shí)時(shí)性。

圖1是本實(shí)用新型的原理結(jié)構(gòu)框圖。圖2是本實(shí)用新型中的PXI總線接口電路和數(shù)據(jù)總線轉(zhuǎn)換電路的結(jié)構(gòu)框圖。圖3是本實(shí)用新型中的可編程邏輯處理電路的結(jié)構(gòu)圖。圖4是本實(shí)用新型中的DSP數(shù)據(jù)處理電路的結(jié)構(gòu)圖。 圖5是本實(shí)用新型中的模數(shù)轉(zhuǎn)換電路的結(jié)構(gòu)圖。 圖6是本實(shí)用新型中的模擬輸入調(diào)理電路的結(jié)構(gòu)圖。 圖7是本實(shí)用新型中的供電電路的結(jié)構(gòu)圖。
具體實(shí)施方式
下面通過實(shí)施例，并結(jié)合附圖，對(duì)本實(shí)用新型的技術(shù)方案作進(jìn)一步的具體 說明。如圖1所示， 一種基于PXI總線的數(shù)據(jù)采集卡包括實(shí)現(xiàn)與計(jì)算機(jī)和其他 板卡可靠通訊的PXI總線接口電路，實(shí)現(xiàn)從PXI數(shù)據(jù)通訊總線到本地可編程邏 輯處理電路數(shù)據(jù)通訊的數(shù)據(jù)總線轉(zhuǎn)換電路，用于管理模數(shù)轉(zhuǎn)換電路、實(shí)現(xiàn)對(duì)模數(shù)轉(zhuǎn)換后信息計(jì)算預(yù)處理和協(xié)調(diào)計(jì)算機(jī)與DSP間通訊的可編程邏輯處理電路， 用于數(shù)字信息處理的DSP數(shù)據(jù)處理電路，對(duì)模擬信息實(shí)現(xiàn)數(shù)字信息轉(zhuǎn)換的模數(shù) 轉(zhuǎn)換電路，對(duì)模擬輸入信號(hào)進(jìn)行調(diào)理的模擬信號(hào)調(diào)理電路，給各個(gè)電路模塊提 供電源支持的供電電路。工作過程如下模擬輸入信號(hào)經(jīng)模擬調(diào)理電路調(diào)理后送給模數(shù)轉(zhuǎn)換電路轉(zhuǎn)換，模數(shù)轉(zhuǎn)換電路受可編程邏輯處理電路控制，轉(zhuǎn)換后的數(shù)據(jù)由可編程邏輯處理電路進(jìn)行計(jì)算預(yù)處理，然后送給DSP數(shù)據(jù)處理電路進(jìn)行信息計(jì)算處理，DSP數(shù) 據(jù)處理電路計(jì)算后的結(jié)果再傳給可編程邏輯處理電路，由可編程邏輯處理電路 負(fù)責(zé)與數(shù)據(jù)總線轉(zhuǎn)換電路接口，最終由數(shù)據(jù)總線轉(zhuǎn)換電路經(jīng)PXI總線將數(shù)據(jù)傳 給計(jì)算機(jī)；PXI總線的輔助總線與可編程邏輯處理電路接口，然后由可編程邏輯 處理電路控制模數(shù)轉(zhuǎn)換電路的轉(zhuǎn)換工作，從而達(dá)到與其他數(shù)據(jù)采集卡同步采樣 的功能；供電電路負(fù)責(zé)給各電路模塊提供所需的各種電源信號(hào)。如圖2所示，PXI總線接口電路1和數(shù)據(jù)總線轉(zhuǎn)換電路2:包括數(shù)據(jù)總線連 接器，輔助總線連接器，數(shù)據(jù)總線轉(zhuǎn)換芯片及EEPROM存儲(chǔ)器。這部分電路負(fù)責(zé) 實(shí)現(xiàn)本采集卡與計(jì)算機(jī)和其他數(shù)據(jù)采集卡間的通訊。其中，數(shù)據(jù)總線轉(zhuǎn)換芯片 負(fù)責(zé)PXI數(shù)據(jù)總線和本地?cái)?shù)據(jù)總線的轉(zhuǎn)換。數(shù)據(jù)總線轉(zhuǎn)換電路2與可編程邏輯處理電路3相連的信號(hào)線有1. 數(shù)據(jù)/地址線LAD[31: 0]，數(shù)據(jù)/地址復(fù)用總線；2. 控制線LH0LD、 LH0LDA、 LADS、 LBLAST、 LWR、 LREAD、 LWAIT、 LINT、 LBE[3: 0]，提供數(shù)據(jù)讀寫處理。輔助總線連接器與可編程邏輯處理電路3相連的信號(hào)線有1. 輔助總線XLBL[12: 6]，與前面的板通訊；
2. 輔助總線XLBR[12: 6]，與后面的板通訊。
如圖3所示，可編程邏輯處理電路3:包括可編程邏輯處理芯片，有源晶振。
這部分電路通過數(shù)據(jù)總線轉(zhuǎn)換電路2的本地總線與數(shù)據(jù)總線轉(zhuǎn)換電路2進(jìn)行通 訊，通過DSP數(shù)據(jù)處理電路4的外部總線與DSP數(shù)據(jù)處理電路4進(jìn)行通信，控 制模數(shù)轉(zhuǎn)換電路5的轉(zhuǎn)換工作并對(duì)轉(zhuǎn)換后的數(shù)據(jù)進(jìn)行信息的預(yù)處理。有源晶振 給可編程邏輯處理芯片提供時(shí)鐘。
可編程邏輯處理電路3與DSP數(shù)據(jù)處理電路4相連的信號(hào)線有
1. 地址線DEA[21: 0]，并行傳輸?shù)刂罚?br> 2. 數(shù)據(jù)線DED[31: 0]，并行傳輸數(shù)據(jù)；
3. 控制線DAWE、 DA0E、 DCE1、 DCE2和DECLK，提供數(shù)據(jù)讀寫處理。 如圖4所示，高性能DSP數(shù)據(jù)處理電路4:包括DSP處理器芯片，有源晶振，
SDRAM存儲(chǔ)器。這部分電路實(shí)現(xiàn)DSP處理器進(jìn)行數(shù)字信號(hào)處理的工作平臺(tái)。其中 有源晶振給DSP處理器提供時(shí)鐘；SDRAM存儲(chǔ)器給DSP處理器提供外部數(shù)據(jù)存儲(chǔ) 器資源。
DSP數(shù)據(jù)處理芯片與SDRAM存儲(chǔ)器相連的信號(hào)線有
1. 地址線DEA[21: 0]，并行傳輸?shù)刂罚?br> 2. 數(shù)據(jù)線DED[31: 0]，并行傳輸數(shù)據(jù)；
3. 控制線DAWE、 DA0E、 DCE0和ECLK、 DBE[3: O]提供數(shù)據(jù)讀寫處理。
如圖5所示，高性能模數(shù)轉(zhuǎn)換電路5:包括模擬/數(shù)字轉(zhuǎn)換芯片，基準(zhǔn)電源。
這部分電路實(shí)現(xiàn)模擬信號(hào)的數(shù)字轉(zhuǎn)換。其中基準(zhǔn)電源給模擬/數(shù)字轉(zhuǎn)換芯片提供 轉(zhuǎn)換基準(zhǔn)電壓。
模擬/數(shù)字轉(zhuǎn)換芯片與可編程邏輯處理電路3相連接的信號(hào)線有
1. 控制線ADSCLK、 ADLRCK、 ADMCLK、 ADCKS[1: 0] 、 ADDFS[1: 0] 、 ADHPFE;
2. 數(shù)據(jù)線ADSDATA1;
3. 復(fù)位線ADRST，提供模擬/數(shù)字轉(zhuǎn)換芯片復(fù)位；
如圖6所示，模擬輸入調(diào)理電路6:包括差分轉(zhuǎn)單端電路、同相跟隨電路、 單端轉(zhuǎn)差分電路、抗混疊濾波電路。其中差分轉(zhuǎn)單端電路將輸入的單端信號(hào)轉(zhuǎn) 換成單端信號(hào)；同相跟隨電路將差分轉(zhuǎn)單端電路與后續(xù)電路分隔；單端轉(zhuǎn)差分 電路將輸入信號(hào)轉(zhuǎn)換成差分信號(hào)，并將輸入信號(hào)縮小到模數(shù)轉(zhuǎn)換電路5要求的 范圍；抗混迭濾波電路進(jìn)行濾波，防止高頻信號(hào)在采樣后產(chǎn)生混迭。
如圖7所示，供電電路7:包括TPS54310、 LT660和TPS70302三部分電路，分別產(chǎn)生1.4V、 -5V 、 2.5V和1.2V電壓信號(hào)，與總線提供的+5V、 +12V、 -12V電壓信號(hào)共同給各模塊提供所需的電源。本文中所描述的具體實(shí)施例僅僅是對(duì)本實(shí)用新型精神作舉例說明。本實(shí)用 新型所屬技術(shù)領(lǐng)域的技術(shù)人員可以對(duì)所描述的具體實(shí)施例作各種各樣的修改或 補(bǔ)充或采用類似的方式替代，但并不會(huì)偏離本實(shí)用新型的精神或者超越所附權(quán) 利要求書所定義的范圍。盡管本文較多地使用了 PXI總線、DSP數(shù)據(jù)處理電路、可編程邏輯處理電路、 模數(shù)轉(zhuǎn)換電路、數(shù)據(jù)總線、輔助總線、數(shù)據(jù)總線轉(zhuǎn)換電路等術(shù)語，但并不排除 使用其它術(shù)語的可能性。使用這些術(shù)語僅僅是為了更方便地描述和解釋本實(shí)用 新型的本質(zhì)；把它們解釋成任何一種附加的限制都是與本實(shí)用新型精神相違背 的。
權(quán)利要求1.一種基于PXI總線的數(shù)據(jù)采集卡，其特征在于包括PXI總線接口電路(1)，數(shù)據(jù)總線轉(zhuǎn)換電路(2)可編程邏輯處理電路(3)，DSP數(shù)據(jù)處理電路(4)，模數(shù)轉(zhuǎn)換電路(5)，模擬輸入調(diào)理電路(6)和供電電路(7)；PXI總線接口電路(1)的數(shù)據(jù)總線部分和數(shù)據(jù)總線轉(zhuǎn)換電路(2)的PCI端總線相連；PXI總線接口電路(1)的輔助總線與可編程邏輯處理電路(3)相連；數(shù)據(jù)總線轉(zhuǎn)換電路(2)的本地總線與可編程邏輯處理電路(3)相連；可編程邏輯處理電路(3)與DSP數(shù)據(jù)處理電路(4)的外部總線相連；可編程邏輯處理電路(3)與模數(shù)轉(zhuǎn)換電路(5)相連；模數(shù)轉(zhuǎn)換電路(5)與模擬輸入調(diào)理電路(6)相連；供電電路(7)給各模塊提供所需的電源。
2. 根據(jù)權(quán)利要求1所述的一種基于PXI總線的數(shù)據(jù)采集卡，其特征在于所 述的DSP數(shù)據(jù)處理電路(4):采用的DSP數(shù)據(jù)處理芯片為32位浮點(diǎn)型DSP數(shù)據(jù) 處理芯片。
3. 根據(jù)權(quán)利要求1所述的一種基于PXI總線的數(shù)據(jù)采集卡，其特征在于所 述的模數(shù)轉(zhuǎn)換電路(5):采用的是分辨率為24bit、轉(zhuǎn)換頻率最高為192KHz的模 數(shù)轉(zhuǎn)換芯片。
4. 根據(jù)權(quán)利要求1所述的一種基于PXI總線的數(shù)據(jù)采集卡，其特征在于所 述的PXI總線接口電路(l):采用的是2mm密度的針孔式連接器電路。
5. 根據(jù)權(quán)利要求1所述的一種基于PXI總線的數(shù)據(jù)采集卡，其特征在于所 述的數(shù)據(jù)總線轉(zhuǎn)換電路(2):采用的是PCI9054接口轉(zhuǎn)換電路。
6. 根據(jù)權(quán)利要求1所述的一種基于PXI總線的數(shù)據(jù)采集卡，其特征在于所 述的可編程邏輯處理電路(3):采用的XILINX公司的SPARTAN3E系列FPGA 電路。
7. 根據(jù)權(quán)利要求1所述的一種基于PXI總線的數(shù)據(jù)采集卡，其特征在于所 述的模擬輸入調(diào)理電路(6):包括差分轉(zhuǎn)單端電路、同相跟隨電路、單端轉(zhuǎn)差分 電路、抗混迭濾波電路。
8. 根據(jù)權(quán)利要求1所述的一種基于PXI總線的數(shù)據(jù)采集卡，其特征在于所 述的供電電路(7):采用TPS54310、 LT660和TPS70302三部分電路，分別產(chǎn)生 1.4V、 -5V、 2.5V和1.2V電壓信號(hào)，與總線提供的+5V、 +12V、 -12V電壓信號(hào) 共同給各模塊提供所需的電源。
專利摘要本實(shí)用新型涉及一種基于PXI總線的數(shù)據(jù)采集卡。PXI總線接口電路的輔助總線與可編程邏輯處理電路相連；數(shù)據(jù)總線轉(zhuǎn)換電路的本地總線與可編程邏輯處理電路相連；可編程邏輯處理電路與DSP數(shù)據(jù)處理電路的外部總線相連；可編程邏輯處理電路與模數(shù)轉(zhuǎn)換電路相連；模數(shù)轉(zhuǎn)換電路與模擬輸入調(diào)理電路相連；供電電路給各模塊提供所需的電源。本實(shí)用新型提高了數(shù)據(jù)采集卡的可靠性；結(jié)合了數(shù)字處理器DSP的數(shù)據(jù)處理能力和可編程邏輯處理器件的可編程技術(shù)，充分發(fā)揮DSP數(shù)字處理器強(qiáng)大的數(shù)據(jù)處理能力，滿足大規(guī)模實(shí)時(shí)數(shù)據(jù)采集與分析、模態(tài)數(shù)據(jù)采集與分析、聲學(xué)分析、沖擊測(cè)量分析等領(lǐng)域的要求；采用24位高精度的模數(shù)轉(zhuǎn)換電路，配合32位浮點(diǎn)DSP處理器，極大的提高了信息的精度和處理的實(shí)時(shí)性。
文檔編號(hào)G01R31/28GK201134098SQ20072030331
公開日2008年10月15日 申請(qǐng)日期2007年12月25日 優(yōu)先權(quán)日2007年12月25日
發(fā)明者劉寶華, 朱軍偉, 平 沈, 巍 秦, 賀惠農(nóng) 申請(qǐng)人:杭州億恒科技有限公司