專利名稱：Td-scdma遠(yuǎn)端射頻單元天線口駐波比測量方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在TD-SCDMA遠(yuǎn)端射頻單元系統(tǒng)內(nèi)所使用的測量天線 口駐波比的方法和裝置。
背景技術(shù)：
遠(yuǎn)端射頻單元(RRU)是3G通信系統(tǒng)中重要的組成部分，為附屬于基 站(NODE B)的一個(gè)通信模塊。遠(yuǎn)端射頻單元主要功能是完成盲區(qū)覆蓋， 減少基站數(shù)量，該模塊可以將數(shù)據(jù)通過光纖送到所依附的上級基站。
TD-SC羅A為了提高覆蓋能力采用的是多天線的架構(gòu)，常見的有6根天 線和8根天線，因此對每根天線狀態(tài)的實(shí)時(shí)檢測非常重要，而駐波比這個(gè) 參數(shù)就很好體現(xiàn)天線工作的好壞，因此實(shí)時(shí)準(zhǔn)確地測量駐波比對系統(tǒng)診斷 有著非常重要地意義。傳統(tǒng)的方法是每個(gè)射頻模塊包含著功率檢測機(jī)制， 采用芯片對信號的均方根進(jìn)行測量然后上報(bào)上層控制系統(tǒng)，對多天線系統(tǒng) 而言成本會(huì)因此增加不少，而且也不利于系統(tǒng)小型化，進(jìn)而為系統(tǒng)穩(wěn)定性 增加困難。

發(fā)明內(nèi)容
本發(fā)明的目的是為了克服傳統(tǒng)方法存在的缺陷，提供一種成本低、實(shí) 時(shí)性高、控制精準(zhǔn)、有利于系統(tǒng)小型化的TD-SC匿A遠(yuǎn)端射頻單元天線口駐 波比測量方法和裝置。本發(fā)明是以現(xiàn)場可編程門陣列(FPGA)為核心，相 對于中央處理器CPU和數(shù)字信號處理器DSP這些軟件控制手段，F(xiàn)PGA是完 全并行的硬件架構(gòu)，對于某個(gè)時(shí)間段的信號測量控制得非常精準(zhǔn)，基于這 個(gè)我們的測量方法能夠很準(zhǔn)確地測量到TD-SCDMA協(xié)議中下行導(dǎo)頻的功率， 相對于TD-SCDMA的其它時(shí)隙，下行導(dǎo)頻的功率最穩(wěn)定地存在。通過分別 測量前向下行導(dǎo)頻的功率(P，)和后向下行導(dǎo)頻功率(P—)，然后通過公式
=^^計(jì)算得出駐波比。
本發(fā)明的裝置如圖2所示由以下幾個(gè)部分構(gòu)成中央處理器CPU、可 編程門陣列FPGA、數(shù)模轉(zhuǎn)換器、頻率變換器、多路選擇開關(guān)、3-10個(gè)帶天 線的功放，可編程門陣列FPGA分別與基站、數(shù)模轉(zhuǎn)換器、中央處理器CPU、 多路選擇開關(guān)、各個(gè)帶天線的功放相連，多路選擇開關(guān)分別各個(gè)帶天線的 功放相連，頻率變換器分別與數(shù)模轉(zhuǎn)換器、多路選擇開關(guān)相連。該裝置各 個(gè)模塊的功能如下CPU負(fù)責(zé)計(jì)算VSWR的公式，同時(shí)對下行導(dǎo)頻功率檢測 設(shè)置一下基本參數(shù)，F(xiàn)PGA是負(fù)責(zé)實(shí)時(shí)檢測下行導(dǎo)頻時(shí)隙內(nèi)信號的功率，并 記錄下來上報(bào)給CPU,另外還要進(jìn)行多路選擇開關(guān)的控制及各個(gè)帶天線的
功放前后向控制；模數(shù)轉(zhuǎn)換器是負(fù)責(zé)把模擬中頻信號數(shù)字化讓后續(xù)的FPGA 處理；頻率變換器是把射頻信號變換為中頻信號；多路選擇開關(guān)是把多路 射頻輸入信號進(jìn)行選路，根據(jù)需要某一時(shí)刻只能有一路帶天線的功放的信 號送到后續(xù)處理；功放可以根據(jù)FPGA的前后向控制分別送出前后向信號。 本發(fā)明的TD-SCDMA遠(yuǎn)端射頻單元天線口駐波比測量方法，包括以下步
驟
A、 前向功率P +的測試(1)中央處理器CPU對可編程門陣列FPGA的 寄存器進(jìn)行配置；(2) FPGA根據(jù)CPU的配置，控制多路選擇開關(guān)選通某路 功放，并控制功放傳送前向信號；(3 )功放根據(jù)FPGA的控制傳送前向信號， 被選定某路功放前向信號通過多路選擇開關(guān)，又經(jīng)頻率變換器從射頻信號 轉(zhuǎn)變?yōu)橹蓄l信號，中頻信號通過模數(shù)轉(zhuǎn)換器變成數(shù)字信號并送入FPGA; (4) FPGA根據(jù)基站送過來的幀同步信號和CPU設(shè)定的信號鏈路延時(shí)，準(zhǔn)確地在 下行導(dǎo)頻所在時(shí)隙進(jìn)行功率檢測；(5) CPU等待二幀的時(shí)間，確保FPGA的 采集運(yùn)算完成，然后CPU訪問FPGA的功率寄存器，完成前向功率P +的測 試；
B、 后向功率P —的測試(l)CPU配置FPGA的寄存器，選擇功放傳送后 向信號，(2) FPGA根據(jù)CPU的配置，控制多路選擇開關(guān)選通某路功放，并 控制功放傳送后向信號；(3)功放根據(jù)FPGA的控制傳送后向信號，被選定 某路功放后向信號通過多路選擇開關(guān)，又經(jīng)頻率變換器從射頻信號轉(zhuǎn)變?yōu)?中頻信號，中頻信號通過模數(shù)轉(zhuǎn)換器變成數(shù)字信號并送入FPGA; (4) FPGA 根據(jù)基站送過來的幀同步信號和CPU設(shè)定的信號鏈路延時(shí)，準(zhǔn)確地在下行 導(dǎo)頻所在時(shí)隙進(jìn)行功率檢測；(5) CPU等待二幀的時(shí)間，確保FPGA的采集 運(yùn)算完成，然后CPU訪問FPGA的功率寄存器，完成后向功率P-的測試；
C、 得到駐波比CPU得到P +和P —后，利用公式!/S旨7 -^^可
以算出駐波比。
所述的中央處理器CPU對可編程門陣列FPGA的寄存器進(jìn)行配置包括 前后向信號的鏈路延時(shí)、下行導(dǎo)頻信號相對于同步信號所在的時(shí)隙、選擇 某路功放進(jìn)行測試及選擇功放傳送前向信號。
上面提到的P +和P —并不需要實(shí)際準(zhǔn)確的值，因?yàn)閺墓Ψ胚^來的信號是 經(jīng)過衰減的，只要保證它們的衰減是一致就行。
本發(fā)明以準(zhǔn)確測量下行導(dǎo)頻功率為核心，利用FPGA對下行導(dǎo)頻時(shí)隙準(zhǔn) 確定位，同時(shí)純^:件的架構(gòu)確保了運(yùn)算的實(shí)時(shí)性。CPU輔助性負(fù)責(zé)實(shí)時(shí)性 要求不高運(yùn)算量不大的計(jì)算。本發(fā)明能夠很好地測量出天線口駐波比，同
時(shí)還有助于系統(tǒng)，尤其是多天線系統(tǒng)降低成本、提高實(shí)時(shí)性和小型化。


圖1為TD-SC腹A RRU應(yīng)用框圖。
圖2為TD-SCDMA RRU天線口駐波比測量裝置框圖。
圖3為TD-SCDMA時(shí)隙關(guān)系框圖。
具體實(shí)施例方式
本發(fā)明的裝置如圖2所示由以下幾個(gè)部分構(gòu)成中央處理器CPU、可 編程門陣列FPGA、數(shù)模轉(zhuǎn)換器、頻率變換器、多路選擇開關(guān)、8個(gè)帶天線 的功放，可編程門陣列FPGA分別與基站、數(shù)模轉(zhuǎn)換器、中央處理器CPU、 多路選擇開關(guān)、各個(gè)帶天線的功放相連，多路選擇開關(guān)分別各個(gè)帶天線的 功放相連，頻率變換器分別與數(shù)模轉(zhuǎn)換器、多路選擇開關(guān)相連。該裝置各 個(gè)模塊的功能如下CPU負(fù)責(zé)計(jì)算VSWR的公式，同時(shí)對下行導(dǎo)頻功率檢測 設(shè)置一下基本參數(shù)，F(xiàn)PGA是負(fù)責(zé)實(shí)時(shí)檢測下行導(dǎo)頻時(shí)隙內(nèi)信號的功率，并 記錄下來上報(bào)給CPU,另外還要進(jìn)行多路選擇開關(guān)的控制及各個(gè)帶天線的 功放前后向控制；模數(shù)轉(zhuǎn)換器是負(fù)責(zé)把模擬中頻信號數(shù)字化讓后續(xù)的FPGA 處理；頻率變換器是把射頻信號變換為中頻信號；多路選擇開關(guān)是把多路 射頻輸入信號進(jìn)行選路，根據(jù)需要某一時(shí)刻只能有一路帶天線的功放的信 號送到后續(xù)處理；功放可以根據(jù)FPGA的前后向控制分別送出前后向信號。 根據(jù)圖3中TD-SCDMA時(shí)隙關(guān)系，我們要測試的功率是下行導(dǎo)頻 (DwPTS)，圖中每個(gè)碼片代表0. 78125us，幀同步信號是與TSQ時(shí)隙起始 同步的，也就是我們設(shè)置FPGA的采樣起始時(shí)刻是675us，采樣的時(shí)間段是 75us，這些延時(shí)的實(shí)現(xiàn)是通過FPGA內(nèi)部的高頻時(shí)鐘通過計(jì)數(shù)獲得。另外根 據(jù)系統(tǒng)實(shí)際的各個(gè)模塊的延時(shí)，前后向信號還會(huì)有42us的延時(shí)，也就是說 在我們的裝置中我們的起始采樣點(diǎn)(參考于同步信號)是717us。有了以 上參數(shù)我們就可以開始下面的步驟進(jìn)行TD-SCDMA遠(yuǎn)端射頻單元天線口駐 波比測量，測量方法包括以下步驟
(1 ) CPU對FPGA的寄存器進(jìn)行配置，包括前后向信號的鏈路延時(shí)， 下行導(dǎo)頻信號相對于同步信號所在的時(shí)隙，選擇某路功放進(jìn)行測試，選擇 功放傳送前向信號；
(2) FPGA根據(jù)CPU的配置，控制多路選擇開關(guān)選通某路功放；
(3 ) FPGA根據(jù)CPU的配置，控制功放傳送前向信號；
(4 )功力文;f艮據(jù)FPGA的控制傳送前向信號；
(5 )被選定某路功放前向信號通過了多路選擇開關(guān)；
(6 )通過多路選擇開關(guān)的前向信號被頻率變換器從射頻信號轉(zhuǎn)變?yōu)橹?br> 頻信號，在我們的裝置中2010MHz- 2025MHz的TD-SCDMA信號會(huì)被統(tǒng)一變 換成96MHz的中頻信號；
(7) 中頻信號通過模數(shù)轉(zhuǎn)換器變成數(shù)字信號；
(8) 對于數(shù)字化的信號，F(xiàn)PGA根據(jù)基站送過來的幀同步信號和CPU 設(shè)定的信號鏈路延時(shí)，準(zhǔn)確地在下行導(dǎo)頻所在時(shí)隙進(jìn)行功率檢測；
(9 ) CPU等待10ms， TD-SCDMA的一幀為5ms ，確保FPGA的采集運(yùn)算 完成，然后CPU訪問FPGA的功率寄存器，這樣就完成了前向功率P +的測 試；
(10) CPU配置FPGA的寄存器，選擇功放傳送后向信號，重復(fù)步驟(2) 到(9),其中的前向信號變?yōu)楹笙蛐盘枺@樣就完成了后向功率P —的測試；
(11) CPU得到P +和P —后，利用公式V5Wi 可以算出駐波比。
上面提到的p+和p-并不需要實(shí)際準(zhǔn)確的值，因?yàn)閺墓Ψ胚^來的信號是 經(jīng)過衰減的，只要保證它們的衰減是一致就行。
權(quán)利要求
1、TD-SCDMA遠(yuǎn)端射頻單元天線口駐波比測量裝置，包括中央處理器CPU、可編程門陣列FPGA、數(shù)模轉(zhuǎn)換器、頻率變換器、多路選擇開關(guān)、3-10個(gè)帶天線的功放，其特征在于可編程門陣列FPGA分別與基站、數(shù)模轉(zhuǎn)換器、中央處理器CPU、多路選擇開關(guān)、各個(gè)帶天線的功放相連，多路選擇開關(guān)分別各個(gè)帶天線的功放相連，頻率變換器分別與數(shù)模轉(zhuǎn)換器、多路選擇開關(guān)相連。
2、 TD-SCDMA遠(yuǎn)端射頻單元天線口駐波比測量方法，包括以下步驟A、 前向功率P +的測試(1)中央處理器CPU對可編程門陣列FPGA的 寄存器進(jìn)行配置；(2) FPGA根據(jù)CPU的配置，控制多路選擇開關(guān)選通某路 功放，并控制功放傳送前向信號；(3)功放根據(jù)FPGA的控制傳送前向信號， 被選定某路功放前向信號通過多路選擇開關(guān)，又經(jīng)頻率變換器從射頻信號 轉(zhuǎn)變?yōu)橹蓄l信號，中頻信號通過模數(shù)轉(zhuǎn)換器變成數(shù)字信號并送入FPGA; (4) FPGA根據(jù)基站送過來的幀同步信號和CPU設(shè)定的信號鏈路延時(shí)，準(zhǔn)確地在 下行導(dǎo)頻所在時(shí)隙進(jìn)行功率檢測；(5) CPU等待二幀的時(shí)間，確保FPGA的 采集運(yùn)算完成，然后CPU訪問FPGA的功率寄存器，完成前向功率P +的測 試；B、 后向功率P-的測試(l)CPU配置FPGA的寄存器，選擇功放傳送 后向信號，(2) FPGA根據(jù)CPU的配置，控制多路選擇開關(guān)選通某路功放， 并控制功放傳送后向信號；(3)功放根據(jù)FPGA的控制傳送后向信號，被選 定某路功放后向信號通過多路選擇開關(guān)，又經(jīng)頻率變換器從射頻信號轉(zhuǎn)變 為中頻信號，中頻信號通過模數(shù)轉(zhuǎn)換器變成數(shù)字信號并送入FPGA; (4)FPGA 根據(jù)基站送過來的幀同步信號和CPU設(shè)定的信號鏈路延時(shí)，準(zhǔn)確地在下行 導(dǎo)頻所在時(shí)隙進(jìn)行功率檢測；(5) CPU等待二幀的時(shí)間，確保FPGA的采集 運(yùn)算完成，然后CPU訪問FPGA的功率寄存器，完成后向功率P-的測試；C、 得到駐波比CPU得到P +和P —后，利用公式<formula>formula see original document page 2</formula>可以算出駐波比。
3、 根據(jù)權(quán)利要求2所述的駐波比測量方法，其特征在于所述的中央 處理器CPU對可編程門陣列FPGA的寄存器進(jìn)行配置包括前后向信號的鏈 路延時(shí)、下行導(dǎo)頻信號相對于同步信號所在的時(shí)隙、選擇某路功放進(jìn)行測 試及選擇功放傳送前向信號。
全文摘要
本發(fā)明涉及一種TD-SCDMA遠(yuǎn)端射頻單元天線口駐波比測量方法和裝置，本裝置包括中央處理器CPU、可編程門陣列FPGA、數(shù)模轉(zhuǎn)換器、頻率變換器、多路選擇開關(guān)、3-10個(gè)帶天線的功放，可編程門陣列FPGA分別與基站、數(shù)模轉(zhuǎn)換器、中央處理器CPU、多路選擇開關(guān)、各個(gè)帶天線的功放相連，多路選擇開關(guān)分別各個(gè)帶天線的功放相連，頻率變換器分別與數(shù)模轉(zhuǎn)換器、多路選擇開關(guān)相連。本發(fā)明以準(zhǔn)確測量下行導(dǎo)頻功率為核心，利用FPGA對下行導(dǎo)頻時(shí)隙準(zhǔn)確定位，同時(shí)純硬件的架構(gòu)確保了運(yùn)算的實(shí)時(shí)性，CPU輔助性負(fù)責(zé)實(shí)時(shí)性要求不高運(yùn)算量不大的計(jì)算，本發(fā)明能夠很好地測量出天線口駐波比同時(shí)還有助于系統(tǒng)，尤其是多天線系統(tǒng)降低成本、提高實(shí)時(shí)性和小型化。
文檔編號G01R27/06GK101393241SQ200810197548
公開日2009年3月25日 申請日期2008年11月7日 優(yōu)先權(quán)日2008年11月7日
發(fā)明者江浩洋, 峰 王 申請人:武漢虹信通信技術(shù)有限責(zé)任公司