專利名稱：高端電流檢測電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高端電流檢測電路。
背景技術(shù)：
電流測量技術(shù)具有極為廣泛的應用，許多系統(tǒng)中都需要檢測流入、 流出電流的大小。例如，電流保護/電流監(jiān)測設備、4-20mA電流環(huán)系統(tǒng)、 可編程電流源、線性/開關(guān)模式電源、以及需要掌握流入流出電流比例 的充電器或電池電量計量器。由于很多應用是便攜式的，因此電流檢測 電路還必須具有小體積、低功耗的特性。
圖1是高端NMOS電流檢測電路在降壓式變換電路(Buck電路)中 的應用示意圖。Buck電路分為兩個工作狀態(tài)，在狀態(tài)一，NMOS管MO 導通，電感電流以一定的斜率上升，這個時候電流4企測電路通過檢測
功率管兩端的壓降產(chǎn)生信號VSENSE。 Vs哪E和流過功率管的電流成正比。
在狀態(tài)二，MO關(guān)斷，電感電流通過下端二極管續(xù)流。因為MO是個NM0S， 為了讓M0工作在低導通電阻的線性區(qū)，在M0導通的時候必須給VG — 個高于VIN的電壓值。在狀態(tài)二時，因為二極管續(xù)流SW點電壓略低于 地，線性電壓調(diào)整器LDO ( low dropout)給電容CI充電。在狀態(tài)一時， MO導通SW略低于VIN,由于電容C1上累積的電荷不會一下子放完， 所以B00T點就會產(chǎn)生一個高于VIN—定幅度的電壓。用這個電壓給驅(qū) 動器Driver供電，就可以給VG提供一個高于VIN的電壓/人而充分導 通MO。在狀態(tài)一時，電流檢測電路通過檢測MO兩端的電壓產(chǎn)生一個和 流過MO管子的電流成正比的電壓VSENSE。 Vs哪E通過控制電路產(chǎn)生相應的 PWM信號，從而調(diào)節(jié)功率管MO的導通時間來達到調(diào)節(jié)輸出電壓、給負 載提供需要的電流和電壓的目的。
現(xiàn)有的電流檢測方法基本上都是采用跨導放大器監(jiān)測SW電壓，從 而得到電流。圖2是一種現(xiàn)有技術(shù)的高端電流檢測電路，它可應用作 為圖1中的電流4全測電^各。如圖2所示，MO, Ml和M2構(gòu)成電流鏡電路， M3的柵極和M0， Ml和M2的柵極相連，M3的源極和漏極之一連接至SW點，M3的源極和漏極之另一個連接至M2的漏極。當一個高端NMOS管 連接在VIN電壓和SW端之間時，由于SW點的電壓變化，導致M3源/ 漏極電流發(fā)生變化，由于M4和M5構(gòu)成電流鏡電路，則多余的電流便 經(jīng)Isense端輸出。電流Isense會隨著偏置電流，工藝波動產(chǎn)生很大 的偏差。而且M3管子需要采用兩邊都耐高壓的器件，對某些工藝來說 也是一個不小的困難。
1997年5月6日授;^又的美國專利5627494 4皮露了另一種高端電流 檢測放大器，如圖3所示。然而，該專利技術(shù)檢測高端NM0S電流時需 要增加開關(guān)，而隨著開關(guān)的增加，速度會明顯降低。另外，它不能消 除工藝偏差，準確度不高。

發(fā)明內(nèi)容
本發(fā)明的目的是解決高端電流檢測中的精度不高和速度不快的問 題，從而提供一個快速、高精度的高端電流檢測電路。
為此，本發(fā)明在第 一 方面提供一種對待測晶體管的流過電流進行檢 測的高端電流檢測電路。該電路工作在進行電流檢測的第一狀態(tài)和不檢測 電流的第二狀態(tài)下，并且包括電壓跟隨電路，使得在第一狀態(tài)下第一點 電壓跟隨第二點電壓變化，其中第二點電壓反映待測晶體管的流過電流； 電壓-電流轉(zhuǎn)換電路，在第一狀態(tài)下將第一點電壓轉(zhuǎn)換為電流并且加以輸 出；嵌位電路，在第二狀態(tài)下將第一點電壓嵌位在高于地電位的電壓。
根據(jù)第二方面，本發(fā)明提供一種降壓式變換電路。降壓式變換電路
包括如第一方面所述的高端電流檢測電路。
本發(fā)明的電路可以用作為高端NM0S電流監(jiān)測，精度高并且反應速 度快。


下面將參照附圖對本發(fā)明的具體實施方案進行更詳細的說明，附圖
中
圖1是高端NM0S和電流檢測電路在Buck電路中的應用示意圖2是一種現(xiàn)有技術(shù)的高端電流檢測電路；
圖3是另一種現(xiàn)有技術(shù)的高端電流檢測電路；
圖4是本發(fā)明的 一 個實施例的高端電流檢測的電路5圖5是本發(fā)明的另 一個實施例的高端電流檢測的電路圖6是電壓/電流波形示意圖7和圖8分別是兩種嵌位電路的示意圖9和圖IO分別是兩種電壓-電流轉(zhuǎn)換電路的示意圖。
具體實施例方式
圖4是本發(fā)明的 一個實施例的高端電流檢測電路的電路圖，它可以 用作為圖1中的電流檢測電路。
如圖4所示，晶體管M0是高端NMOS管。MO的漏極連接在電壓輸 入端VIN,源極連接至電感L0的一端；電感L0的另一端給負載提供輸 出電壓Vout。電容CO為負載提供交流濾波作用。
為了檢測晶體管M0漏-源極流過的電流，高端電流檢測電路主要包 括兩部分，電壓-電流轉(zhuǎn)換電路和嵌位電路。
電壓-電流轉(zhuǎn)換電路包括晶體管M3、M4和M5，以及電流源II和12。 M3和M4以及電流源II和12 —起構(gòu)成一個運算放大器。運算放大器的 正輸入端(即M4的源極)在B點連接至M2的源極，負輸入端(即M3 的源極)在A點連接至M1的源極。運算放大器的輸出端(即M4的漏 極)連接至晶體管M5的柵極，M5的源極反饋連接到運算放大器的負輸 入端。M5的源極提供輸出電流Isense。當然，電壓-電流轉(zhuǎn)換電路還 可以采用其它形式的運算放大器。圖9和圖10示意了電壓-電流轉(zhuǎn)換 電路采用運算放大器形式的兩個連接示意圖。電壓-電流轉(zhuǎn)換電路釆用 其它形式的電路也是可行的。
晶體管M6和M0的柵極經(jīng)VG點相連，其源極也共同連接在SW點。 晶體管M6的漏極連接到B點。因此，晶體管M6起電壓跟隨的作用， 使B點電壓跟隨SW點電壓的變化而改變。
嵌位電路包括二才及管D0、晶體管M7、 M1和M2。 二4及管D0的正^L 和晶體管M7的柵極共同連接到VIN端，二極管的負極和晶體管M7的 源極共同連接至VSG點，晶體管M7的漏極輸入BOOT電壓或其它電平 較高的參考電壓。二極管D0和晶體管M7起著高電平選擇電路的作用。 當然，采用其它形式的高電平選擇電路也是可行的。晶體管M1的柵極 連接在VSG點，漏極連接至VIN端。晶體管M2的柵極和漏極共同連接 至VIN端。在狀態(tài)一時，VG點電壓等于BOOT電壓，導通NMOS管MO,給電感 L0充電。VG同時導通晶體管M6，使得B點電壓等于SW。為了保持高 的效率， 一般輸入電壓VIN和SW點電壓之間的壓差4艮小，晶體管M2 不會導通。由于在狀態(tài)一時，B00T電壓高于VIN， 二才及管DO和晶體管 M7構(gòu)成的高電平選擇電路保證VSG等于B00T電壓，從而導通M1。 II 和I2提供偏置電流。由于M3和M4構(gòu)成的運放具有很大的增益，通過 調(diào)節(jié)M5上流過的電流從而調(diào)節(jié)Ml的漏源電壓VDS，保證A, B兩點的 電壓相等。此時，對比M0和M1兩個管子。M0的漏源電壓VDS等于VIN 減去SW點電壓，也就等于VIN減去B點的電壓。Ml的VDS等于VIN減 去A點的電壓。運放保證了 A點電壓和B點電壓相等，也就意味著， M0和M1的漏源電壓VDS是相等的。
古丈有下式成立
(Vin-VA) /R。nM1=(Vin-VSW) /R。氣 m M0管子的源漏壓差(Vin-VSW)- IM。*R。nMo。因此，(Vin-VSW)/R。nM1=
lMO*RonMo/RonMl.
I SenSe= lMO*RonMo/RonMl—I 1.
其中，R。nM1、和R。禱分別是M1和M0的導通阻抗。 偏置電流一般都很小。同時，選取MO的導通電阻為Ml的1/K倍， 可得
Isense=IMo/K.
檢測到的電 流只 和比例有關(guān)，而和工藝參數(shù)無關(guān)。
在一個例子中，II和12是兩個相等的電流源。
在狀態(tài)二時，VG關(guān)斷M0和M6， VSG等于VIN。 M1和M2導通，分 別流過電流I1和I2, M5沒有電流流過，Isense等于O。
在這個過程中可以看出，A, B兩點的電壓在狀態(tài)一和狀態(tài)二中的 跳動約等于一個VGS。參見圖6。小的跳動電壓保證了對MO管子電流 的快速檢測。同時，增大I1和I2也可以提高響應速度。在一個例子 中，Ml和MO是同一個類型的管子，可以保證3企測電流的準確性，對 于工藝的波動不敏感。
圖5是本發(fā)明的另 一個實施例的高端電流檢測的電路圖。不同于圖 4的地方在于，在圖5的運算放大器中M3和M4的連接方式不同。當然， 也可以采用其它形式的運算放大器。
圖7示意了嵌位電路的一個例子。如圖7所示，高電平選擇電路所
7選擇出的高電平信號VSG作用在晶體管M2的柵極上。由此，在狀態(tài)一 時，雖然M2工作，但是其工作電流很小，對B點電壓的影響很小。狀 態(tài)二時，由于M6關(guān)斷，B點電壓有下拉的趨勢，M2則將B點電壓嵌位 在較高的電位。
圖8示意了嵌位電路的另一個例子。高電平選擇電路所選擇出的高 電平信號VSG作用在晶體管M2和M1的柵極上。由此，在狀態(tài)二時， M2將B點電壓嵌位在較高的電位。
本發(fā)明的電路可以用作為高端NM0S電流監(jiān)測，應用在不同的電路 中。由于精度高可以去掉修調(diào)焊盤(tri匪ing PAD),省出很多的面 積，同時速度可以很快，可以滿足頻率在MHz量級的所有設計。
顯而易見，在此描述的本發(fā)明可以有許多變化。比如晶體管M2和 Ml都可以由電阻代替。或者，晶體管可以改換類型，NM0S管改用PM0S 管，PM0S管由NM0S管代替。這種變化不能認為偏離本發(fā)明的精神和范 圍。因此，所有對本領(lǐng)域技術(shù)人員顯而易見的改變，都包括在本權(quán)利 要求書的涵蓋范圍之內(nèi)。
權(quán)利要求
1.一種對待測晶體管的流過電流進行檢測的高端電流檢測電路，該電路工作在進行電流檢測的第一狀態(tài)和不檢測電流的第二狀態(tài)下，并且包括電壓跟隨電路，使得在第一狀態(tài)下第一點(B)電壓跟隨第二點(SW)電壓變化，其中第二點電壓反映待測晶體管的流過電流；電壓-電流轉(zhuǎn)換電路，在第一狀態(tài)下將第一點電壓轉(zhuǎn)換為電流并且加以輸出；嵌位電路，在第二狀態(tài)下將第一點電壓嵌位在高于地電位的電壓。
2. 如權(quán)利要求1所述的高端電流檢測電路，其中所述嵌位電路包括高電平 選擇電路(D0和M7),其包括第一輸入端、第二輸入端和輸出端；高電平 選擇電路的輸出端連接在第二晶體管(M2)的柵極；高電平選擇電路選擇 第一輸入端和第二輸入端上較高的電平，并且在該較高電平的控制下所述 第二晶體管(M2)實現(xiàn)所述在第二狀態(tài)下第一點(B)電壓的嵌位。
3. 如權(quán)利要求1所述的高端電流檢測電路，其中嵌位電路是柵極和漏極相 連的晶體管(M2,圖4)。
4. 如權(quán)利要求1所述的高端電流檢測電路，其中所述嵌位電路是由電阻實 現(xiàn)。
5. 如權(quán)利要求1所述的高端電流檢測電路，其中所述電壓-電流轉(zhuǎn)換電路 包括運算放大器，其負輸入端和第一點相連，輸出端和第五晶體管(M5) 的柵極相連，第五晶體管的漏極和源極之一與運算放大器的正輸入端相連， 第五晶體管的漏極和源極之另一個提供所述輸出電流。
6. 如權(quán)利要求5所述的高端電流檢測電路，其中運算放大器包括第三晶體 管(M3)和第四晶體管(M4)，第三晶體管的源極作為運算放大器的負輸入 端，第三晶體管的漏極和柵極相連并且經(jīng)第一電流源接地，第四晶體管的 源極作為運算放大器的正輸入端，第四晶體管的柵極和第三晶體管的柵極 相連，第四晶體管的漏極經(jīng)第二電流源接地，第四晶體管的漏極作為運算 放大器的輸出端，第一電流源和第二電流源是兩個電流偏置。
7. 如權(quán)利要求6所述的高端電流檢測電路，其中第一電流源和第二電流源 釆用較大的電流，以提高響應速度。
8. 如權(quán)利要求5所述的高端電流檢測電路，其中運算放大器的負輸入端上連接有第一晶體管(Ml)。
9. 如權(quán)利要求8所述的高端電流檢測電路，其中，所述嵌位電路包括高電 平選擇電路(DO和M7 ),其包括第一輸入端、第二輸入端和輸出端；高電 平選擇電路的輸出端連接在第一晶體管(Ml)的柵極；高電平選擇電路選 擇第 一輸入端和第二輸入端上較高的電平，并且在該較高電平的控制下所 述第一晶體管(Ml)實現(xiàn)在第二狀態(tài)下第三點(A)電壓的嵌位。
10. 如權(quán)利要求8所述的高端電流檢測電路，其中第一晶體管采用和待測 晶體管同類型的管子。
11. 如權(quán)利要求IO所述的高端電流檢測電路，其中第一晶體管的尺寸是待 測晶體管尺寸的K倍，K為整數(shù)。
12. 如權(quán)利要求2或9所述的高端電流檢測電路，其中所述高電平選擇電 路包括二極管，第七晶體管，二極管的正極和第七晶體管的柵極連接到所 述高電平選擇電路的第 一輸入端，二極管的負極和第七晶體管的源極連接 到高電平選擇電路的輸出端，第七晶體管的漏極是所述第二輸入端。
13. —種降壓式變換電路電路，包括如權(quán)利要求1-11之一所述的高端電流 才企測電路。
全文摘要
本發(fā)明提供一種高端電流檢測電路。該電路是一種對待測晶體管的流過電流進行檢測的高端電流檢測電路，該電路工作在進行電流檢測的第一狀態(tài)和不檢測電流的第二狀態(tài)下，并且包括電壓跟隨電路，使得在第一狀態(tài)下第一點電壓跟隨第二點電壓變化，其中第二點電壓反映待測晶體管的流過電流；電壓-電流轉(zhuǎn)換電路，在第一狀態(tài)下將第一點電壓轉(zhuǎn)換為電流并且加以輸出；嵌位電路，在第二狀態(tài)下將第一點電壓嵌位在高于地電位的電壓。本發(fā)明的電路可以用作為高端NMOS電流監(jiān)測，精度高并且反應速度快。
文檔編號G01R19/00GK101666824SQ20091009360
公開日2010年3月10日 申請日期2009年10月14日 優(yōu)先權(quán)日2009年10月14日
發(fā)明者劉柳勝, 景衛(wèi)兵, 鄭儒富 申請人:美芯晟科技(北京)有限公司