專利名稱：：時(shí)間測(cè)量電路、時(shí)間測(cè)量方法、以及使用其的時(shí)間數(shù)字轉(zhuǎn)換器和測(cè)試裝置的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種時(shí)間測(cè)量技術(shù)。
背景技術(shù)：
：公知有將第1信號(hào)(以下稱為開始信號(hào))和第2信號(hào)(停止信號(hào))的過渡定時(shí)的時(shí)間差轉(zhuǎn)換為數(shù)字值的時(shí)間數(shù)字轉(zhuǎn)換器(TimetoDigitalConverter,以下稱為TDC)。作為具有高時(shí)間分辨率的TDC，提出了使用游標(biāo)(vernier)延遲電路的方式。圖1是表示使用了游標(biāo)延遲電路200的TDC300的結(jié)構(gòu)的圖。TDC300具有游標(biāo)延遲電路200和優(yōu)先編碼器100。游標(biāo)延遲電路200接收開始信號(hào)ktart和停止信號(hào)ktop，在與時(shí)間差相應(yīng)的位置生成位(bit)發(fā)生變化的溫度計(jì)代碼TC。游標(biāo)延遲電路200具有第1延遲電路210、第2延遲電路220、溫度計(jì)鎖存器TLOTLN。第1延遲電路210具有多級(jí)連接的N個(gè)第1延遲元件D1，每一級(jí)都對(duì)開始信號(hào)ktart施加第1預(yù)定量tl的延遲，輸出被施加了不同延遲的(N+1)個(gè)延遲開始信號(hào)SAtl-SAn。同樣地，第2延遲電路220具有多級(jí)連接的N個(gè)第2延遲元件D2，每一級(jí)都對(duì)停止信號(hào)Sstop施加第2預(yù)定量的延遲，輸出被施加了不同延遲的(N+1)個(gè)延遲停止信號(hào)SBnο第1預(yù)定量tl的延遲設(shè)定成比第2預(yù)定量t2長(zhǎng)。每通過1級(jí)第1延遲電路210、第2延遲電路220內(nèi)的延遲元件，開始信號(hào)ktart和停止信號(hào)ktop的相對(duì)時(shí)間差變小Δt=(tl_t2)。開始信號(hào)Sstart和停止信號(hào)ktop的初始的時(shí)間差為τ時(shí)，在通過了(τ/At)級(jí)的延遲元件的階段，2個(gè)信號(hào)的邊沿的定時(shí)反轉(zhuǎn)。第j級(jí)(j為滿足0彡j彡N的整數(shù))的溫度計(jì)鎖存器TLj以從第j級(jí)輸出的延遲開始信號(hào)SAj鎖存從第j級(jí)輸出的延遲停止信號(hào)SBj。在本說明書中，為了方便起見，將第1級(jí)的前1個(gè)級(jí)稱為第0級(jí)。也就是說，第0級(jí)的溫度計(jì)鎖存器TLO接收被延遲之前的開始信號(hào)和被延遲之前的停止信號(hào)。其結(jié)果是，在停止信號(hào)ktop追上開始信號(hào)ktart之前，溫度計(jì)鎖存器TL的輸出為0，在追上之后首先變?yōu)?。這樣一來(lái)，通過(N+1)個(gè)溫度計(jì)鎖存器TLOTLN鎖存的數(shù)據(jù)作為溫度計(jì)代碼TCW:N]輸出。對(duì)于溫度計(jì)代碼的名稱，以某位為界，值從1切換為0(或從0切換為1)，這與溫度計(jì)相似。需要說明的是，當(dāng)停止信號(hào)ktop未追上開始信號(hào)ktart時(shí)，溫度計(jì)代碼TC的所有位變?yōu)?，當(dāng)停止信號(hào)ktop比開始信號(hào)Sstart先輸入時(shí)，所有位變?yōu)?。現(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1美國(guó)專利第4，494，021號(hào)說明書專利文獻(xiàn)2國(guó)際公開第03/36796號(hào)小冊(cè)子(pamphlet)
發(fā)明內(nèi)容在圖1的TDC中，游標(biāo)延遲電路200中的第1預(yù)定量tl和第2預(yù)定量t2的差量At=(tl-t2)賦予分辨率。在要求分辨率為IOps時(shí)，需要將延遲元件D1、D2的延遲量以高精度設(shè)計(jì)。當(dāng)伴隨工藝波動(dòng)、或溫度、電源電壓，第1延遲元件D1、第2延遲元件的延遲量產(chǎn)生偏差或變動(dòng)時(shí)，會(huì)出現(xiàn)無(wú)法得到所期望的分辨率的問題。另外，采用圖1的TDC300在Ins的范圍內(nèi)進(jìn)行時(shí)間測(cè)量時(shí)，需要多級(jí)，即Ins/lOps=100級(jí)，會(huì)導(dǎo)致電路面積增大?；蛘?，在圖1的TDC300中，難以實(shí)現(xiàn)IOps以下的分辨率，為了應(yīng)對(duì)下一代的高位速率傳輸，期待提供能實(shí)現(xiàn)更高分辨率的TDC。本發(fā)明是鑒于這樣的課題而完成的，其總的目的在于提供一種能夠解決上述這些問題中的至少一個(gè)的時(shí)間測(cè)量技術(shù)。本發(fā)明的一個(gè)方式中，涉及一種時(shí)間測(cè)量電路，測(cè)量第1信號(hào)和第2信號(hào)的邊沿的時(shí)間差。該時(shí)間測(cè)量電路具有采樣電路，其以第2信號(hào)的邊沿的定時(shí)讀入第1信號(hào)的邏輯電平；和過渡時(shí)間測(cè)量電路，其測(cè)量采樣電路在亞穩(wěn)狀態(tài)下的輸出信號(hào)的過渡時(shí)間。采樣電路使用觸發(fā)器(flipflop)或鎖存電路而構(gòu)成，利用這些電路元件，在第2信號(hào)的邊沿讀入第1信號(hào)的邏輯電平時(shí)，存在閾值定時(shí)(thresholdtiming)的觀念。也就是說，在第2信號(hào)的邊沿讀入從低電平過渡到高電平的第1信號(hào)的邏輯電平時(shí)，在第2信號(hào)的定時(shí)比閾值定時(shí)早的情況下，所讀入的邏輯電平成為低電平，在第2信號(hào)的定時(shí)比閾值定時(shí)晚的情況下，所讀入的邏輯電平成為高電平。同樣地，對(duì)于邏輯電平從高電平變?yōu)榈碗娖降牡?信號(hào)，也存在閾值定時(shí)。第1信號(hào)和第2信號(hào)的相位差接近該閾值定時(shí)的情況下，電路變?yōu)閬喎€(wěn)狀態(tài)，輸出信號(hào)以長(zhǎng)時(shí)間標(biāo)度緩慢地過渡。在該方式中，利用鎖存電路或觸發(fā)器的亞穩(wěn)狀態(tài)，在時(shí)間上延伸第1信號(hào)和第2信號(hào)的時(shí)間差(相位差)并進(jìn)行測(cè)量，從而能夠維持整體的分辨率，同時(shí)降低過渡時(shí)間測(cè)量電路所需的分辨率。從其他觀點(diǎn)來(lái)看，能夠提高過渡時(shí)間測(cè)量電路的時(shí)間分辨率，進(jìn)而提高整體的分辨率。過渡時(shí)間測(cè)量電路可以包括在數(shù)據(jù)端子接收采樣電路的輸出信號(hào)的多個(gè)鎖存電路。具有預(yù)定的時(shí)間間隔的基準(zhǔn)邊沿信號(hào)可以被分別輸入多個(gè)鎖存電路。過渡時(shí)間測(cè)量電路可以使第2信號(hào)延遲，生成基準(zhǔn)邊沿信號(hào)。采樣電路的輸出信號(hào)以第2信號(hào)的邊沿的定時(shí)為契機(jī)開始過渡。因此，通過以第2信號(hào)為基準(zhǔn)生成基準(zhǔn)邊沿信號(hào)，能夠適當(dāng)?shù)販y(cè)量自過渡開始的經(jīng)過時(shí)間。過渡時(shí)間測(cè)量電路可以進(jìn)一步包括設(shè)置于多個(gè)鎖存電路的每一個(gè)電路上，并對(duì)第2信號(hào)施加延遲的多個(gè)延遲元件。各延遲元件將經(jīng)過延遲的第2信號(hào)作為基準(zhǔn)邊沿信號(hào)，提供給對(duì)應(yīng)的鎖存電路的時(shí)鐘端子。過渡時(shí)間測(cè)量電路還可以包括級(jí)聯(lián)連接的多級(jí)延遲元件，各級(jí)分別對(duì)第2信號(hào)施加延遲，并將從各延遲元件輸出的經(jīng)過延遲的第2信號(hào)作為基準(zhǔn)邊沿信號(hào)，提供給對(duì)應(yīng)的鎖存電路的時(shí)鐘端子。采樣電路可以構(gòu)成為可調(diào)整亞穩(wěn)狀態(tài)下的輸出信號(hào)的過渡時(shí)間。采樣電路可以包括設(shè)置在反饋其輸出信號(hào)的路徑上的緩存器，該緩存器的尺寸可變。采樣電路可以包括設(shè)置在反饋器輸出信號(hào)的路徑上的緩存器，該緩存器的偏置狀態(tài)可變。本發(fā)明的其他方式中涉及一種時(shí)間數(shù)字轉(zhuǎn)換器，將開始信號(hào)和停止信號(hào)的過渡定時(shí)的時(shí)間差轉(zhuǎn)換為數(shù)字值。該時(shí)間數(shù)字轉(zhuǎn)換器具有延遲電路，其包括級(jí)聯(lián)連接的多級(jí)延遲元件，各級(jí)分別對(duì)開始信號(hào)和停止信號(hào)施加不同的延遲，作為各級(jí)的延遲開始信號(hào)和延遲停止信號(hào)而輸出；以及上述任一個(gè)方式所述的時(shí)間測(cè)量電路，其被設(shè)置于延遲電路的各級(jí)電路中，接收對(duì)應(yīng)的級(jí)的延遲開始信號(hào)作為第1信號(hào)，并接收延遲停止信號(hào)作為第2信號(hào)，測(cè)量第1信號(hào)和第2信號(hào)的邊沿的時(shí)間差。根據(jù)該方式，能夠采用延遲電路和時(shí)間測(cè)量電路的采樣電路，以低精度測(cè)量開始信號(hào)和停止信號(hào)的時(shí)間差，采用在亞穩(wěn)狀態(tài)下工作的時(shí)間測(cè)量電路，以高精度測(cè)量它們的時(shí)間差。其他方式的時(shí)間數(shù)字轉(zhuǎn)換器，其具有延遲電路，包括級(jí)聯(lián)連接的多級(jí)延遲元件，各級(jí)分別對(duì)上述開始信號(hào)施加延遲，作為各級(jí)的延遲開始信號(hào)而輸出；和上述任一個(gè)方式所述的時(shí)間測(cè)量電路，其被設(shè)置在延遲電路的各級(jí)電路中，接收對(duì)應(yīng)的級(jí)的延遲開始信號(hào)作為第1信號(hào)，并接收停止信號(hào)作為第2信號(hào)，測(cè)量第1信號(hào)和第2信號(hào)的邊沿的時(shí)間差。其他方式的時(shí)間數(shù)字轉(zhuǎn)換器，其具有延遲電路，包括級(jí)聯(lián)連接的多級(jí)延遲元件，各級(jí)分別對(duì)停止信號(hào)施加延遲，作為各級(jí)的延遲停止信號(hào)而輸出；和上述任一個(gè)方式所述的時(shí)間測(cè)量電路，其被設(shè)置在延遲電路的各級(jí)電路中，接收開始信號(hào)作為第1信號(hào)，接收對(duì)應(yīng)的級(jí)的延遲停止信號(hào)作為上述第2信號(hào)，測(cè)量第1信號(hào)和第2信號(hào)的邊沿的時(shí)間差。本發(fā)明的其他方式為一種測(cè)試裝置。該測(cè)試裝置具有上述時(shí)間數(shù)字轉(zhuǎn)換器。本發(fā)明的其他方式為一種時(shí)間測(cè)量方法，測(cè)量第1信號(hào)和第2信號(hào)的邊沿的時(shí)間差。該時(shí)間測(cè)量方法具有如下步驟將第1信號(hào)作為成為采樣對(duì)象的數(shù)據(jù)信號(hào)、將第2信號(hào)作為指示采樣定時(shí)的采樣信號(hào)而輸入到采樣電路的步驟；和測(cè)量亞穩(wěn)狀態(tài)下的采樣電路的輸出信號(hào)的過渡時(shí)間的步驟。在上述進(jìn)行測(cè)量的步驟中可以包括如下步驟以具有預(yù)定時(shí)間間隔的多個(gè)基準(zhǔn)邊沿信號(hào)鎖存亞穩(wěn)狀態(tài)下的采樣電路的輸出信號(hào)的步驟。本發(fā)明的其他方式為一種測(cè)量開始信號(hào)和停止信號(hào)的過渡定時(shí)的時(shí)間差的方法。該方法包括如下步驟反復(fù)執(zhí)行對(duì)開始信號(hào)和停止信號(hào)的至少一方施加延遲使2個(gè)信號(hào)的邊沿的相對(duì)間隔變化的子步驟的步驟；將在各子步驟生成的開始信號(hào)作為成為采樣對(duì)象的數(shù)據(jù)信號(hào)，將在各子步驟生成的停止信號(hào)作為指示采樣定時(shí)的采樣信號(hào)而輸入到采樣電路的步驟；以及測(cè)量亞穩(wěn)狀態(tài)下的采樣電路的輸出信號(hào)的過渡時(shí)間的步驟。需要說明的是，將以上的構(gòu)成要素的任意組合或本發(fā)明的構(gòu)成要素、表現(xiàn)在方法、裝置等之間相互置換，作為本發(fā)明的方式也是有效的。根據(jù)本發(fā)明，能夠解決上述至少1個(gè)課題。圖1是表示使用了游標(biāo)延遲電路的TDC的結(jié)構(gòu)的圖。圖2是表示實(shí)施方式的時(shí)間測(cè)量電路的結(jié)構(gòu)框圖。圖3是表示鎖存電路、觸發(fā)器中數(shù)據(jù)信號(hào)與定時(shí)信號(hào)、輸出信號(hào)的關(guān)系的時(shí)序圖。圖4是表示實(shí)施方式的時(shí)間測(cè)量電路的具體結(jié)構(gòu)例的電路圖。圖5是表示圖4的時(shí)間測(cè)量電路的工作的時(shí)序圖。圖6是表示圖4的時(shí)間測(cè)量電路的變型例的電路圖。圖7是表示用于時(shí)間測(cè)量電路的采樣電路的局部結(jié)構(gòu)的電路圖。圖8是表示采用了時(shí)間測(cè)量電路的TDC的結(jié)構(gòu)的框圖。圖9是表示TDC的第1變型例的電路圖。圖10是表示TDC的第2變型例的電路圖。圖11是表示TDC的第3變型例的電路圖。標(biāo)號(hào)說明10...時(shí)間測(cè)量電路、12...采樣電路、14...過渡時(shí)間測(cè)量電路、16...基準(zhǔn)邊沿信號(hào)產(chǎn)生電路、Si...第1信號(hào)、S2...第2信號(hào)、Dl...第1延遲元件、D2...第2延遲元件、Dsl...第1延遲元件、Ds2...第2延遲元件、TDC400、游標(biāo)延遲電路410、第1延遲電路412、第2延遲電路414、編碼器420。具體實(shí)施例方式以下，基于優(yōu)選的實(shí)施方式并參照本發(fā)明。在各附圖中示出的相同或等效的結(jié)構(gòu)要素、部件、處理被標(biāo)以相同的標(biāo)號(hào)，適當(dāng)?shù)厥÷灾貜?fù)的說明。另外，實(shí)施方式并不限定發(fā)明而只僅為例示，在實(shí)施方式中記載的所有特征及其組合未必限制為發(fā)明的本質(zhì)。圖2是表示實(shí)施方式的時(shí)間測(cè)量電路10的結(jié)構(gòu)的框圖。時(shí)間測(cè)量電路10具有接收第1信號(hào)Sl和第2信號(hào)S2，測(cè)量2個(gè)信號(hào)的邊沿的時(shí)間差(相位差)的功能。時(shí)間測(cè)量電路10具有采樣電路12和過渡時(shí)間測(cè)量電路14。采樣電路12是以第2信號(hào)S2的邊沿的定時(shí)讀入(鎖存)作為多值數(shù)字信號(hào)的第1信號(hào)Sl的邏輯電平并將其保持的電路。采樣電路12能夠利用采用了觸發(fā)器、鎖存電路的各種方式的電路，其結(jié)構(gòu)并不特別限定。以下為了簡(jiǎn)化說明，將第1信號(hào)Sl設(shè)為取高電平和低電平中任一方的二值數(shù)字信號(hào)。對(duì)使用暫時(shí)存儲(chǔ)信號(hào)的鎖存電路或能使輸出穩(wěn)定的觸發(fā)器來(lái)讀入某數(shù)據(jù)信號(hào)時(shí)的工作進(jìn)行研究。以觸發(fā)器或鎖存電路為主的邏輯電路具有該電路固有的準(zhǔn)備時(shí)間Ts、維持時(shí)間ι。當(dāng)使用指示時(shí)鐘信號(hào)等的采樣定時(shí)的定時(shí)信號(hào)讀入(鎖存)成為讀入對(duì)象的信號(hào)(數(shù)據(jù)信號(hào))時(shí)，需要在比定時(shí)信號(hào)的邊沿所規(guī)定的采樣定時(shí)ST靠前準(zhǔn)備時(shí)間Ts以上時(shí)，確定數(shù)據(jù)信號(hào)的值。也就是說，數(shù)據(jù)信號(hào)過渡的定時(shí)DT必須比定時(shí)信號(hào)的邊沿的定時(shí)ST靠前準(zhǔn)備時(shí)間Ts以上。即需要滿足式(1)。Tck-Tdata>Ts......(1)當(dāng)滿足式(1)的條件時(shí)，觸發(fā)器或鎖存電路能夠可靠地讀入采樣定時(shí)中的數(shù)據(jù)信號(hào)的值。但是，在未滿足上述式(1)時(shí)，觸發(fā)器或鎖存電路變?yōu)閬喎€(wěn)(metastable)狀態(tài)，輸出信號(hào)變得不穩(wěn)定。具體而言，當(dāng)產(chǎn)生亞穩(wěn)狀態(tài)時(shí)，電路的輸出信號(hào)在0和1的閾值之間的電壓范圍內(nèi)緩慢過渡，之后達(dá)到與數(shù)據(jù)信號(hào)相應(yīng)的電平。也就是說，在亞穩(wěn)狀態(tài)下，觸發(fā)器、鎖存電路的輸出達(dá)到與數(shù)據(jù)信號(hào)相應(yīng)的值的時(shí)間(穩(wěn)定時(shí)間Tset)與正常工作時(shí)相比顯著變長(zhǎng)。圖3是表示鎖存電路、觸發(fā)器中數(shù)據(jù)信號(hào)Sl與定時(shí)信號(hào)S2、輸出信號(hào)S3的關(guān)系的時(shí)序圖。為了容易理解，本說明書中的時(shí)序圖的縱軸和橫軸進(jìn)行了適當(dāng)?shù)臄U(kuò)大和縮小，另外所示出的各個(gè)波形為了容易理解也進(jìn)行了簡(jiǎn)化或修正。當(dāng)數(shù)據(jù)信號(hào)Sl的邊沿在時(shí)刻t0產(chǎn)生，且比定時(shí)信號(hào)S2的正邊沿(即采樣定時(shí)ST)快準(zhǔn)備時(shí)間Ts以上時(shí)，輸出信號(hào)S3以預(yù)定的穩(wěn)定時(shí)間Tsetl過渡。隨著數(shù)據(jù)信號(hào)Sl的過渡邊沿的定時(shí)DT慢慢變成時(shí)刻tl、t2，無(wú)法確保準(zhǔn)備余量，輸出信號(hào)S3的過渡速度變慢，穩(wěn)定時(shí)間變大為I^setZJsetS。即，亞穩(wěn)狀態(tài)下的穩(wěn)定時(shí)間Tset取與數(shù)據(jù)信號(hào)的過渡定時(shí)DT和采樣定時(shí)ST的時(shí)間差τ(=ST-DT)相應(yīng)的值，Tset與τ一一對(duì)應(yīng)，并且，穩(wěn)定時(shí)間Tset具有與時(shí)間差τ相比較大的量級(jí)(order)。一般的電路設(shè)計(jì)中，尋求加以注意以避免產(chǎn)生這樣的亞穩(wěn)狀態(tài)，而本發(fā)明實(shí)施方式的時(shí)間測(cè)量電路10積極地利用觸發(fā)器或鎖存電路的亞穩(wěn)狀態(tài)下的穩(wěn)定時(shí)間Tset，從而測(cè)量第1信號(hào)Sl和第2信號(hào)S2的時(shí)間差。過渡時(shí)間測(cè)量電路14測(cè)量隨時(shí)間緩慢過渡的時(shí)間測(cè)量電路10的輸出信號(hào)S3過渡到預(yù)定電平為止的時(shí)間(以下該時(shí)間也稱為穩(wěn)定時(shí)間Tset)。以上為時(shí)間測(cè)量電路10的結(jié)構(gòu)。時(shí)間測(cè)量電路10的工作可參照?qǐng)D3的時(shí)序圖而得到理解。也就是說，采樣電路12利用亞穩(wěn)狀態(tài)將第1信號(hào)Sl和第2信號(hào)S2的時(shí)間差τ轉(zhuǎn)換為穩(wěn)定時(shí)間Tset，從而在時(shí)間上延長(zhǎng)。過渡時(shí)間測(cè)量電路14通過測(cè)量穩(wěn)定時(shí)間Tset來(lái)判斷第1信號(hào)Sl和第2信號(hào)S2的時(shí)間差τ。根據(jù)圖2的時(shí)間測(cè)量電路10，將與準(zhǔn)備時(shí)間相同程度或比其短的時(shí)間標(biāo)度的微小時(shí)間差在時(shí)間軸方向上延長(zhǎng)數(shù)倍百倍程度，并測(cè)量所延長(zhǎng)的時(shí)間，因此具有能夠降低過渡時(shí)間測(cè)量電路14所需要的時(shí)間分辨率的優(yōu)點(diǎn)。若使用圖1所示的TDC300，以IOps的分辨率測(cè)量2個(gè)信號(hào)Sstart(=Si)和Sstop(=S2)的時(shí)間差，則需要將At(=tl-t2)設(shè)為10ps，即需要以高精度設(shè)計(jì)、調(diào)節(jié)延遲元件D1、D2的延遲量，存在設(shè)計(jì)難度高的問題。與此不同，根據(jù)本實(shí)施方式的時(shí)間測(cè)量電路10，如果以數(shù)十ps數(shù)百ps的時(shí)間分辨率測(cè)量延遲至數(shù)十?dāng)?shù)ns程度的穩(wěn)定時(shí)間Tset，即可滿足第1信號(hào)Si、第2信號(hào)S2的時(shí)間差的分辨率，因此能夠簡(jiǎn)化過渡時(shí)間測(cè)量電路14的結(jié)構(gòu)。過渡時(shí)間測(cè)量電路14的結(jié)構(gòu)并沒有特別限制，可使用現(xiàn)在可利用的或?qū)?lái)可利用的用于時(shí)間測(cè)量的、具有數(shù)十?dāng)?shù)百ps的時(shí)間分辨率的模擬電路、數(shù)字電路。另外，通過過渡時(shí)間測(cè)量電路14測(cè)量出的結(jié)果可以做為模擬電信號(hào)輸出，也可以作為數(shù)字值輸出。圖4是表示實(shí)施方式的時(shí)間測(cè)量電路10的具體結(jié)構(gòu)例的電路圖。圖4的過渡時(shí)間測(cè)量電路14包括多個(gè)鎖存電路Li、L2和基準(zhǔn)邊沿信號(hào)產(chǎn)生電路16。向作為D觸發(fā)器而被示出的多個(gè)鎖存電路L1、L2的數(shù)據(jù)端子(輸入端子)輸入采樣電路12的輸出信號(hào)S3?；鶞?zhǔn)邊沿信號(hào)產(chǎn)生電路16生成具有預(yù)定的時(shí)間間隔Δτ的基準(zhǔn)邊沿信號(hào)SE1、SE2，將其提供給多個(gè)鎖存電路Li、L2的時(shí)鐘端子?；鶞?zhǔn)邊沿信號(hào)產(chǎn)生電路16包括多個(gè)設(shè)置在多個(gè)鎖存電路Li、L2的每一個(gè)中的延遲元件Dsl、Ds2。各延遲元件Dsl、Ds2賦予第2信號(hào)S2延遲τ1、τ2，將延遲后的第2信號(hào)S2作為基準(zhǔn)邊沿信號(hào)，提供給對(duì)應(yīng)的鎖存電路的時(shí)鐘端子。也可以使用第2信號(hào)S2以外的信號(hào)作為基準(zhǔn)邊沿信號(hào)產(chǎn)生電路16的輸入信號(hào)。8基準(zhǔn)邊沿信號(hào)SE1、SE2的邊沿的間隔根據(jù)過渡時(shí)間測(cè)量電路14所要求的時(shí)間分辨率設(shè)定即可。例如，以IOOps的時(shí)間分辨率測(cè)量采樣電路12的穩(wěn)定時(shí)間Tset時(shí)，將延遲量τ1與τ2的差(τ1-τ2)設(shè)定為IOOps即可。需要說明的是，為了簡(jiǎn)化說明，在圖4中示出2個(gè)鎖存電路L1、L2，但其個(gè)數(shù)根據(jù)過渡時(shí)間測(cè)量電路14所要求的時(shí)間測(cè)量范圍(最大測(cè)量時(shí)間)來(lái)設(shè)定。例如將延遲量τ、τ2的差設(shè)為Tx、將最大測(cè)量時(shí)間記為Ty時(shí)，設(shè)置Ty/Tx個(gè)鎖存電路即可。以上為圖4的時(shí)間測(cè)量電路10的結(jié)構(gòu)。接著說明其工作。圖5是表示圖4的時(shí)間測(cè)量電路10的工作的時(shí)序圖。第1信號(hào)Sl的正邊沿和第2信號(hào)S2的正邊沿的時(shí)間差τ不滿足采樣電路12的準(zhǔn)備條件時(shí)，采樣電路12變?yōu)閬喎€(wěn)狀態(tài)，輸出信號(hào)S3經(jīng)過IOOps級(jí)的長(zhǎng)時(shí)間從低電平向高電平過渡。由基準(zhǔn)邊沿信號(hào)產(chǎn)生電路16生成的基準(zhǔn)邊沿信號(hào)SE1、SE2分別相對(duì)于第2信號(hào)S2的正邊沿延遲τ1、τ2。穩(wěn)定時(shí)間Tset的開始時(shí)刻為第2信號(hào)S2的正邊沿的定時(shí)，因此對(duì)基準(zhǔn)邊沿信號(hào)產(chǎn)生電路16輸入第2信號(hào)S2作為基準(zhǔn)邊沿信號(hào)SE1、SE2的基準(zhǔn)，從而能夠正確地測(cè)量穩(wěn)定時(shí)間Tset。鎖存電路L1、L2以基準(zhǔn)邊沿信號(hào)SE1、SE2的定時(shí)鎖存采樣電路12的輸出信號(hào)S3。其結(jié)果是，鎖存電路Ll的輸出信號(hào)Ql變?yōu)榈碗娖健㈡i存電路L2的輸出信號(hào)Q2變?yōu)楦唠娖?，穩(wěn)定時(shí)間iTset被量化為數(shù)字值Q1、Q2。穩(wěn)定時(shí)間Tset與第1信號(hào)Sl和第2信號(hào)S2的時(shí)間差τ一一對(duì)應(yīng)，因此數(shù)字值Q1、Q2變?yōu)榕c時(shí)間差τ相應(yīng)的數(shù)字值。根據(jù)圖4的時(shí)間測(cè)量電路10，鎖存電路Li、L2測(cè)量在時(shí)間上延長(zhǎng)了數(shù)百psns級(jí)的穩(wěn)定時(shí)間Tset即可，所以不要求高時(shí)間分辨率。例如，τ1、τ2設(shè)計(jì)成IOOps程度的級(jí)即可，因此容易進(jìn)行電路設(shè)計(jì)。另外，也能夠替代使用延遲元件Dsl、Ds2生成基準(zhǔn)邊沿信號(hào)SE1、SE2，而使用具有時(shí)間間隔Δτ的脈沖串或多路選通信號(hào)。圖6(a)(c)是表示圖4的時(shí)間測(cè)量電路的變型例的電路圖。圖6(a)的時(shí)間測(cè)量電路IOa與圖4的時(shí)間測(cè)量電路10和基準(zhǔn)邊沿信號(hào)產(chǎn)生電路的結(jié)構(gòu)不同。S卩，基準(zhǔn)邊沿信號(hào)產(chǎn)生電路16a包括級(jí)聯(lián)連接的多個(gè)延遲元件Del、Dc2、...(總稱為Dc)。從設(shè)于延遲元件Dc的輸入端子或輸出端子上的抽頭(tap)輸出多個(gè)基準(zhǔn)邊沿信號(hào)SE1、SE2、...。將第i級(jí)的延遲元件Dci的延遲量記為τci時(shí)，提供給第i級(jí)的鎖存電路Li的基準(zhǔn)邊沿SEi變?yōu)閷?duì)定時(shí)信號(hào)S2施加了τi=Στcj=τcl+τc2+...τci的延遲而得到的信號(hào)。圖6(b)的時(shí)間測(cè)量電路IOb除了具有圖6(a)的時(shí)間測(cè)量電路IOa之外，還具有多個(gè)延遲元件Ddl、Dd2、...(總稱為Dd)。多個(gè)延遲元件Dd被串聯(lián)連接，輸出信號(hào)S3被輸入初級(jí)的延遲元件Ddl。從設(shè)于延遲元件Dd的輸入端子或者輸出端子上的抽頭輸出經(jīng)過延遲的輸出信號(hào)S3_1、S3_2、...。將第i級(jí)的延遲元件Ddi的延遲量記為τdi時(shí)，提供給第i級(jí)的鎖存電路Li的經(jīng)過延遲的輸出信號(hào)S3」成為對(duì)輸出信號(hào)S3施加了ΣTd=τdl+τd2+...+τdi的延遲的信號(hào)。根據(jù)圖6(b)的時(shí)間測(cè)量電路10b，輸入到第i級(jí)的鎖存電路Li的經(jīng)過延遲的輸出信號(hào)S3i與基準(zhǔn)邊沿信號(hào)SEi的相對(duì)時(shí)間差Δτi通過Δτi=τi_τdi而得到。圖6(b)的Δτi變?yōu)橄喈?dāng)于圖4的τi的延遲量。圖6(c)的時(shí)間測(cè)量電路IOc取代圖6(b)的多個(gè)延遲元件Dd而具有多個(gè)延遲元件Del、De2、...(總稱為De)。當(dāng)將第i級(jí)的延遲元件Dei的延遲量記為τei時(shí)，公式τei=Exd=τdl+τd2+...+τdi成立。也可以是，在圖6(b)、(c)的時(shí)間測(cè)量電路IOb或IOc中使用圖6(a)的基準(zhǔn)邊沿信號(hào)產(chǎn)生電路16a。以下將圖4的時(shí)間測(cè)量電路10和圖6(a)(C)的時(shí)間測(cè)量電路IOaIOc統(tǒng)稱為時(shí)間測(cè)量電路10。接著，說明用于提高時(shí)間測(cè)量電路10的時(shí)間測(cè)量精度的技術(shù)。時(shí)間測(cè)量電路10采用鎖存電路或觸發(fā)器的亞穩(wěn)狀態(tài)下的穩(wěn)定時(shí)間Tset進(jìn)行時(shí)間測(cè)量。因此，為了進(jìn)行高精度的時(shí)間測(cè)量，調(diào)節(jié)穩(wěn)定時(shí)間Tset變得重要。因此，某一實(shí)施方式的時(shí)間測(cè)量電路10中設(shè)有用于調(diào)節(jié)穩(wěn)定時(shí)間Tset的功能。穩(wěn)定時(shí)間Tset的調(diào)整通過調(diào)整、改變?cè)O(shè)于觸發(fā)器或鎖存電路中的緩存器的尺寸、偏置狀態(tài)來(lái)得以實(shí)現(xiàn)。圖7是表示用于時(shí)間測(cè)量電路10的采樣電路12的局部結(jié)構(gòu)的電路圖。采樣電路12包括開關(guān)SW1、SW2和緩存器BUF1、BUF2。緩存器BUF2接收第1信號(hào)Sl。開關(guān)SW1、SW2根據(jù)輸入到時(shí)鐘端子的第2信號(hào)S2而互補(bǔ)地開閉。采樣電路12為任何結(jié)構(gòu)均可，一般而言設(shè)有反饋輸出信號(hào)D的反饋用緩存器BUF2。對(duì)穩(wěn)定時(shí)間Tset帶來(lái)最大影響的是輸出信號(hào)的反饋量，從其他觀點(diǎn)考慮為反饋速度或者反饋的頻帶。因此，通過使緩存器BUFl的尺寸可變，能夠適當(dāng)?shù)卣{(diào)整穩(wěn)定時(shí)間Tset。尺寸的改變通過如下方式實(shí)現(xiàn)，即預(yù)先設(shè)置多個(gè)并聯(lián)連接的電路元件(晶體管)，切換有源的、也就是有助于電路工作的電路元件的個(gè)數(shù)。電路元件的個(gè)數(shù)切換既可以使用開關(guān)，也可以通過時(shí)間測(cè)量電路10的制造階段的機(jī)械修整(trimming)處理來(lái)實(shí)現(xiàn)?；蛘?，可以可變地構(gòu)成緩存器BUFl的偏置狀態(tài)，例如電源電壓、偏置電流。也可以是，代替反饋用的緩存器BUFl或者在反饋用的緩存器BUFl的基礎(chǔ)上可變地構(gòu)成輸入緩存器BUF2的尺寸、偏置狀態(tài)。另外，也可以是，使開關(guān)SW1、SW2的至少一方的尺寸可變地構(gòu)成。此時(shí)也能夠根據(jù)設(shè)定好的尺寸調(diào)整穩(wěn)定時(shí)間Tset。并且，也可以是，以在采樣電路12的內(nèi)部調(diào)整穩(wěn)定時(shí)間Tset為目的，設(shè)置其他的電路元件、例如可變電阻、可變電容，調(diào)整它們的電阻值、電容值。需要說明的是，圖7的采樣電路12是簡(jiǎn)略地示意性表示使用了鎖存電路或觸發(fā)器的結(jié)構(gòu)的一例，本領(lǐng)域技術(shù)人員能夠理解，在使用了鎖存電路或觸發(fā)器的采樣電路中，存在各種結(jié)構(gòu)例、布局。說明如上所述構(gòu)成的時(shí)間測(cè)量電路10的應(yīng)用的例子。時(shí)間測(cè)量電路10能夠適當(dāng)?shù)赜糜赥DC。TDC安裝于自動(dòng)測(cè)試裝置(ATEAutomaticTestEquipment)、時(shí)間間隔測(cè)量器、抖動(dòng)測(cè)量器等測(cè)試裝置中。圖8是表示使用了時(shí)間測(cè)量電路10的TDC400a的結(jié)構(gòu)的框圖。TDC400a具有游標(biāo)延遲電路410、多個(gè)時(shí)間測(cè)量電路10、編碼器420。游標(biāo)延遲電路410接收開始信號(hào)Sstart和停止信號(hào)ktop，并對(duì)2個(gè)信號(hào)施加多級(jí)延遲。游標(biāo)延遲電路410包括第1延遲電路412、第2延遲電路414。第1延遲電路412包括多級(jí)連接的N個(gè)第1延遲元件D1，每一級(jí)都對(duì)開始信號(hào)Sstart施加第1預(yù)定量tl的延遲，輸出被施加了不同延遲的(N+1)個(gè)延遲開始信號(hào)SAtlSAn。同樣地，第2延遲電路414包括多級(jí)連接的N個(gè)第2延遲元件D2，每一級(jí)都對(duì)停止信號(hào)Sstop施加第2預(yù)定量t2的延遲，輸出被施加了不同延遲的(N+1)個(gè)延遲停止信號(hào)S~S。第1預(yù)定量tl的延遲設(shè)定為比第2預(yù)定量t2長(zhǎng)。每通過1級(jí)第1延遲電路210、第2延遲電路220內(nèi)的延遲元件，開始信號(hào)ktart和停止信號(hào)ktop的時(shí)間差變小Δt=(tl_t2)。開始信號(hào)Sstart和停止信號(hào)ktop的初始時(shí)間差為τ時(shí)，在通過了(τ/Δt)級(jí)的延遲元件的階段，2個(gè)信號(hào)的邊沿的定時(shí)反轉(zhuǎn)。需要說明的是，停止信號(hào)ktop先于開始信號(hào)ktart時(shí)，第1預(yù)定量tl的延遲設(shè)定為比第2預(yù)定量t2少時(shí)間At。多個(gè)時(shí)間測(cè)量電路10根據(jù)由游標(biāo)延遲電路410生成的延遲開始信號(hào)SA、延遲停止信號(hào)SB的個(gè)數(shù)而設(shè)置(N+1)個(gè)。圖8和后述的圖9圖11中，時(shí)間測(cè)量電路10也可以使用圖4和圖6(a)(c)中任一個(gè)形式。第j級(jí)(0彡j彡N)的時(shí)間測(cè)量電路10_j接收從第j級(jí)輸出的延遲開始信號(hào)SAj作為上述第1信號(hào)Si，接收從第j級(jí)輸出的延遲停止信號(hào)SBj作為上述第2信號(hào)S2。在本說明書中，為方便起見，將第1級(jí)的前一個(gè)級(jí)稱為第0級(jí)。也就是說，第0級(jí)的時(shí)間測(cè)量電路10_0接收延遲之前的開始信號(hào)SAtl和延遲之前的停止信號(hào)SB。。各級(jí)的時(shí)間測(cè)量電路10利用亞穩(wěn)狀態(tài)使所輸入的延遲開始信號(hào)SA和延遲開始信號(hào)SB的延遲量延長(zhǎng)，測(cè)量所延長(zhǎng)的穩(wěn)定時(shí)間Tset，從而生成與延遲量相應(yīng)的數(shù)據(jù)Q1、Q2、...。由各級(jí)的時(shí)間測(cè)量電路10所生成的數(shù)據(jù)Q1、Q2被輸入到編碼器420，編碼為以二進(jìn)制值為主的適于后級(jí)處理的格式。以上為實(shí)施方式的TDC400a的結(jié)構(gòu)。接著說明其工作?，F(xiàn)在，開始信號(hào)Sstart和停止信號(hào)&切？在保持某初始時(shí)間差τ的狀態(tài)下被輸入到TDC400a。每通過1級(jí)的游標(biāo)延遲電路410內(nèi)部的延遲元件，開始信號(hào)Sstart和停止信號(hào)ktop的時(shí)間差變小At(=tl_t2)。因此，在經(jīng)過了(τ/At)級(jí)的延遲元件的階段，2個(gè)信號(hào)的邊沿的定時(shí)反轉(zhuǎn)。在定時(shí)反轉(zhuǎn)附近，延遲開始信號(hào)SA和延遲停止信號(hào)SB的時(shí)間差變小。因此，接收這些信號(hào)的時(shí)間測(cè)量電路10的采樣電路12變?yōu)閬喎€(wěn)狀態(tài)，能夠延長(zhǎng)延遲開始信號(hào)SA和延遲停止信號(hào)SB的時(shí)間差進(jìn)行測(cè)量。在延遲開始信號(hào)和延遲停止信號(hào)的時(shí)間差比準(zhǔn)備時(shí)間長(zhǎng)的級(jí)中，時(shí)間測(cè)量電路10并不處于亞穩(wěn)狀態(tài)，利用通常的工作讀入信號(hào)。也就是說，在圖8的TDC400a中，在某級(jí)中，如果延遲開始信號(hào)SA、延遲停止信號(hào)SB的時(shí)間差變小，則該級(jí)的時(shí)間測(cè)量電路10以亞穩(wěn)狀態(tài)進(jìn)行工作，從而以高精度進(jìn)行時(shí)間測(cè)量。其結(jié)果是，作為TDC400a整體，游標(biāo)延遲電路410和通常狀態(tài)(非亞穩(wěn)狀態(tài))的時(shí)間測(cè)量電路10作為低精度(通常(course))的時(shí)間測(cè)量電路進(jìn)行工作，游標(biāo)延遲電路410和在亞穩(wěn)狀態(tài)下工作的時(shí)間測(cè)量電路10作為高精度(優(yōu)良(fine))的時(shí)間測(cè)量電路進(jìn)行工作。也就是說，通過設(shè)置游標(biāo)延遲電路410和時(shí)間測(cè)量電路10，能夠以二個(gè)階段測(cè)量開始信號(hào)Sstart和停止信號(hào)ktop的時(shí)間差。圖8的TDC400a的效果、優(yōu)點(diǎn)通過與圖1的TDC300的對(duì)比而得到明確。對(duì)以時(shí)間分辨率ΔΧ、時(shí)間測(cè)量范圍Ay測(cè)量開始信號(hào)Mart和停止信號(hào)Mop的情況進(jìn)行考察。在圖1所示的現(xiàn)有的TDC300中，第1延遲元件D1和第2延遲元件D2的延遲量的差A(yù)t(=tl_t2)成為時(shí)間分辨率ΔΧ。因此，為了實(shí)現(xiàn)時(shí)間測(cè)量范圍Ay，需要Ay/Δχ的級(jí)數(shù)。具體而言，若Δχ=10ps、Ay=1ns，則需要100級(jí)的延遲元件和溫度計(jì)鎖存器TL。也就是說，電路規(guī)模與時(shí)間測(cè)量范圍成正比，與分辨率成反比地增大。與此不同，在圖8的TDC400a中，游標(biāo)延遲電路410的時(shí)間分辨率At(=tl_t2)增大也沒有關(guān)系。這是因?yàn)門DC400a的最終時(shí)間分辨率由在亞穩(wěn)狀態(tài)下工作的后級(jí)的時(shí)間測(cè)量電路10確定的緣故。具體而言，在圖8的TDC400a中，例如游標(biāo)延遲電路410的時(shí)間分辨率At可以為IOOps的程度，因此，設(shè)計(jì)10級(jí)的延遲元件和時(shí)間測(cè)量電路10即可。并且，在時(shí)間測(cè)量電路10中，為了實(shí)現(xiàn)IOps的時(shí)間分辨率Δχ，延遲元件Dsl、Ds2的延遲量的差(τ1-τ2)采用IOOps的量級(jí)是足夠的。這是因?yàn)闀r(shí)間測(cè)量電路10將第1信號(hào)SA和第2信號(hào)SB的時(shí)間差延長(zhǎng)到十倍數(shù)百倍來(lái)進(jìn)行測(cè)量的緣故。因此，使時(shí)間測(cè)量電路10的電路規(guī)模變小。如上所述，在實(shí)施方式的TDC400a中，能夠以比以往小的電路規(guī)模實(shí)現(xiàn)采用高時(shí)間分辨率的寬量程的時(shí)間測(cè)量。從其他觀點(diǎn)來(lái)看，若為與以往同樣的電路規(guī)模，與以往相比能夠提高時(shí)間分辨率，或者能夠擴(kuò)大時(shí)間測(cè)量范圍。另外，在以往的結(jié)構(gòu)中，將游標(biāo)延遲電路200的時(shí)間分辨率At設(shè)為IOps時(shí)，需要抑制延遲元件D1、D2的延遲量的波動(dòng)，因此會(huì)在電路設(shè)計(jì)上受到較大制約。與此不同，在本發(fā)明的實(shí)施方式的TDC400中，游標(biāo)延遲電路410的時(shí)間分辨率可以較低，因此能夠減輕設(shè)計(jì)和制造的負(fù)擔(dān)。圖9是表示TDC的第1變型例400b的電路圖。在圖9的電路圖中，僅示出初級(jí)的時(shí)間測(cè)量電路10_0，其他省略。圖8的時(shí)間測(cè)量電路10通過延遲元件Dsl、Ds2使相當(dāng)于第2信號(hào)的延遲停止信號(hào)SB延遲來(lái)生成基準(zhǔn)邊沿信號(hào)SE1、SE2。與此不同，圖9的時(shí)間測(cè)量電路10使用游標(biāo)延遲電路410的第2延遲元件D2作為延遲元件Dsl、Ds2。也就是說，第j級(jí)的時(shí)間測(cè)量電路10_j除了使用第j級(jí)的延遲開始信號(hào)SAj、延遲停止信號(hào)SBj之外，還使用第j級(jí)的后級(jí)的延遲停止信號(hào)SBk、SB1作為基準(zhǔn)邊沿信號(hào)SE1、SE2。在此，k、1分別為滿足k>1、1>j的整數(shù)，在圖9的例子中，k=j+1、1=j+2。所要求的基準(zhǔn)邊沿信號(hào)SE1、SE2的時(shí)間差與延遲元件D1、D2的時(shí)間差A(yù)t成正比時(shí)能夠采用該變型例。根據(jù)圖9的變型例，可以不對(duì)各個(gè)時(shí)間測(cè)量電路10設(shè)置延遲元件Dsl、Ds2，因此與圖8相比能夠使電路規(guī)模進(jìn)一步縮小。圖10為表示TDC的第2變型例400c的電路圖。圖10的TDC400c能夠用于停止信號(hào)^top為脈沖串的情況。在脈沖串的邊沿的間隔等于所要求的基準(zhǔn)邊沿信號(hào)SE1、SE2的時(shí)間差時(shí)，鎖存電路L1、L2分別將起始的脈沖串的邊沿、第2個(gè)脈沖串的邊沿作為基準(zhǔn)邊沿信號(hào)SE1、SE2。利用該變型例也可以不對(duì)各時(shí)間測(cè)量電路10設(shè)置延遲元件Dsl、Ds2，因此與圖8相比能夠進(jìn)一步縮小電路規(guī)模。作為圖8圖10的TDC400a400c的變型例可以采用以下結(jié)構(gòu)。游標(biāo)延遲電路410為對(duì)開始信號(hào)Sstart和停止信號(hào)Sstop這兩者施加延遲的結(jié)構(gòu)。作為該變型例，也可以采用僅對(duì)開始信號(hào)Sstart和停止信號(hào)ktop中的任一方施加延遲的結(jié)構(gòu)。圖11是表示第4變型例的TDC400d的結(jié)構(gòu)的電路圖。TDC400d中取代游標(biāo)延遲電路410而具有單側(cè)12延遲電路416。單側(cè)延遲電路416與將游標(biāo)延遲電路410的第1延遲元件Dl的延遲量tl設(shè)為At、將第2延遲元件D2的延遲量t2設(shè)為0的電路等價(jià)。此時(shí)，不需要第2延遲電路414，因此能夠進(jìn)一步削減電路面積。在如以往那樣需要IOps左右的延遲差A(yù)t時(shí)，需要采用游標(biāo)延遲電路，但在本發(fā)明的實(shí)施方式中，IOOps左右的延遲差A(yù)t就足夠，所以能夠采用僅使單側(cè)延遲的延遲電路。相反地，也可以采用設(shè)定成第1延遲元件Dl的延遲量tl=0、第2延遲元件D2的延遲量tl=Δt的單側(cè)延遲電路416?；趯?shí)施方式說明了本發(fā)明，但實(shí)施方式只不過示出了本發(fā)明的原理和應(yīng)用，在不脫離權(quán)利要求書中限定的本發(fā)明的構(gòu)思的范圍內(nèi)，能夠?qū)?shí)施方式進(jìn)行許多變型和配置的改變。工業(yè)上的可利用性本發(fā)明能夠用于電信號(hào)的評(píng)價(jià)。權(quán)利要求1.一種時(shí)間測(cè)量電路，測(cè)量第1信號(hào)和第2信號(hào)的邊沿的時(shí)間差，其特征在于，包括采樣電路，其以所述第2信號(hào)的邊沿的定時(shí)讀入所述第1信號(hào)的邏輯電平；和過渡時(shí)間測(cè)量電路，其測(cè)量所述采樣電路在亞穩(wěn)狀態(tài)下的輸出信號(hào)的過渡時(shí)間。2.根據(jù)權(quán)利要求1所述的時(shí)間測(cè)量電路，其特征在于，所述過渡時(shí)間測(cè)量電路包括在數(shù)據(jù)端子接收所述采樣電路的輸出信號(hào)的多個(gè)鎖存電路，具有預(yù)定的時(shí)間間隔的基準(zhǔn)邊沿信號(hào)被分別輸入所述多個(gè)鎖存電路。3.根據(jù)權(quán)利要求2所述的時(shí)間測(cè)量電路，其特征在于，所述過渡時(shí)間測(cè)量電路使所述第2信號(hào)延遲，生成所述基準(zhǔn)邊沿信號(hào)。4.根據(jù)權(quán)利要求2所述的時(shí)間測(cè)量電路，其特征在于，所述過渡時(shí)間測(cè)量電路還包括被設(shè)置在所述多個(gè)鎖存電路的每一個(gè)電路中、并對(duì)所述第2信號(hào)施加延遲的多個(gè)延遲元件，各延遲元件將經(jīng)過延遲的所述第2信號(hào)作為所述基準(zhǔn)邊沿信號(hào)，提供給對(duì)應(yīng)的鎖存電路的時(shí)鐘端子。5.根據(jù)權(quán)利要求2所述的時(shí)間測(cè)量電路，其特征在于，所述過渡時(shí)間測(cè)量電路還包括級(jí)聯(lián)連接的多級(jí)延遲元件，每一級(jí)都對(duì)所述第2信號(hào)施加延遲，將從各延遲元件輸出的經(jīng)過延遲的所述第2信號(hào)作為所述基準(zhǔn)邊沿信號(hào)，提供給對(duì)應(yīng)的鎖存電路的時(shí)鐘端子。6.根據(jù)權(quán)利要求25中任一項(xiàng)所述的時(shí)間測(cè)量電路，其特征在于，所述過渡時(shí)間測(cè)量電路還包括被設(shè)置在所述多個(gè)鎖存電路的每一個(gè)電路中、并對(duì)所述采樣電路的輸出信號(hào)施加延遲的多個(gè)延遲元件，各延遲元件將延遲后的所述輸出信號(hào)提供給對(duì)應(yīng)的鎖存電路的數(shù)據(jù)端子。7.根據(jù)權(quán)利要求25中任一項(xiàng)所述的時(shí)間測(cè)量電路，其特征在于，所述過渡時(shí)間測(cè)量電路還包括級(jí)聯(lián)連接的多級(jí)延遲元件，每一級(jí)都對(duì)所述采樣電路的輸出信號(hào)施加延遲，將從各延遲元件輸出的經(jīng)過延遲的所述輸出信號(hào)提供給對(duì)應(yīng)的鎖存電路的數(shù)據(jù)端子。8.根據(jù)權(quán)利要求17中任一項(xiàng)所述的時(shí)間測(cè)量電路，其特征在于，所述采樣電路構(gòu)成為可調(diào)整亞穩(wěn)狀態(tài)下的輸出信號(hào)的過渡時(shí)間。9.根據(jù)權(quán)利要求8所述的時(shí)間測(cè)量電路，其特征在于，所述采樣電路包括設(shè)在反饋其輸出信號(hào)的路徑上的緩存器，該緩存器的尺寸可變。10.根據(jù)權(quán)利要求8所述的時(shí)間測(cè)量電路，其特征在于，所述采樣電路具有設(shè)在反饋其輸出信號(hào)的路徑上的緩存器，該緩存器的偏置狀態(tài)可變。11.一種時(shí)間數(shù)字轉(zhuǎn)換器，將開始信號(hào)和停止信號(hào)的過渡定時(shí)的時(shí)間差轉(zhuǎn)換為數(shù)字值，其特征在于，包括延遲電路，其包括級(jí)聯(lián)連接的多級(jí)延遲元件，每一級(jí)都對(duì)所述開始信號(hào)和所述停止信號(hào)施加不同的延遲，作為各級(jí)的延遲開始信號(hào)和延遲停止信號(hào)而輸出；以及權(quán)利要求1-10中任一項(xiàng)所述的時(shí)間測(cè)量電路，其被設(shè)置在所述延遲電路的每一級(jí)電路中，接收對(duì)應(yīng)的級(jí)的所述延遲開始信號(hào)作為所述第1信號(hào)，并接收所述延遲停止信號(hào)作為所述第2信號(hào)，測(cè)量所述第1信號(hào)和所述第2信號(hào)的邊沿的時(shí)間差。12.根據(jù)權(quán)利要求11所述的時(shí)間數(shù)字轉(zhuǎn)換器，其特征在于，具有權(quán)利要求2所述的時(shí)間測(cè)量電路，第j級(jí)的所述時(shí)間測(cè)量電路將比第j級(jí)靠后的級(jí)的延遲停止信號(hào)用作所述基準(zhǔn)邊沿信號(hào)，其中j為正整數(shù)。13.根據(jù)權(quán)利要求11所述的時(shí)間數(shù)字轉(zhuǎn)換器，其特征在于，具有權(quán)利要求2所述的時(shí)間測(cè)量電路，所述停止信號(hào)作為脈沖串而生成，所述時(shí)間測(cè)量電路將所述停止信號(hào)的脈沖串的幾個(gè)邊沿用作所述基準(zhǔn)邊沿信號(hào)。14.一種時(shí)間數(shù)字轉(zhuǎn)換器，將開始信號(hào)和停止信號(hào)的過渡定時(shí)的時(shí)間差轉(zhuǎn)換為數(shù)字值，其特征在于，包括延遲電路，其包括級(jí)聯(lián)連接的多級(jí)延遲元件，每一級(jí)都對(duì)所述開始信號(hào)施加延遲，作為各級(jí)的延遲開始信號(hào)而輸出；和權(quán)利要求110中任一項(xiàng)所述的時(shí)間測(cè)量電路，其被設(shè)置在所述延遲電路的各級(jí)電路中，接收對(duì)應(yīng)的級(jí)的所述延遲開始信號(hào)作為所述第1信號(hào)，并接收所述停止信號(hào)作為所述第2信號(hào)，測(cè)量所述第1信號(hào)和所述第2信號(hào)的邊沿的時(shí)間差。15.一種時(shí)間數(shù)字轉(zhuǎn)換器，將開始信號(hào)和停止信號(hào)的過渡定時(shí)的時(shí)間差轉(zhuǎn)換為數(shù)字值，其特征在于，包括延遲電路，其包括級(jí)聯(lián)連接的多級(jí)延遲元件，每一級(jí)都對(duì)所述停止信號(hào)施加延遲，作為各級(jí)的延遲停止信號(hào)而輸出；和權(quán)利要求110中任一項(xiàng)所述的時(shí)間測(cè)量電路，其被設(shè)置在所述延遲電路的各級(jí)電路中，接收所述開始信號(hào)作為所述第1信號(hào)，并接收對(duì)應(yīng)的級(jí)的所述延遲停止信號(hào)作為所述第2信號(hào)，測(cè)量所述第1信號(hào)和所述第2信號(hào)的邊沿的時(shí)間差。16.一種測(cè)試裝置，其特征在于，具有權(quán)利要求1115中任一項(xiàng)所述的時(shí)間數(shù)字轉(zhuǎn)換ο17.—種時(shí)間測(cè)量方法，測(cè)量第1信號(hào)和第2信號(hào)的邊沿的時(shí)間差，其特征在于，包括如下步驟將所述第1信號(hào)作為成為采樣對(duì)象的數(shù)據(jù)信號(hào)、將第2信號(hào)作為指示采樣定時(shí)的采樣信號(hào)而輸入到采樣電路的步驟；和測(cè)量亞穩(wěn)狀態(tài)下的所述采樣電路的輸出信號(hào)的過渡時(shí)間的步驟。18.根據(jù)權(quán)利要求17所述的時(shí)間測(cè)量方法，其特征在于，在所述進(jìn)行測(cè)量的步驟中包括如下步驟以具有預(yù)定時(shí)間間隔的多個(gè)基準(zhǔn)邊沿信號(hào)鎖存所述亞穩(wěn)狀態(tài)下的所述采樣電路的輸出信號(hào)的步驟。19.一種測(cè)量開始信號(hào)和停止信號(hào)的過渡定時(shí)的時(shí)間差的方法，其特征在于，包括如下步驟反復(fù)執(zhí)行對(duì)所述開始信號(hào)和所述停止信號(hào)的至少一方施加延遲使2個(gè)信號(hào)的邊沿的相對(duì)間隔變化的子步驟的步驟；將在各所述子步驟生成的所述開始信號(hào)作為成為采樣對(duì)象的數(shù)據(jù)信號(hào)，將在各所述子步驟生成的所述停止信號(hào)作為指示采樣定時(shí)的采樣信號(hào)而輸入到采樣電路的步驟；以及測(cè)量亞穩(wěn)狀態(tài)下的所述采樣電路的輸出信號(hào)的過渡時(shí)間的步驟。全文摘要時(shí)間測(cè)量電路(10)測(cè)量第1信號(hào)(S1)和第2信號(hào)(S2)的邊沿的時(shí)間差。采樣電路(12)以第2信號(hào)(S2)的邊沿的定時(shí)讀入第1信號(hào)(S1)的邏輯電平。采樣電路(12)變?yōu)閬喎€(wěn)狀態(tài)時(shí)，輸出信號(hào)(S3)以較長(zhǎng)的時(shí)間標(biāo)度進(jìn)行過渡。過渡時(shí)間測(cè)量電路(14)測(cè)量采樣電路(12)在亞穩(wěn)狀態(tài)下的輸出信號(hào)(S3)的過渡時(shí)間(穩(wěn)定時(shí)間)。文檔編號(hào)G01R13/34GK102112931SQ20098012997公開日2011年6月29日申請(qǐng)日期2009年6月24日優(yōu)先權(quán)日2008年8月1日發(fā)明者岡安俊幸,山本和弘申請(qǐng)人:株式會(huì)社愛德萬(wàn)測(cè)試