專利名稱：一種片上一體化微型集成磁傳感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于微型直流無刷電機(jī)的低電壓低功耗片上一體化微型集成磁
傳感器電路，尤其適用于手機(jī)震動(dòng)電機(jī)。
背景技術(shù)：
磁性傳感器出現(xiàn)和應(yīng)用的歷史已有100多年，磁傳感器是把磁場(chǎng)、電流、應(yīng)力應(yīng)變、溫度、光等引起敏感元件磁性能的變化轉(zhuǎn)換成電信號(hào)，以這種方式來檢測(cè)相應(yīng)物理量的器件。現(xiàn)代電子設(shè)備整機(jī)正向小型化、多功能、智能化方向發(fā)展，要求所用傳感器即使對(duì)微小空間內(nèi)物理量的變化也能夠高靈敏度、高速度地做出響應(yīng)。這種需求驅(qū)動(dòng)了單一芯片集成傳感器、信號(hào)調(diào)理、功率輸出控制的發(fā)展趨勢(shì)。 開關(guān)型霍爾電路是一種基于對(duì)"磁場(chǎng)"這種物理量進(jìn)行感應(yīng)的電路，廣泛應(yīng)用于驅(qū)動(dòng)直流無刷電機(jī)，無刷電機(jī)相對(duì)于有刷電機(jī)其主要優(yōu)勢(shì)在于通過感應(yīng)磁場(chǎng)換向而非通過電刷換向，這樣可以大大提高電機(jī)的使用壽命。 從目前來看，用于體積較大的直流無刷電機(jī)的霍爾傳感器+控制驅(qū)動(dòng)集成電路的分離式解決方案已經(jīng)非常普遍，甚至單芯片封裝(霍爾傳感元件和電路分別制作，再整體封裝)的直流無刷電機(jī)霍爾開關(guān)集成電路也已應(yīng)用若干年。但目前電子設(shè)備特別是移動(dòng)電子設(shè)備對(duì)器件的要求朝低功耗、小體積、低工作電壓、低價(jià)格方向發(fā)展，上述兩種解決方案在體積( 一般尺度在厘米級(jí)或以上)、工作電壓( 一般在4. 5V以上)等方面達(dá)不到要求。
—個(gè)比較理想的用于移動(dòng)設(shè)備微型電機(jī)中的片上一體化微型磁集成傳感器有幾個(gè)要素 1)、生產(chǎn)成本低，低于人民幣1.5元/片；
2)、體積小，小于2mm*2mm*lmm ; 3)、工作電壓低，2. 4V 4V之間，通常工作電壓為3V ; 4)、驅(qū)動(dòng)能力強(qiáng)，300mA電流驅(qū)動(dòng)能力； 5)、功耗低； 6)、適合于大批量工業(yè)化生產(chǎn)。 要符合以上幾點(diǎn)關(guān)鍵技術(shù)要素，必須需將傳感元件、模擬電路、數(shù)字電路和功率驅(qū)動(dòng)部分全部集成在單個(gè)體積非常微小的集成電路芯片內(nèi)。在電路設(shè)計(jì)、電路仿真、版圖設(shè)計(jì)、流片、測(cè)試、封裝等各個(gè)環(huán)節(jié)都面臨很大的技術(shù)難度。 圖1給出了一般霍爾傳感器電路結(jié)構(gòu)圖，由霍爾器件，失調(diào)消除電路，采樣保持電路，遲滯比較電路，邏輯控制和振蕩電路，鎖存電路和H橋輸出電路構(gòu)成，其驅(qū)動(dòng)直流無刷電機(jī)的工作原理如下芯片固定在無刷電機(jī)的定子上，無刷電機(jī)的轉(zhuǎn)子由永磁體構(gòu)成，當(dāng)轉(zhuǎn)子的一個(gè)磁極靠近時(shí)，霍爾器件產(chǎn)生相應(yīng)的霍爾電壓，該信號(hào)經(jīng)過失調(diào)消除等一系列的處理，控制橋式輸出級(jí)的一個(gè)上拉管和下拉管打開，向定子提供相應(yīng)的電流，該電流使定子產(chǎn)生一個(gè)與轉(zhuǎn)子同極性的磁場(chǎng)從而起到排斥的作用使得轉(zhuǎn)子持續(xù)旋轉(zhuǎn)；轉(zhuǎn)子旋轉(zhuǎn)180°后，霍爾器件感應(yīng)轉(zhuǎn)子的另一個(gè)磁極，該霍爾電壓經(jīng)過同樣的信號(hào)處理，輸出極打開另一個(gè)方向的上拉管和下拉管，從而輸出到定子的電流反向，磁場(chǎng)反向，再次起到排斥的作用，使得該電機(jī)能持續(xù)工作。 從上面的描述中可以看到能正確地感應(yīng)轉(zhuǎn)子的磁極變化并隨之驅(qū)動(dòng)輸出電路換向是該電路能正確工作的關(guān)鍵。 為實(shí)現(xiàn)體積小的目的，霍爾器件通常集成在硅片上，霍爾器件可以用如圖3中的惠斯通電橋的形式表示，當(dāng)器件通過AC端偏置時(shí)，霍爾電壓從BD兩端引出，當(dāng)器件通過BD端偏置時(shí)，霍爾電壓從AC端引出。器件本身失調(diào)電壓的產(chǎn)生是由于參雜濃度很難保證平均組成橋的四個(gè)電阻的阻值相等。正常情況下，圖3中的單個(gè)電阻的值在幾K歐，假設(shè)電阻值有1%的誤差，例如:RH1 = 5. 05K， RH2 = 4. 95K， RH3 = 5K， RH4 = 4. 97K，則電路的失調(diào)在1. 4mV，而正常工作時(shí)器件產(chǎn)生的霍爾電壓也在1個(gè)mV甚至更小的值。這樣，器件的失調(diào)會(huì)完全掩蓋產(chǎn)生的信號(hào)。 此外，產(chǎn)生的霍爾信號(hào)必定要經(jīng)過放大電路，而放大電路本身的失調(diào)也會(huì)對(duì)采樣信號(hào)的結(jié)果產(chǎn)生影響， 一般來說，在CMOS工藝中放大電路的等效失調(diào)電壓在幾個(gè)mV或者更大的值。 如前所述，能正確感應(yīng)磁場(chǎng)的極性的變化是微型磁集成傳感器能正常工作的關(guān)鍵，只有通過電路設(shè)計(jì)將外界干擾信號(hào)和系統(tǒng)本身失調(diào)信號(hào)抑制在一定范圍內(nèi)，整個(gè)芯片才能達(dá)到性能要求。

發(fā)明內(nèi)容
本發(fā)明要解決的問題是現(xiàn)有的微型磁集成傳感器不能消除其內(nèi)部的器件失調(diào)，影像傳感器的正常工作，不能滿足使用需求。 本發(fā)明的技術(shù)方案為一種片上一體化微型集成磁傳感器，由霍爾器件、動(dòng)態(tài)失調(diào)消除電路、遲滯比較電路、邏輯控制與振蕩器電路和H橋輸出電路組成，霍爾器件、動(dòng)態(tài)失調(diào)消除電路、遲滯比較電路和H橋輸出電路依次連接；邏輯控制與振蕩器電路提供由同一個(gè)時(shí)鐘信號(hào)通過反相得到的兩個(gè)互補(bǔ)時(shí)鐘信號(hào)CLK1和CLK2 ;動(dòng)態(tài)失調(diào)消除電路包括儀用放大器和采樣電容，在時(shí)鐘信號(hào)CLK1和CLK2下，霍爾器件的電壓信號(hào)輸入儀用放大器，CLK1信號(hào)為高時(shí)，動(dòng)態(tài)失調(diào)消除電路對(duì)霍爾器件和儀用放大器的失調(diào)進(jìn)行采樣，CLK1信號(hào)為低時(shí)，霍爾信號(hào)輸出至遲滯比較電路，遲滯比較電路為施密特觸發(fā)電路，以CLK1為時(shí)鐘信號(hào)，CLK1信號(hào)為高時(shí)，保持遲滯比較電路保持輸出不變，CLK1信號(hào)為低時(shí)，動(dòng)態(tài)失調(diào)消除電路的輸出與遲滯比較電路的參考電壓進(jìn)行比較。 遲滯比較電路設(shè)有分壓電阻，傳感器的電源經(jīng)分壓電阻分壓后得到遲滯比較電路的的參考電壓。 邏輯控制與振蕩器電路輸出使能信號(hào)ENN、 ENP至遲滯比較電路，控制遲滯比較電路工作狀態(tài)。 霍爾器件輸出到動(dòng)態(tài)失調(diào)消除電路的信號(hào)為全差分形式。 本發(fā)明中霍爾器件用于感應(yīng)磁場(chǎng)并提供霍爾電壓，動(dòng)態(tài)失調(diào)消除電路實(shí)現(xiàn)霍爾電壓采樣，進(jìn)行信號(hào)失調(diào)的消除，采樣后的霍爾信號(hào)經(jīng)遲滯比較電路最終產(chǎn)生控制H橋輸出方向的信號(hào)。 傳統(tǒng)的傳感器實(shí)現(xiàn)方法中，動(dòng)態(tài)失調(diào)消除電路的輸出信號(hào)經(jīng)過另外的采樣和保持后再經(jīng)過遲滯比較電路輸出，各個(gè)模塊相對(duì)獨(dú)立，動(dòng)態(tài)失調(diào)電路和采樣保持電路都需要電路提供不同的時(shí)鐘信號(hào)，在動(dòng)態(tài)失調(diào)消除電路和遲滯比較電路中同時(shí)需要電壓參考電路，而在本發(fā)明中通過失調(diào)消除電路和遲滯比較電路的聯(lián)合工作，僅需要一個(gè)時(shí)鐘源，通過反相得到CLK1和CLK2，參考電壓信號(hào)也僅需一個(gè)，簡(jiǎn)化了電路，提高電路工作的穩(wěn)定性。
本發(fā)明優(yōu)點(diǎn)是 1)、生產(chǎn)成本低本發(fā)明的電路簡(jiǎn)化，相比現(xiàn)有的傳感器減少了額外的采樣保持電路，在一般情況下，由于采樣保持電路中會(huì)使用電容，而電容是一種極為占據(jù)芯片面積的器件，因此去掉了額外的采樣保持電路后能節(jié)省大量的芯片面積，降低成本。此外，本發(fā)明的設(shè)計(jì)方案可支持將所需的傳感元件、模擬電路、數(shù)字電路通過單次流片在單個(gè)芯片內(nèi)實(shí)現(xiàn)，減少了生產(chǎn)環(huán)節(jié)、測(cè)試環(huán)節(jié)和降低了封裝難度，大大增加了成品率，在同樣生產(chǎn)工藝和封裝工藝下降低了單個(gè)成品芯片的成本；并能適合大批量自動(dòng)化工業(yè)生產(chǎn)。 2)、工作電壓低本發(fā)明的電路設(shè)計(jì)和采用的工藝支持芯片工作電壓在2. 0V到4. 0V的范圍內(nèi)，符合移動(dòng)設(shè)備的常見工作電壓。 3)、低功耗芯片通過使能模式工作，正常情況下整個(gè)芯片處于休眠模式，有利于移動(dòng)設(shè)備的低功耗要求。 4)、提高電路性能的穩(wěn)定性本發(fā)明中電路的改進(jìn)使得不需要額外的采樣保持電路，而一般采樣保持電路的工作頻率都必須遠(yuǎn)高于要采樣信號(hào)的工作頻率，而高頻的時(shí)鐘信號(hào)往往會(huì)帶來信號(hào)間的串?dāng)_，電源噪聲，布局上的困難等問題。由于本發(fā)明中避免了高頻時(shí)鐘信號(hào)的使用，使得電路的工作更穩(wěn)定，降低電路布局的難度。


圖1是典型的開關(guān)型霍爾傳感器電路圖。 圖2是本發(fā)明中的系統(tǒng)框圖。 圖3是霍爾器件采用的惠斯通電橋圖。 圖4是本發(fā)明時(shí)鐘信號(hào)CLK1和CLK2的示意圖 圖5是本發(fā)明失調(diào)消除電路圖。 圖6是本發(fā)明遲滯比較電路圖。 圖7是本發(fā)明遲滯比較輸入輸出關(guān)系圖。
具體實(shí)施例方式
如圖2，本發(fā)明由霍爾器件、動(dòng)態(tài)失調(diào)消除電路、遲滯比較電路、邏輯控制與振蕩器
電路和H橋輸出電路組成，霍爾器件、動(dòng)態(tài)失調(diào)消除電路、遲滯比較電路和H橋輸出電路依
次連接，邏輯控制與振蕩器電路的輸出連接動(dòng)態(tài)失調(diào)消除電路和遲滯比較電路。 下面主要描述本發(fā)明提出的失調(diào)消除和遲滯比較電路，并闡述對(duì)于本本發(fā)明，專
門的采樣保持電路和鎖存電路并非必要，減少他們不但可以減小電路面積而且可以提高電
路工作頻率。 —般的失調(diào)消除電路如雙相關(guān)采樣電路或者斬波放大器主要用于消除放大器本身的消除，而對(duì)于霍爾信號(hào)本身的失調(diào)沒有消除的作用，為消除來自于霍爾器件和放大器失調(diào)電壓，本發(fā)明提出了圖5中的動(dòng)態(tài)失調(diào)消除電路。其中CLK1與CLK2是相同周期的不交疊的互補(bǔ)時(shí)鐘，如圖4所示，Al， A2為運(yùn)算放大器，VI， V2表示霍爾器件的輸出電壓信號(hào)，
Rl， R2為反饋電阻，Cl為采樣電容，Voal， Voa2表示放大器Al， A2的失調(diào)電壓信號(hào)，Vol和
Vo2表示動(dòng)態(tài)失調(diào)消除電路的輸出信號(hào)。其中，Al， A2， Rl， R2組成儀用放大器，V3、V4為儀
用放大器的輸出，其增益A二 (2R1+R2)/R2。圖6是本發(fā)明提出的遲滯比較電路，采用施密
特觸發(fā)器電路結(jié)構(gòu)，其中ENN與ENP是使能信號(hào)，ENN為低，ENP為高時(shí)電路正常工作，CLK1
是與圖5中同樣的時(shí)鐘信號(hào)，A3為運(yùn)算放大器，inv為反相器，Vrl， Vr2為分壓電阻R3， R4
產(chǎn)生的參考電壓信號(hào)，圖6中的Vol和Vo2與圖5中的Vol和Vo2通過導(dǎo)線連接，即動(dòng)態(tài)
失調(diào)消除電路的輸出信號(hào)直接輸入遲滯比較電路，Vcout為遲滯比較器的輸出信號(hào)，兩圖中
VDD均表示傳感器的電源電壓。下面先對(duì)動(dòng)態(tài)失調(diào)消除電路的工作情況進(jìn)行說明 如圖5，在CLK1為高時(shí)，霍爾器件輸出信號(hào)指霍爾器件的AC兩端的電壓信號(hào)，當(dāng)
CLK2為高時(shí)，霍爾器件輸出信號(hào)指霍爾器件BD兩端的電壓信號(hào)。 當(dāng)CLK1為高時(shí)，CLK2為低， VI—V2 =-VH+VOH(0° ) (1) V3-V4 = [-VH+VOH(0° )+Voal-Voa2] A (2) 此時(shí)，遲滯比較電路中 Vol-Vo2 = Vrl-Vr2 (3) 當(dāng)CLK1由高變低后，CLK2變高， Vl-V2 = VH+VOH(90° ) (4) V3-V4 = [VH+VOH(90° )+Voal-Voa2] A (5) 此時(shí)，遲滯比較電路中 Vol-Vo2 = [VH+VOH(90° )+Voal-Voa2]A-[-VH+V0H(0° )+Voal-Voa2] A+Vrl_Vr2 =2A VH+[VOH(90° )-V0H(0° )]A+Vrl—Vr2 (6) VH表示霍爾器件產(chǎn)生的霍爾電壓，V。H(90° )和V。h(0。)指霍爾器件的偏置電流方向不同時(shí)的霍爾器件失調(diào)電壓?？梢钥吹皆谝粋€(gè)時(shí)鐘周期內(nèi)，CLK1為高的半個(gè)周期內(nèi)霍爾器件和放大器的失調(diào)經(jīng)放大后出現(xiàn)在儀用放大器的輸出，如式(2)，在接下來的CLK1變低后的半個(gè)周期，該失調(diào)被減去并最終輸出放大后的霍爾信號(hào)，如式(6)。同樣的在假設(shè)電阻值相差1^的情況下，計(jì)算V。h(90。 )-V。H(0° )的值所得結(jié)果為一遠(yuǎn)小于1.4mV的值，從而不用擔(dān)心霍爾電壓會(huì)被失調(diào)電壓淹沒。 本發(fā)明是一種開關(guān)型的霍爾傳感器電路，即磁場(chǎng)的強(qiáng)度需要達(dá)到一定的強(qiáng)度所產(chǎn)生的霍爾電壓才能被正確感應(yīng)，這可以避免電路受外界干擾而誤動(dòng)作，而這個(gè)功能可以利用遲滯比較來實(shí)現(xiàn)。 在遲滯比較電路中，需要提供一個(gè)參考電壓，而現(xiàn)有傳感器中的參考電壓通常是通過帶隙基準(zhǔn)電路得到，當(dāng)所要提供的驅(qū)動(dòng)電流較大，如用于驅(qū)動(dòng)直流電機(jī)，H橋輸出級(jí)提供300毫安左右的驅(qū)動(dòng)電流，故H橋輸出電路會(huì)消耗較大的功率，因此可以預(yù)見傳感器電路內(nèi)H橋輸出電路與其余電路之間會(huì)有較明顯的溫度梯度的存在，而帶隙基準(zhǔn)電壓會(huì)隨溫度變化，如在設(shè)計(jì)基準(zhǔn)電路中使用高階的溫度補(bǔ)償方法以期望得到小的溫度系數(shù)則勢(shì)必會(huì)大大增加電路的復(fù)雜度，在本發(fā)明的遲滯比較電路中，參考電壓直接由電阻分壓得到，各個(gè)分壓電阻的位置靠近，其所處的溫度環(huán)境近似一致，電阻的比值不會(huì)有太大變化，故該電路能用簡(jiǎn)單的方法提供較好的參考電壓。
<formula>formula see original document page 7</formula> (9) 在圖6中，參考電壓VMf的值近似為 Vref=2(R3+R4)VDD (7)
設(shè)霍爾器件所產(chǎn)生的霍爾電壓的大小為
w <formula>formula see original document page 7</formula> (8) 其中，uH是霍爾器件的遷移率，GH是一個(gè)與器件結(jié)構(gòu)有關(guān)的幾何參數(shù)，W和L是霍爾器件的寬和長(zhǎng)，B是磁場(chǎng)強(qiáng)度。 磁場(chǎng)開關(guān)的值B。n定義為滿足2AVH = Vref的磁場(chǎng)值，A為前述的儀用放大器的增益，帶入(7) (8)可得到該值的大小
<formula>formula see original document page 7</formula> 動(dòng)態(tài)失調(diào)消除電路與遲滯比較電路聯(lián)合工作的原理如下初始狀態(tài)假設(shè)Vcout為
低，當(dāng)CLK1變高，如(3)式，Vol-Vo2 = -Vref ，因此Vcout仍為低；當(dāng)CLK2高，Vol_Vo2 =
2AVH+[VOH(90° )-VOH(0° )]A+Vrl-Vr2 " 2AVH-Vref，此時(shí)可分為兩種情況 1):如磁場(chǎng)的值小于(9)中給出的值，則無論VH是正是負(fù)，Vcout仍然不變，在此
情況下無法實(shí)現(xiàn)輸出電流的換向也就無法使電機(jī)正常工作，起到開關(guān)的作用； 2):如磁場(chǎng)的值大于(9)中給出的值，當(dāng)VH的值為負(fù)時(shí)，表明轉(zhuǎn)子磁場(chǎng)的磁極與定
子磁場(chǎng)的磁極相排斥，輸出電流不用換向，如VH的值為正，則表明轉(zhuǎn)子磁場(chǎng)的磁極與定子磁
場(chǎng)的磁極相吸引，輸出電流需要換向以產(chǎn)生相斥的磁場(chǎng)使電機(jī)轉(zhuǎn)動(dòng)。電路所實(shí)現(xiàn)的遲滯特
性如圖7所示。 遲滯比較電路將輸入信號(hào)與參考信號(hào)比較，在本發(fā)明中，動(dòng)態(tài)失調(diào)消除電路與遲
滯比較電路聯(lián)合工作，在CLK1信號(hào)為高的半個(gè)周期中，動(dòng)態(tài)失調(diào)消除電路對(duì)霍爾器件的失
調(diào)進(jìn)行采樣，此時(shí)動(dòng)態(tài)失調(diào)消除電路的輸出并不是正確的霍爾電壓信號(hào)，故通過CLKl保持
遲滯比較電路保持輸出不變，而當(dāng)CLK1信號(hào)為低，CLK2信號(hào)為高時(shí)，經(jīng)失調(diào)消除和放大后
的霍爾信號(hào)在遲滯比較電路中與參考電壓進(jìn)行比較。遲滯比較電路采用與動(dòng)態(tài)失調(diào)消除電
路的同樣的CLK1為時(shí)鐘信號(hào)是本發(fā)明省掉采樣保持電路和鎖存器的關(guān)鍵。CLK1和CLK2
在電路中的設(shè)置位置產(chǎn)生選通作用，使得不同周期時(shí)霍爾電壓的正負(fù)值不同，然后在動(dòng)態(tài)
失調(diào)消除電路中可以將失調(diào)電壓的部分減去，而保留霍爾電壓的部分，本發(fā)明采用電流旋
轉(zhuǎn)法來實(shí)現(xiàn)失調(diào)的消除。在電流旋轉(zhuǎn)法中，霍爾器件的偏置電流在一個(gè)時(shí)鐘周期內(nèi)，也就是
CLK1或CLK2的周期內(nèi)會(huì)有90度的變化，同時(shí)霍爾信號(hào)的輸出端也會(huì)有90度的變化，其中
涉及到對(duì)四個(gè)開關(guān)管狀態(tài)的控制，僅僅通過一個(gè)時(shí)鐘信號(hào)無法實(shí)現(xiàn)，因此無論是本發(fā)明還
是傳統(tǒng)的失調(diào)消除電路，都會(huì)用到兩個(gè)時(shí)鐘信號(hào)。CLK1和CLK2使得在不同時(shí)間段霍爾電壓
的極性相反，而失調(diào)電壓的極性相同，由于失調(diào)消除電路實(shí)現(xiàn)信號(hào)相減的作用，因此輸出的
霍爾電壓加倍，失調(diào)消除。同時(shí)將CLK1引入遲滯比較電路，傳統(tǒng)的遲滯比較電路是沒有時(shí)
鐘信號(hào)的，本發(fā)明的這一點(diǎn)改進(jìn)使得可以省掉采樣保持電路從而節(jié)省可觀的面積。 本發(fā)明的動(dòng)態(tài)失調(diào)消除電路的原理與傳統(tǒng)失調(diào)消除電路原理一致，但不同之處在
于對(duì)遲滯比較電路結(jié)構(gòu)的改進(jìn)使得動(dòng)態(tài)失調(diào)消除電路與遲滯比較電路聯(lián)合工作，省去了額
外的采樣保持電路和鎖存電路，簡(jiǎn)化電路結(jié)構(gòu)，節(jié)省可觀的芯片面積。
這樣，本發(fā)明中的兩個(gè)電路聯(lián)合工作，信號(hào)的采樣，失調(diào)的消除，遲滯比較在一個(gè)時(shí)鐘周期內(nèi)同時(shí)完成。而在如圖1的傳統(tǒng)結(jié)構(gòu)電路中，霍爾信號(hào)經(jīng)過采樣和失調(diào)消除后會(huì)再一次進(jìn)行采樣保持，為保證采樣的正確性，后續(xù)的采樣保持電路會(huì)工作在更高的頻率，增加了電路的復(fù)雜性，也影響了信號(hào)的連續(xù)性。同時(shí)可以看到本文所發(fā)明的電路結(jié)構(gòu)不需要額外的鎖存電路，也進(jìn)一步降低了電路的復(fù)雜性。 此外對(duì)(9)式進(jìn)行分析還可以看到本發(fā)明電路的另一個(gè)優(yōu)點(diǎn)B。n僅與器件的材料和幾何尺寸有關(guān)而與電源電壓沒有關(guān)系，因此即使在電源電壓變化的情況下的該電路的開關(guān)情況也不會(huì)受到影響， 綜上所述本發(fā)明的信號(hào)采樣、失調(diào)消除和遲滯比較電路能大大簡(jiǎn)化整個(gè)芯片的電路復(fù)雜度，減少了采樣保持電路、鎖存電路和溫度補(bǔ)償電路，使得片上一體化傳感器的體積、功耗、工作電壓和成本得到了有效的控制。
權(quán)利要求
一種片上一體化微型集成磁傳感器，其特征是由霍爾器件、動(dòng)態(tài)失調(diào)消除電路、遲滯比較電路、邏輯控制與振蕩器電路和H橋輸出電路組成，霍爾器件、動(dòng)態(tài)失調(diào)消除電路、遲滯比較電路和H橋輸出電路依次連接；邏輯控制與振蕩器電路提供由同一個(gè)時(shí)鐘信號(hào)通過反相得到的兩個(gè)互補(bǔ)時(shí)鐘信號(hào)CLK1和CLK2；動(dòng)態(tài)失調(diào)消除電路包括儀用放大器和采樣電容，在時(shí)鐘信號(hào)CLK1和CLK2控制下，霍爾器件的電壓信號(hào)輸入儀用放大器，CLK1信號(hào)為高時(shí)，動(dòng)態(tài)失調(diào)消除電路對(duì)霍爾器件和儀用放大器的失調(diào)進(jìn)行采樣，CLK1信號(hào)為低時(shí)，霍爾信號(hào)輸出至遲滯比較電路，遲滯比較電路為施密特觸發(fā)電路，以CLK1為時(shí)鐘信號(hào)，CLK1信號(hào)為高時(shí)，保持遲滯比較電路保持輸出不變，CLK1信號(hào)為低時(shí)，動(dòng)態(tài)失調(diào)消除電路的輸出與遲滯比較電路的參考電壓進(jìn)行比較。
2. 根據(jù)權(quán)利要求1所述的一種片上一體化微型集成磁傳感器，其特征是遲滯比較電路設(shè)有分壓電阻，傳感器的電源經(jīng)分壓電阻分壓后得到遲滯比較電路的的參考電壓。
3. 根據(jù)權(quán)利要求1或2所述的一種片上一體化微型集成磁傳感器，其特征是邏輯控制與振蕩器電路輸出使能信號(hào)ENN、 ENP至遲滯比較電路，控制遲滯比較電路工作狀態(tài)。
4. 根據(jù)權(quán)利要求1或2所述的一種片上一體化微型集成磁傳感器，其特征是霍爾器件輸出到動(dòng)態(tài)失調(diào)消除電路的信號(hào)為全差分形式。
5. 根據(jù)權(quán)利要求3所述的一種片上一體化微型集成磁傳感器，其特征是霍爾器件輸出到動(dòng)態(tài)失調(diào)消除電路的信號(hào)為全差分形式。
全文摘要
一種片上一體化微型集成磁傳感器，由霍爾器件、動(dòng)態(tài)失調(diào)消除電路、遲滯比較電路、邏輯控制與振蕩器電路和H橋輸出電路組成，邏輯控制與振蕩器電路提供由同一個(gè)時(shí)鐘信號(hào)通過反相得到的兩個(gè)互補(bǔ)時(shí)鐘信號(hào)CLK1和CLK2；動(dòng)態(tài)失調(diào)消除電路包括儀用放大器和采樣電容，在時(shí)鐘信號(hào)CLK1和CLK2下，霍爾器件的電壓信號(hào)輸入儀用放大器，遲滯比較電路為施密特觸發(fā)電路，以CLK1為時(shí)鐘信號(hào)，CLK1信號(hào)為高時(shí)，保持遲滯比較電路保持輸出不變，CLK1信號(hào)為低時(shí)，動(dòng)態(tài)失調(diào)消除電路的輸出與遲滯比較電路的參考電壓進(jìn)行比較。本發(fā)明電路性能的穩(wěn)定性好，生產(chǎn)成本低，減少生產(chǎn)環(huán)節(jié)、測(cè)試環(huán)節(jié)，降低封裝難度，適合大批量自動(dòng)化工業(yè)生產(chǎn)。
文檔編號(hào)G01R33/07GK101782634SQ201010112400
公開日2010年7月21日 申請(qǐng)日期2010年2月23日 優(yōu)先權(quán)日2010年2月23日
發(fā)明者何書專, 徐躍, 李麗, 汪磊, 潘紅兵, 趙茂 申請(qǐng)人:南京大學(xué)