專利名稱：一種雙接口雷達(dá)數(shù)據(jù)記錄儀的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種雙接口雷達(dá)數(shù)據(jù)記錄儀。屬于通信控制技術(shù)領(lǐng)域。 背景技術(shù)：
隨著超寬帶雷達(dá)技術(shù)和軟件無線電的發(fā)展，雷達(dá)信號(hào)的波形也越來越復(fù)雜，只有 對(duì)實(shí)際情況下的雷達(dá)目標(biāo)回波深入細(xì)致的進(jìn)行分析研究，才能保證整個(gè)雷達(dá)信號(hào)處理系統(tǒng) 的正確性和穩(wěn)定性。雷達(dá)回波經(jīng)過射頻前端、接收中頻處理后會(huì)產(chǎn)生巨大的數(shù)據(jù)量，為了使 數(shù)據(jù)完整的保存下來，記錄設(shè)備必須能夠連續(xù)的、長(zhǎng)時(shí)間的跟蹤記錄每一個(gè)雷達(dá)回波脈沖 內(nèi)的信號(hào)，用于試驗(yàn)結(jié)束后的數(shù)據(jù)處理與分析。因此，數(shù)據(jù)記錄設(shè)備在雷達(dá)導(dǎo)引頭的研制和 實(shí)驗(yàn)過程中具有十分重要的作用。雷達(dá)系統(tǒng)的中頻信號(hào)頻率一般都小于100MHz，記錄設(shè)備 的采樣頻率要高于80MHz且需要連續(xù)工作一個(gè)小時(shí)以上，所以每次實(shí)驗(yàn)連續(xù)記錄的雷達(dá)數(shù) 據(jù)容量可以達(dá)到幾十到幾百GB，因此對(duì)記錄系統(tǒng)的速度和容量均提出了很高的要求。我國(guó)在高速大容量存儲(chǔ)技術(shù)方面還相對(duì)落后，而且我國(guó)的存儲(chǔ)技術(shù)的研究主要在 存儲(chǔ)系統(tǒng)的方案實(shí)現(xiàn)上，即系統(tǒng)級(jí)開發(fā)。許多核心技術(shù)的研究、產(chǎn)品的開發(fā)、生產(chǎn)相對(duì)滯后。 但隨著技術(shù)的不斷進(jìn)步，又給我們提供了新的機(jī)遇和挑戰(zhàn)。國(guó)內(nèi)已有部分院校、研究單位和 企業(yè)在進(jìn)行這方面的研究工作。清華大學(xué)的精密儀器與機(jī)械系也在做這方面的研究，并已 經(jīng)取得了一定成果。其主要成果為“Sustained Data Recording System Base On Software RAID”，它的連續(xù)、實(shí)時(shí)存儲(chǔ)是基于軟件獨(dú)立冗余磁盤陣列(即RAID)來實(shí)現(xiàn)的，采用Xilinx 公司的復(fù)雜可編程邏輯器件(即CPLD)和CYPRESS公司的同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(即SDRAM) 組成雙頁緩沖器，LSI53C770S CSII/0處理器和小型計(jì)算機(jī)系統(tǒng)接口(即SCSI)硬盤組成 RAID冗余系統(tǒng)。高速大容量存儲(chǔ)技術(shù)在國(guó)外得到非常迅速的發(fā)展，新的存儲(chǔ)媒介不斷被推出，新 的存儲(chǔ)方案不斷涌現(xiàn)。數(shù)據(jù)存儲(chǔ)的介質(zhì)從磁帶、硬磁盤，到現(xiàn)在的光存儲(chǔ)介質(zhì)，存儲(chǔ)的速度 越來越快、存儲(chǔ)的容量越來越大。從發(fā)展的趨勢(shì)來看，主要是依靠新的存儲(chǔ)介質(zhì)或者是采用 新的技術(shù)進(jìn)行改進(jìn)，從而提高速度和容量。當(dāng)前雷達(dá)數(shù)據(jù)記錄儀根據(jù)記錄介質(zhì)可分為磁帶機(jī)、磁盤陣列和固態(tài)存儲(chǔ)器三類(1)磁帶機(jī)磁帶機(jī)記錄的是模擬信號(hào)，能夠真正實(shí)現(xiàn)無失真記錄模擬數(shù)據(jù)。因此磁帶機(jī)主要 用作海量存儲(chǔ)，一般作為數(shù)據(jù)備份，其特點(diǎn)是容量大，控制簡(jiǎn)單，但成本較高，記錄速度低， 回放不靈活。如Quantum公司的DLT 8000磁帶機(jī)，單盤磁帶容量為80GB，傳輸率為6. OMB/ S0(2)磁盤陣列磁盤陣列記錄儀采用RAID技術(shù)，把多個(gè)硬盤連接在一起協(xié)同工作，實(shí)現(xiàn)硬盤的并 行輸入輸出，具有容量大，記錄和回放速度較高等優(yōu)點(diǎn)，但系統(tǒng)龐大，結(jié)構(gòu)復(fù)雜，功耗較高。 如長(zhǎng)久思捷公司研制的LH-DACQ高速雷達(dá)數(shù)據(jù)記錄系統(tǒng)，采用SCSI磁盤作為基本的存儲(chǔ)介 質(zhì)，采用RAIDO存儲(chǔ)控制引擎，持續(xù)記錄速度為320MB/S，峰值存儲(chǔ)速度超過385MB/S。
(3)固態(tài)存儲(chǔ)器固態(tài)存儲(chǔ)被認(rèn)為是存儲(chǔ)行業(yè)的技術(shù)革新，目前基于閃存(即FLASH)的固態(tài)存儲(chǔ)陣 列正在迅猛發(fā)展，其具有無機(jī)械結(jié)構(gòu)、讀寫延遲極小、低功耗、低噪音等眾多優(yōu)點(diǎn)，并且具有 極高的讀寫帶寬，但價(jià)格昂貴，開發(fā)周期長(zhǎng)。如SEAKR公司研制的某型號(hào)雷達(dá)數(shù)據(jù)記錄系 統(tǒng)，采用新一代EMDS固態(tài)存儲(chǔ)器，容量達(dá)1TB，寫入速度超過1000MB/S。此外，以太網(wǎng)在實(shí)時(shí)操作、可靠傳輸、標(biāo)準(zhǔn)統(tǒng)一等方面的卓越性能及其便于安裝、 維護(hù)簡(jiǎn)單、通信距離遠(yuǎn)等優(yōu)點(diǎn)，已經(jīng)被國(guó)內(nèi)外很多實(shí)時(shí)監(jiān)控、數(shù)據(jù)記錄領(lǐng)域的研究人員廣泛 關(guān)注，并在實(shí)際應(yīng)用中展露出顯著的優(yōu)勢(shì)。本發(fā)明設(shè)計(jì)并實(shí)現(xiàn)了一種用于某脈沖多普勒(即PD)雷達(dá)系統(tǒng)的小型化數(shù)據(jù)記錄儀，具有固態(tài)集成電路設(shè)備(即IDE)硬盤和RJ45網(wǎng)線雙接口，同時(shí)滿足空中和地面應(yīng)用環(huán) 境要求，能實(shí)時(shí)記錄雷達(dá)原始波形數(shù)據(jù)。由于系統(tǒng)和技術(shù)的通用性，也可應(yīng)用于其他相似的 數(shù)據(jù)記錄系統(tǒng)。針對(duì)上面提到的情況以及現(xiàn)實(shí)中的需求，考慮到穩(wěn)定性設(shè)計(jì)、高可靠性設(shè)計(jì) 以及兼容性和可擴(kuò)展性，本發(fā)明采用了數(shù)字信號(hào)處理器(即DSP) +現(xiàn)場(chǎng)可編程門陣列(即 FPGA)的硬件結(jié)構(gòu)設(shè)計(jì)，把所有的數(shù)據(jù)采集處理功能、接口協(xié)議的實(shí)現(xiàn)等功能都由硬件編程 實(shí)現(xiàn)，一方面可以減少專用芯片的大量使用，從而有利于實(shí)現(xiàn)小型化，另一方面各部分功能 都由編程實(shí)現(xiàn)，易于進(jìn)行功能的擴(kuò)展，從而實(shí)現(xiàn)了兼容性和可擴(kuò)展性。本雙接口雷達(dá)數(shù)據(jù)記錄儀，以DSP為主控制器，F(xiàn)PGA為主要的接口單元，實(shí)現(xiàn)了高 速實(shí)時(shí)記錄雷達(dá)數(shù)據(jù)的目標(biāo)，為事后對(duì)雷達(dá)信號(hào)研究和分析提供了一個(gè)有利的工具。其具 有固態(tài)IDE硬盤和RJ45網(wǎng)線兩種接口，能夠適應(yīng)機(jī)載和地面等多種應(yīng)用環(huán)境，使用靈活方 便。本記錄儀體積小，記錄速度快，工作穩(wěn)定可靠，可廣泛應(yīng)用于各種雷達(dá)測(cè)試和掛飛試驗(yàn)。

發(fā)明內(nèi)容
1、目的本發(fā)明的目的在于提供一種雙接口雷達(dá)數(shù)據(jù)記錄儀，該記錄儀能夠?qū)⒗?達(dá)原始數(shù)據(jù)實(shí)時(shí)記錄在固態(tài)IDE硬盤中或者通過RJ45網(wǎng)線實(shí)時(shí)輸出。本發(fā)明成功在一個(gè) 雷達(dá)數(shù)據(jù)記錄系統(tǒng)中實(shí)現(xiàn)雙接口輸出，并可根據(jù)具體應(yīng)用場(chǎng)合自主切換，本雙接口雷達(dá)數(shù) 據(jù)記錄儀系統(tǒng)集成在一片印刷電路板(即PCB)上，雙接口功能均通過一片DSP和一片F(xiàn)PGA 編程實(shí)現(xiàn)，減少了專用芯片的使用，節(jié)省PCB面積并減輕系統(tǒng)重量，且具有使用靈活，易于 修改的優(yōu)點(diǎn)。本發(fā)明主要?jiǎng)?chuàng)新點(diǎn)是在單PCB上通過可編程邏輯器件實(shí)現(xiàn)雙接口雷達(dá)數(shù)據(jù)記錄 儀。以往的大容量數(shù)據(jù)存儲(chǔ)裝置，人們一般使用專用芯片(如IDE硬盤控制芯片，缺點(diǎn)是無 法修改，而且一家公司的芯片一般只能用于自己家公司的硬盤，無法實(shí)現(xiàn)通用性)，或是只 有一種接口，只能滿足特定應(yīng)用環(huán)境下的需求。本發(fā)明在一個(gè)系統(tǒng)中同時(shí)實(shí)現(xiàn)了兩種接口， 并可以自主切換，減少專用芯片的使用，具有體積小，重量輕，適應(yīng)性強(qiáng)，易于修改等優(yōu)點(diǎn)， 可廣泛應(yīng)用于雷達(dá)系統(tǒng)調(diào)試及掛飛實(shí)驗(yàn)。2、技術(shù)方案本發(fā)明一種雙接口雷達(dá)數(shù)據(jù)記錄儀，它包括DSP主控模塊、FPGA接口 控制模塊、ADC數(shù)據(jù)采集模塊、SDRAM數(shù)據(jù)緩存單元、網(wǎng)絡(luò)接口芯片、固態(tài)IDE硬盤和電源芯 片。它們之間的連接關(guān)系是SDRAM數(shù)據(jù)緩存單元與DSP主控模塊相連，用于數(shù)據(jù)緩存；DSP 主控模塊和ADC數(shù)據(jù)采集模塊均與FPGA接口控制模塊通過總線相連，進(jìn)行數(shù)據(jù)交換；FPGA 接口控制模塊控制固態(tài)IDE硬盤和網(wǎng)絡(luò)接口芯片完成數(shù)據(jù)記錄；電源芯片負(fù)責(zé)提供整個(gè)系統(tǒng)工作所需的電壓。該記錄儀的硬件系統(tǒng)框圖如圖1所示。所述DSP主控模塊是本發(fā)明的主控制部分，它采用模塊化設(shè)計(jì)，每個(gè)模塊單獨(dú)完 成各自的功能，它包括數(shù)據(jù)緩存模塊、FAT32文件格式生成模塊和FPGA通信模塊。它們之 間的連接關(guān)系是數(shù)據(jù)緩存模塊、FAT32文件格式生成模塊分別與FPGA通信模塊通過數(shù)據(jù) 總線、地址總線和控制總線相連，數(shù)據(jù)緩存模塊將原始數(shù)據(jù)和FAT32文件格式數(shù)據(jù)一起傳 給FPGA通信模塊。該數(shù)據(jù)緩存模塊內(nèi)部開辟出一塊接收隨機(jī)存取存儲(chǔ)器(即RXRAM)，與 FPGA接口控制模塊生成的先入先出存儲(chǔ)器(即FIFO)通過數(shù)據(jù)總線、控制總線相連，把雷達(dá) 原始數(shù)據(jù)從FIFO讀取到RXRAM內(nèi)，完成原始數(shù)據(jù)的采集和打包。由于TS201S具有SDRAM 控制器，因此該數(shù)據(jù)緩存模塊與SDRAM數(shù)據(jù)緩存單元通過數(shù)據(jù)總線、地址總線和控制總線 直接相連，把打包后的原始數(shù)據(jù)緩存到SDRAM數(shù)據(jù)緩存單元，并在緩存一定幀數(shù)的數(shù)據(jù)后， 數(shù)據(jù)緩存模塊將其一起讀回DSP主控模塊的內(nèi)存中，并傳遞給FPGA通信模塊。該FAT32文 件格式生成模塊的結(jié)構(gòu)主要由中斷和查詢寄存器組成，首先查詢判斷硬盤是否需要建立新 文件，如果需要建立新文件，那么本模塊就需要先創(chuàng)建一個(gè)硬盤需要的文件目錄表(即FDT 表)，用來管理硬盤中的文件名。對(duì)于硬盤保存的文件，它們的文件名都在FDT這個(gè)表中記 載。DSP主控模塊查詢FDT表是否已經(jīng)建立，如果建立，那么說明新文件開始創(chuàng)建了，本模 塊還需要建立一個(gè)管理每個(gè)文件里面數(shù)據(jù)的簇鏈，即FAT32文件分配表。當(dāng)硬盤連接計(jì)算 機(jī)時(shí)，操作系統(tǒng)就可以認(rèn)出硬盤中的文件。該FPGA通信模塊主要由直接存儲(chǔ)器訪問(即 DMA)控制器構(gòu)成，雷達(dá)原始數(shù)據(jù)采樣完成并緩存后存儲(chǔ)在DSP主控模塊內(nèi)存中后，該數(shù)據(jù) 通過DMA方式傳遞到FPGA接口控制模塊生成的FIFO中，寫給固態(tài)IDE硬盤或者DM9000A。 DSP主控模塊和FPGA接口控制模塊之間約定了一些標(biāo)志位，用來傳遞命令和反映系統(tǒng)當(dāng)前 工作狀態(tài)。例如當(dāng)DSP主控模塊查詢硬盤為空閑狀態(tài)時(shí)，即將數(shù)據(jù)發(fā)送給FIFO，然后發(fā)送寫 命令給FPGA接口控制模塊，F(xiàn)PGA接口控制模塊收到命令后將數(shù)據(jù)讀出，寫入硬盤后返回空 閑狀態(tài)，等待接收DSP主控模塊的下次命令。所述FPGA接口控制模塊主要負(fù)責(zé)完成系統(tǒng)接口控制功能，控制ADC數(shù)據(jù)采集模 塊進(jìn)行采樣，接收DSP主控模塊傳遞的原始數(shù)據(jù)，實(shí)現(xiàn)固態(tài)IDE硬盤接口時(shí)序邏輯，實(shí)現(xiàn) DM9000A網(wǎng)卡芯片接口時(shí)序邏輯等。其結(jié)構(gòu)形式是它由DSP配置模塊、控制ADC進(jìn)行雷達(dá) 原始數(shù)據(jù)采樣的ADC控制模塊、用來控制硬盤時(shí)序邏輯的固態(tài)IDE硬盤接口控制模塊和用 來控制DM9000A的網(wǎng)絡(luò)接口芯片控制模塊組成。它們之間的連接關(guān)系是DSP配置模塊在上電后對(duì)DSP進(jìn)行配置，ADC控制模塊負(fù)責(zé)生成ADC工作所需的時(shí)序邏輯，ADC控制模塊與固 態(tài)IDE硬盤接口控制模塊和網(wǎng)絡(luò)接口芯片控制模塊均相連，可自主切換兩種數(shù)據(jù)接口。該 DSP配置模塊由組合邏輯電路構(gòu)成，系統(tǒng)上電后，F(xiàn)PGA接口控制模塊將DSP對(duì)應(yīng)管腳進(jìn)行配 置，同時(shí)將DSP輸出時(shí)鐘作為本地時(shí)鐘，全局按此頻率來運(yùn)行，F(xiàn)PGA接口控制模塊對(duì)DSP進(jìn) 行配置使DSP能進(jìn)入仿真環(huán)境，實(shí)現(xiàn)聯(lián)合測(cè)試行為組織(即JTAG)在線調(diào)試。該ADC控制 模塊由時(shí)序邏輯構(gòu)成，按照本記錄儀選用的模數(shù)轉(zhuǎn)換器件AD9430，搭建出工作所需時(shí)序邏 輯。AD9430具有雙路輸出功能，即輸出按照第“N，N+2, N+4, · · · ”和第“N+l，N+3, N+5. · · ” 采樣點(diǎn)分為兩路，AD9430提供輸出同步時(shí)鐘，在同步時(shí)鐘的上升沿將兩路采樣數(shù)據(jù)輸出到 管腳，并將數(shù)據(jù)存入FPGA接口控制模塊生成的FIFO中，由DSP讀走。該固態(tài)IDE硬盤接口 控制模塊由有限狀態(tài)機(jī)構(gòu)成，通過讀寫固態(tài)IDE硬盤的寄存器組完成硬盤初始化、PI04工 作模式建立和數(shù)據(jù)傳輸過程。固態(tài)IDE硬盤具有PIO和DMA兩類工作模式，PIO工作模式通過I/O端口指令進(jìn)行數(shù)據(jù)讀寫，比DMA模式穩(wěn)定可靠，適合工業(yè)應(yīng)用；本發(fā)明選擇PIO模式中速度最快的PI04模式，兼顧傳輸速度和系統(tǒng)穩(wěn)定性；本模塊生成了兩個(gè)FIFO，分別用 來保存寫入(FIFOW)和讀出(FIFOR)的硬盤數(shù)據(jù)，避免了讀寫操作沖突，提高系統(tǒng)穩(wěn)定；此 夕卜，數(shù)據(jù)線邏輯控制負(fù)責(zé)切換固態(tài)IDE硬盤的數(shù)據(jù)總線連接寄存器還是FIFO ；IDE狀態(tài)單 元用來反映硬盤當(dāng)前是否可讀/寫狀態(tài)，配合DSP主控模塊進(jìn)行硬盤讀寫操作；讀寫狀態(tài) 反映最近一次硬盤讀寫是否正常；地址線邏輯控制配合不同的寄存器生成不同的地址，將 配置讀寫硬盤的參數(shù)發(fā)送給硬盤；IDE讀寫控制負(fù)責(zé)管理和生成固態(tài)IDE硬盤的讀寫信號(hào)。 該網(wǎng)絡(luò)接口芯片控制模塊同樣由有限狀態(tài)機(jī)構(gòu)成，本記錄儀的網(wǎng)線接口只用來輸出原始數(shù) 據(jù)，不需要接收外界信息，因此FPGA接口控制模塊只需根據(jù)DM9000A狀態(tài)控制發(fā)數(shù)，只生成 一個(gè)用來保存發(fā)送數(shù)據(jù)的FIFO即可(FIFOW)。網(wǎng)卡狀態(tài)寄存器用來反映當(dāng)前是否可發(fā)送數(shù) 據(jù)；網(wǎng)卡寄存器控制單元用來讀寫DM9000A的寄存器組，完成網(wǎng)卡初始化、喚醒物理層(即 PHY)、建立系統(tǒng)網(wǎng)絡(luò)協(xié)議即(IP)、配置地址、發(fā)送命令等操作。如圖1所示。
在對(duì)硬盤操作的過程中，DSP主控模塊需要不斷讀取硬盤的參數(shù)，用來判斷下次寫 入的邏輯塊地址(即LBA)以及下一個(gè)文件的建立，因此讀寫硬盤的數(shù)據(jù)分別放在FPGA接 口控制模塊生成的2個(gè)FIFO中，一個(gè)用來保存從硬盤讀出的數(shù)據(jù)(FIFOR)，另一個(gè)用來保存 需寫入硬盤的數(shù)據(jù)(FIFOW)。兩個(gè)FIFO對(duì)應(yīng)的固態(tài)IDE硬盤端數(shù)據(jù)寬度均為16位，另一 端均為32位。這點(diǎn)是出于16位的固態(tài)IDE硬盤數(shù)據(jù)接口和32位的TS201S數(shù)據(jù)寬度接口 考慮的。通過RJ45網(wǎng)線接口傳輸數(shù)據(jù)時(shí)，F(xiàn)PGA接口控制模塊只需根據(jù)DM9000A狀態(tài)控制 進(jìn)行發(fā)數(shù)，因此只生成一個(gè)用來保存發(fā)送數(shù)據(jù)的FIFO即可(FIFOW)，位寬同樣為32位入16 位出。 所述ADC數(shù)據(jù)采集模塊選用ADI公司的AD9430，該器件提供有兩種數(shù)據(jù)輸出接口 模式，即雙端口 3. 3V互補(bǔ)金屬氧化物半導(dǎo)體(即CMOS)輸出和低壓差分信號(hào)(即LVDS)輸 出。在CMOS模式下，每個(gè)通道的數(shù)據(jù)通過率為105MSPS，且有交替數(shù)據(jù)輸出和并行數(shù)據(jù)輸出 兩種方式；在LVDS模式下，數(shù)據(jù)通過率為210MSPS，可與帶有LVDS接收器的芯片進(jìn)行直接 接口。該模塊負(fù)責(zé)完成雷達(dá)原始波形信號(hào)的模數(shù)轉(zhuǎn)換。所述SDRAM數(shù)據(jù)緩存單元與系統(tǒng)總線同步工作，避免了在系統(tǒng)總線對(duì)異步DRAM 進(jìn)行操作時(shí)同步所需的額外等待時(shí)間，可加快數(shù)據(jù)的傳輸速度。該單元負(fù)責(zé)將采集到的雷 達(dá)信號(hào)原始數(shù)據(jù)緩存起來，然后再通過DSP主控模塊將數(shù)據(jù)傳遞給FPGA接口控制模塊，由 FPGA接口控制模塊控制接口時(shí)序邏輯，將數(shù)據(jù)存儲(chǔ)到固態(tài)IDE硬盤中或通過RJ45網(wǎng)線傳
出ο所述網(wǎng)絡(luò)接口芯片是以太網(wǎng)控制器DM9000A，帶通用處理器接口，支持8/16位數(shù) 據(jù)總線模式，16KB非易失性FLASH存儲(chǔ)器，采用48腳薄四方扁平(即TQFP)封裝。DM9000A 芯片實(shí)現(xiàn)以太網(wǎng)媒體介質(zhì)訪問層(即MAC)和PHY的功能，包括MAC數(shù)據(jù)幀的組裝/拆分與 收發(fā)、地址識(shí)別、循環(huán)冗余(即CRC)編碼/校驗(yàn)、MLT-3編碼器、接收噪聲抑制、輸出脈沖成 形、超時(shí)重傳、鏈路完整性測(cè)試、信號(hào)極性檢測(cè)與糾正等。所述固態(tài)IDE硬盤的結(jié)構(gòu)與傳統(tǒng)機(jī)械硬盤類似，區(qū)別在于原來機(jī)械部分的馬達(dá)、 碟片換成了閃存顆粒，磁盤主控芯片、PCB總線連接接口均保留下來。固態(tài)存儲(chǔ)被認(rèn)為是存 儲(chǔ)行業(yè)的技術(shù)革新，目前基于FLASH的固態(tài)存儲(chǔ)陣列正在迅猛發(fā)展，其具有無機(jī)械結(jié)構(gòu)、讀 寫延遲極小、低功耗、低噪音等眾多優(yōu)點(diǎn)。其中固態(tài)IDE硬盤通過寄存器訪問進(jìn)行讀寫操作，相對(duì)DMA方式更加穩(wěn)定可靠，適合工業(yè)應(yīng)用。該固態(tài)IDE硬盤負(fù)責(zé)完成雷達(dá)原始數(shù)據(jù)的 存儲(chǔ)。所述電源芯片是TPS54610芯片，可提供-0. 6 IOV的輸出電壓。本發(fā)明用到四 種電壓1. 05V、1. 5V、2. 5V和3. 3V。其中，1. 05V為DSP主控模塊ADSP-TS201S的內(nèi)核供電 電壓，1. 5V為FPGA接口控制模塊的內(nèi)核供電電壓以及SDRAM數(shù)據(jù)緩存單元供電電壓，2. 5V 為TS201S的I/O供電電壓，3. 3V為FPGA接口控制模塊的I/O供電電壓以及其它芯片的供 電電壓。硬件電源層分布中，1. 05V和3. 3V共用一個(gè)電源層，1. 5V、2. 5V分別為單獨(dú)的電源 層。3、優(yōu)點(diǎn)及功效本發(fā)明一種雙接口雷達(dá)數(shù)據(jù)記錄儀的優(yōu)點(diǎn)是該記錄儀體積小，記錄速度快，使 用靈活方便，工作穩(wěn)定可靠，它能夠?qū)⒗走_(dá)原始數(shù)據(jù)實(shí)時(shí)記錄在固態(tài)IDE硬盤中或者通過 RJ45網(wǎng)線實(shí)時(shí)輸出，可適應(yīng)多種應(yīng)用環(huán)境。


圖1是雙接口雷達(dá)數(shù)據(jù)記錄儀硬件結(jié)構(gòu)圖。圖2是固態(tài)IDE硬盤寄存器地址映射圖。圖3是固態(tài)IDE硬盤工作流程圖。圖4是RJ45網(wǎng)線接口工作流程圖。圖1中符號(hào)說明如下ADC 數(shù)據(jù)采集模塊(模數(shù)轉(zhuǎn)換器)；DSP 主控模塊(數(shù)字信號(hào)處理器)；SDRAM 數(shù)據(jù)緩存單元(同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)；FPGA 現(xiàn)場(chǎng)可編程門陣列；FIFOR、FIFOff =FPGA 生成的存儲(chǔ)器；IDE 電子集成驅(qū)動(dòng)器；DM9000A 網(wǎng)絡(luò)接 口 芯片；TPS54610 電源芯片；RJ45 :RJ45型網(wǎng)線插頭又稱水晶頭，共八芯。
具體實(shí)施例方式本發(fā)明一種雙接口雷達(dá)數(shù)據(jù)記錄儀，它由DSP主控模塊(選用ADI公司高端處理 器TS201S)、FPGA接口控制模塊(選用Xilinx公司XC4VSX55)、ADC數(shù)據(jù)采集模塊(選用 ADI公司的AD9430)、SDRAM數(shù)據(jù)緩存單元(選用Micron公司的MT48LC4M32B2)、網(wǎng)絡(luò)接口 芯片(選用DAVIC0M供公司的DM9000A)、固態(tài)IDE硬盤和電源芯片組成。其中，SDRAM數(shù)據(jù) 緩存單元與DSP主控模塊相連，用于數(shù)據(jù)緩存；DSP主控模塊和ADC數(shù)據(jù)采集模塊均與FPGA 接口控制模塊通過總線相連，進(jìn)行數(shù)據(jù)交換；FPGA接口控制模塊控制固態(tài)IDE硬盤和網(wǎng)絡(luò) 接口芯片完成數(shù)據(jù)記錄；電源芯片負(fù)責(zé)提供整個(gè)系統(tǒng)工作所需的電壓。該記錄儀的硬件系 統(tǒng)框圖如圖1所示。所述DSP主控模塊是本發(fā)明的主控制部分，它采用模塊化設(shè)計(jì)，每個(gè)模塊單獨(dú)完成各自的功能，包括數(shù)據(jù)緩存模塊、FAT32文件格式生成模塊和FPGA通信模塊。DSP主控模 塊負(fù)責(zé)完成整個(gè)數(shù)據(jù)記錄系統(tǒng)的邏輯控制、資源調(diào)度、原始數(shù)據(jù)打包處理等工作，使用固態(tài) IDE硬盤接口時(shí)，DSP主控模塊還負(fù)責(zé)生成FAT32文件系統(tǒng)，以便于PC識(shí)別硬盤中的文件。所述FPGA接口控制模塊主要負(fù)責(zé)完成系統(tǒng)接口控制功能，它包括ADC控制模塊控 制AD9430進(jìn)行雷達(dá)原始數(shù)據(jù)采樣，接收DSP主控模塊傳遞的原始數(shù)據(jù)，實(shí)現(xiàn)固態(tài)IDE硬盤 接口時(shí)序邏輯，實(shí)現(xiàn)DM9000A網(wǎng)卡芯片接口時(shí)序邏輯等。在對(duì)硬盤操作的過程中，DSP主控 模塊需要不斷讀取硬盤的參數(shù)，用來判斷下次寫入的LBA地址以及下一個(gè)文件的建立，因 此讀寫硬盤的數(shù)據(jù)分別放在FPGA接口控制模塊生成的2個(gè)FIFO中，一個(gè)用來保存從硬盤 讀出的數(shù)據(jù)(FIFOR)，另一個(gè)用來保存需寫入硬盤的數(shù)據(jù)(FIFOW)。兩個(gè)FIFO對(duì)應(yīng)的固態(tài) IDE硬盤端數(shù)據(jù)寬度均為16位，另一端均為32位。這點(diǎn)是出于16位的固態(tài)IDE硬盤數(shù)據(jù) 接口和32位的TS201S數(shù)據(jù)寬度接口考慮的。此外，數(shù)據(jù)線邏輯控制負(fù)責(zé)切換寄存器還是 FIFO連接到固態(tài)IDE硬盤的數(shù)據(jù)總線；IDE狀態(tài)單元用來反映硬盤當(dāng)前是否可讀/寫狀態(tài)， 配合DSP主控模塊讀寫硬盤操作；讀寫狀態(tài)反映最近一次硬盤讀寫是否正常；地址線邏輯 控制配合不同的寄存器生成不同的地址，將配置讀寫硬盤的參數(shù)發(fā)送給硬盤；IDE讀寫控 制負(fù)責(zé)管理和生成固態(tài)IDE硬盤的讀寫信號(hào)。通過RJ45網(wǎng)線接口傳輸數(shù)據(jù)時(shí)，F(xiàn)PGA接口 控制模塊只需根據(jù)DM9000A狀態(tài)控制進(jìn)行發(fā)數(shù)，因此只生成一個(gè)用來保存發(fā)送數(shù)據(jù)的FIFO 即可(FIFOW)，位寬同樣為32位入16位出。網(wǎng)卡狀態(tài)寄存器用來反映當(dāng)前是否可發(fā)送數(shù) 據(jù)；網(wǎng)卡寄存器控制單元用來讀寫DM9000A的寄存器組，完成網(wǎng)卡初始化、喚醒PHY、建立系 統(tǒng)IP、配置地址、發(fā)送命令等操作，通過RJ45接口將數(shù)據(jù)傳出。如圖1所示。所述ADC數(shù)據(jù)采集模塊選用ADI公司的AD9430，該器件提供有兩種數(shù)據(jù)輸出接口模式，即雙端口 3. 3VCM0S輸出和LVDS輸出。在CMOS模式下，每個(gè)通道的數(shù)據(jù)通過率 為105MSPS，且有交替數(shù)據(jù)輸出和并行數(shù)據(jù)輸出兩種方式；在LVDS模式下，數(shù)據(jù)通過率為 210MSPS,可與帶有LVDS接收器的芯片進(jìn)行直接接口。該模塊負(fù)責(zé)完成雷達(dá)原始波形信號(hào) 的模數(shù)轉(zhuǎn)換。所述SDRAM數(shù)據(jù)緩存單元即Synchronous DRAM(同步動(dòng)態(tài)內(nèi)存)，它與系統(tǒng)總線同 步工作，避免了在系統(tǒng)總線對(duì)異步DRAM進(jìn)行操作時(shí)同步所需的額外等待時(shí)間，可加快數(shù)據(jù) 的傳輸速度。該單元負(fù)責(zé)將采集到的雷達(dá)信號(hào)原始數(shù)據(jù)緩存起來，然后再通過DSP主控模 塊將數(shù)據(jù)傳遞給FPGA接口控制模塊，由FPGA接口控制模塊控制接口時(shí)序邏輯，將數(shù)據(jù)存儲(chǔ) 到固態(tài)IDE硬盤中或通過RJ45網(wǎng)線傳出。所述網(wǎng)絡(luò)接口芯片選用臺(tái)灣聯(lián)杰國(guó)際(DAVIC0M)公司生產(chǎn)的一款低成本單芯片 快速以太網(wǎng)控制器DM9000A，帶通用處理器接口，支持8/16位數(shù)據(jù)總線模式，16KB非易失 性FLASH存儲(chǔ)器，采用48腳TQFP封裝。DM9000A芯片實(shí)現(xiàn)以太網(wǎng)媒體介質(zhì)訪問層(MAC) 和物理層(PHY)的功能，包括MAC數(shù)據(jù)幀的組裝/拆分與收發(fā)、地址識(shí)別、CRC編碼/校驗(yàn)、 MLT-3編碼器、接收噪聲抑制、輸出脈沖成形、超時(shí)重傳、鏈路完整性測(cè)試、信號(hào)極性檢測(cè)與 糾正等。所述固態(tài)IDE硬盤的結(jié)構(gòu)與傳統(tǒng)機(jī)械硬盤類似，區(qū)別在于原來機(jī)械部分的馬達(dá)、 碟片換成了閃存顆粒，磁盤主控芯片、PCB總線連接接口均保留下來。固態(tài)存儲(chǔ)被認(rèn)為是存 儲(chǔ)行業(yè)的技術(shù)革新，目前基于FLASH的固態(tài)存儲(chǔ)陣列正在迅猛發(fā)展，其具有無機(jī)械結(jié)構(gòu)、讀 寫延遲極小、低功耗、低噪音等眾多優(yōu)點(diǎn)。其中固態(tài)IDE硬盤通過寄存器訪問進(jìn)行讀寫操作，相對(duì)DMA方式更加穩(wěn)定可靠，適合工業(yè)應(yīng)用。該固態(tài)IDE硬盤負(fù)責(zé)完成雷達(dá)原始數(shù)據(jù)的 存儲(chǔ)。所述電源芯片選用TI公司的TPS54610芯片，它負(fù)責(zé)提供整個(gè)系統(tǒng)工作所需 的電壓。本發(fā)明用到四種電壓1.05V、1.5V、2. 5V和3. 3V。其中，1. 05V為DSP主控 模塊ADSP-TS201S的內(nèi)核供電電壓，1. 5V為FPGA接口控制模塊的內(nèi)核供電電壓以及 ADSP-TS201S的SDRAM數(shù)據(jù)緩存單元供電電壓，2. 5V為TS201S的I/O供電電壓，3. 3V為 FPGA接口控制模塊的I/O供電電壓以及其它芯片的供電電壓。硬件電源層分布中，1.05V 和3. 3V共用一個(gè)電源層，1. 5V、2. 5V分別為單獨(dú)的電源層。由于外部系統(tǒng)只對(duì)記錄儀提供 5V和12V電壓，所以在記錄儀硬件系統(tǒng)中，需要設(shè)計(jì)電壓轉(zhuǎn)換電路。電壓轉(zhuǎn)換芯片選用TI 公司的TPS54610芯片，可提供-0. 6 IOV的輸出電壓。本雙接口雷達(dá)數(shù)據(jù)記錄儀內(nèi)部具有固態(tài)IDE硬盤和網(wǎng)卡切換控制邏輯，可根據(jù)使 用環(huán)境自由選擇，下面分別對(duì)實(shí)現(xiàn)過程進(jìn)行詳細(xì)介紹。1.固態(tài)IDE硬盤接口
IDE接口引腳可分為以下幾類16位1/0，讀寫使能信號(hào)DIOR和DI0W，片選信號(hào) CSl和CS0，地址線DA2、DAl和DAO等，如圖1所示。主機(jī)通過讀寫寄存器實(shí)現(xiàn)對(duì)IDE接口 的控制，CS1、CS0、DA2、DA1和DAO這五個(gè)信號(hào)用來區(qū)分寄存器的地址，圖2列出了需要用到 的寄存器地址映射，各寄存器意義如下數(shù)據(jù)寄存器(IFO)是主機(jī)和硬盤控制器的緩沖區(qū)之間進(jìn)行8位或16位數(shù)據(jù)交換 用的寄存器，使用該寄存器進(jìn)行數(shù)據(jù)傳輸?shù)姆绞椒Q程序輸入輸出方式，即PIO方式，數(shù)據(jù)交 換的另一種方式是通過DMA通道，這種方式不使用數(shù)據(jù)寄存器進(jìn)行數(shù)據(jù)交換。錯(cuò)誤寄存器(IFl)該寄存器包含了上次命令執(zhí)行后硬盤的診斷信息。扇區(qū)計(jì)數(shù)寄存器(1F2)指明所要讀/寫的扇區(qū)總數(shù)，其中0表示傳輸256個(gè)扇區(qū)， 如果在數(shù)據(jù)讀寫過程發(fā)生錯(cuò)誤，寄存器將保存尚未讀寫的扇區(qū)數(shù)目。扇區(qū)號(hào)寄存器、磁道數(shù)寄存器(2個(gè))和磁頭寄存器合稱為介質(zhì)地址寄存器，可以 用柱面/磁頭/扇區(qū)(即CHS)方式或LBA方式進(jìn)行尋址。狀態(tài)寄存器(1F7)保存硬盤控制器命令執(zhí)行后的狀態(tài)和結(jié)果。命令寄存器(1F7)包含執(zhí)行的命令代碼。當(dāng)向命令寄存器寫命令時(shí)，該命令的相 關(guān)參數(shù)必須先寫入。在寫命令時(shí)，狀態(tài)寄存器的BSY位置1。如果命令非法，則中止執(zhí)行。FPGA接口控制模塊對(duì)固態(tài)IDE硬盤的操作分為三類，分別是上電初始化，讀操作 和寫操作，均使用有限狀態(tài)機(jī)實(shí)現(xiàn)。狀態(tài)機(jī)的跳轉(zhuǎn)條件主要取決于硬盤的狀態(tài)寄存器，其中 第7位BSY位(忙閑信號(hào))，第6位RDY位(準(zhǔn)備就緒信號(hào))和第3位DRQ位(數(shù)據(jù)請(qǐng)求信 號(hào))是判斷的重點(diǎn)。上電初始化是硬盤讀寫操作的第一步，主要完成硬盤的復(fù)位和工作模式設(shè)置。系 統(tǒng)上電后，首先將RSET信號(hào)拉低25us進(jìn)行硬復(fù)位，等待2ms之后開始查詢硬盤的狀態(tài)寄存 器，判斷BSY位是否為0，如果為0，表明硬盤處于非“忙”狀態(tài)，繼續(xù)流程，否則繼續(xù)查詢狀態(tài) 寄存器，直到滿足要求為止。當(dāng)硬盤非“忙”時(shí)進(jìn)行硬盤工作模式的設(shè)置，這里采用PI04工 作模式，其峰值數(shù)據(jù)傳輸率可達(dá)16. 6MB/s。在設(shè)置PI04模式時(shí)，需要配置磁頭寄存器(1F6) 為“OxEO”，選擇主驅(qū)動(dòng)器；配置輔助狀態(tài)寄存器(3F6)為“OxOA”，關(guān)閉中斷，選擇查詢模式； 配置特性寄存器(IFl)為“0x03”，選擇PI04工作模式；配置扇區(qū)數(shù)寄存器(1F2)為“OxOC”，采用LBA邏輯尋址方式進(jìn)行數(shù)據(jù)尋址；最后配置命令寄存器(1F7)為“OxEF”，發(fā)送配置命 令。硬盤工作模式配置結(jié)束后，再次查詢硬盤狀態(tài)寄存器，當(dāng)BSY為O且RDY為1時(shí)，表明 配置生效，此時(shí)硬盤的狀態(tài)機(jī)應(yīng)進(jìn)入空閑狀態(tài)，等待讀寫操作。硬盤的寫操作過程如下空閑狀態(tài)下，當(dāng)FPGA接口控制模塊收到DSP主控模塊的 寫命令后，檢查硬盤狀態(tài)寄存器，若BSY位為0，F(xiàn)PGA接口控制模塊向硬盤發(fā)送寫數(shù)據(jù)的扇 區(qū)數(shù)和扇區(qū)起始LBA地址(1F2 1F6)，該5個(gè)寄存器配置結(jié)束后再次檢查狀態(tài)寄存器，直 至IJ BSY位為0且RDY位為1后，向硬盤命令寄存器(1F7)發(fā)送寫命令“0x30”并第三次檢 查狀態(tài)寄存器，如果BSY位為0且DRQ位為1，表明硬盤已經(jīng)準(zhǔn)備好數(shù)據(jù)，可以進(jìn)行數(shù)據(jù)傳 輸。此時(shí)FPGA接口控制模塊從FIFOW中讀取512字節(jié)(1扇區(qū))數(shù)據(jù)并寫入硬盤數(shù)據(jù)寄存 器(1F0)。寫完一扇區(qū)數(shù)據(jù)后，第四次檢查狀態(tài)寄存器，若DRQ位為0，表明無數(shù)據(jù)請(qǐng)求，此 時(shí)置位FPGA接口控制模塊的讀寫狀態(tài)寄存器，標(biāo)識(shí)寫操作結(jié)果，并返回空閑狀態(tài)；若DRQ位 為1，則表示硬盤寫操作沒有結(jié)束，繼續(xù)寫入下一扇區(qū)數(shù)據(jù)，重復(fù)寫操作的過程，直到DRQ位 為0之后返回空閑狀態(tài)。
硬盤讀操作與寫操作類似，區(qū)別在于讀命令為“0x20”，其余和硬盤寫操作完全相 同。FPGA接口控制模塊控制固態(tài)IDE硬盤接口的流程如圖3所示。2.RJ45 網(wǎng)線接口本系統(tǒng)通過FPGA接口控制模塊直接控制DM9000A來實(shí)現(xiàn)RJ45網(wǎng)線接口。上電時(shí)， FPGA接口控制模塊配置DM9000A的網(wǎng)絡(luò)控制寄存器NCR、中斷屏蔽寄存器IMR等完成其初 始化。隨后，DM9000A進(jìn)入數(shù)據(jù)收發(fā)等待狀態(tài)，當(dāng)要向以太網(wǎng)發(fā)送數(shù)據(jù)幀時(shí)，F(xiàn)PGA接口控制 模塊先將數(shù)據(jù)打包成UDP或IP數(shù)據(jù)包，并通過16位總線逐字節(jié)發(fā)送到DM9000A的數(shù)據(jù)發(fā) 送緩存中，然后將數(shù)據(jù)長(zhǎng)度等信息傳給DM9000A的相應(yīng)寄存器。發(fā)送使能命令后，DM9000A 將緩存的數(shù)據(jù)和數(shù)據(jù)幀信息進(jìn)行MAC組幀并發(fā)送出去。2. 1DM9000A 初始化DM9000A需要在上電后對(duì)內(nèi)部寄存器進(jìn)行初始化，該過程通過FPGA接口控制模塊 對(duì)DM9000A的數(shù)據(jù)總線進(jìn)行操作，具體流程如下(1)喚醒 PHY復(fù)位后，DM9000A恢復(fù)默認(rèn)的休眠狀態(tài)，以降低功耗，因此需要首先喚醒PHY。設(shè)置 通用寄存器GPR(IFH)的BitW]位為0即可。(2)進(jìn)行兩次軟復(fù)位設(shè)置網(wǎng)絡(luò)控制寄存器NCR(OOH)的Bit[l:0]位為“11”，保持20 μ s，然后再將其置 為“00”，此為一次軟復(fù)位操作，重復(fù)一次即完成兩次系統(tǒng)軟復(fù)位。(3)配置NCR寄存器通過改變網(wǎng)絡(luò)控制寄存器NCR可以選擇設(shè)置內(nèi)部或者外部PHY、全雙工或者半雙 工模式、使能喚醒事件等網(wǎng)絡(luò)操作。本系統(tǒng)設(shè)置NCR的Bit [2:1]位為“00”，配置為正常模式。(4)設(shè)置中斷屏蔽寄存器IMR(FFH)的Bit[7]位為1，使能RX/TX緩沖器的內(nèi)存讀 寫地址指針的自動(dòng)返回功能。(5)設(shè)置MAC地址
將48位MAC地址依次寫入物理層地址寄存器PAR(10H 15H)。(6)清除發(fā)送狀態(tài)設(shè)置網(wǎng)絡(luò)狀態(tài)寄存器NSR(OIH)為2CH，清除TX狀態(tài)標(biāo)志；設(shè)置中斷狀態(tài)寄存器 ISR(FEH)為3H1，清除中斷狀態(tài)標(biāo)志。通過以上步驟，DM9000A已完成初始化操作。2. 2數(shù)據(jù)發(fā)送DM9000A中的發(fā)送緩沖區(qū)可以同時(shí)存儲(chǔ)兩幀數(shù)據(jù)，按照先后順序命名為幀I和幀 II。DM9000A上電初始化后，發(fā)送緩存區(qū)的起始地址是00H，當(dāng)前數(shù)據(jù)幀編號(hào)為幀I。兩幀數(shù) 據(jù)的狀態(tài)控制字分別記錄在DM9000A的狀態(tài)寄存器03H和04H中。發(fā)送過程如下首先，F(xiàn)PGA接口控制模塊利用寫操作寄存器MWCMD (F8H)向DM9000A的發(fā)送緩存 區(qū)中寫入發(fā)送數(shù)據(jù)幀，即需要先寫入6字節(jié)的目的MAC地址，再寫入6字節(jié)的源MAC地址， 最后再寫入發(fā)送數(shù)據(jù)。然后，F(xiàn)PGA接口控制模塊利用寫操作寄存器MWCMD將數(shù)據(jù)幀長(zhǎng)度寫 入寄存器FCH和FDH，數(shù)據(jù)長(zhǎng)度為16位，將高8位寫入寄存器FCH，低8位寫入寄存器FDH。 最后，F(xiàn)PGA將發(fā)送控制寄存器TCR(02H)的Bit[l]置為1，向DM9000A發(fā)出發(fā)送數(shù)據(jù)指令。 DM9000A會(huì)自動(dòng)做一些處理才將數(shù)據(jù)發(fā)往以太網(wǎng)，包括插入報(bào)頭和幀起始分隔符，插入來 自上層協(xié)議的數(shù)據(jù)，如果數(shù)據(jù)量小于64字節(jié)，則自動(dòng)補(bǔ)齊64字節(jié)，根據(jù)目標(biāo)地址、源地址、 長(zhǎng)度/類型和數(shù)據(jù)產(chǎn)生CRC校驗(yàn)序列，并插入校驗(yàn)序列位等，這些處理都無需FPGA干預(yù)。處 理完畢后，DM9000A即開始發(fā)送幀I。中斷狀態(tài)寄存器ISR中的PTS標(biāo)志位是發(fā)送中斷標(biāo)志 位，當(dāng)一幀數(shù)據(jù)發(fā)送完畢后，PTS自動(dòng)置為0，F(xiàn)PGA接口控制模塊檢測(cè)到該標(biāo)志后應(yīng)清除中 斷標(biāo)志位以便發(fā)送新的數(shù)據(jù)幀。在幀I發(fā)送的同時(shí)，幀II的數(shù)據(jù)即可寫入發(fā)送緩存區(qū)。幀 I發(fā)送完后，將幀II的數(shù)據(jù)長(zhǎng)度寫入寄存器FCH和FDH，最后將發(fā)送控制寄存器NSR(OIH) 的Bit[l]置為1，即可開始幀II的發(fā)送。依此類推，下面發(fā)送的幀將會(huì)繼續(xù)編號(hào)為幀I、幀
II、幀I、幀II......按照同樣的方式發(fā)送。通過對(duì)2個(gè)發(fā)送緩沖區(qū)進(jìn)行輪換操作，不僅可
以避免覆蓋上次未發(fā)完的數(shù)據(jù)而產(chǎn)生錯(cuò)誤，也可以有效減少系統(tǒng)的等待時(shí)間，提高數(shù)據(jù)發(fā) 送效率。網(wǎng)絡(luò)接口工作流程如圖4所示。本雷達(dá)數(shù)據(jù)記錄儀的兩種接口均經(jīng)過嚴(yán)格性能測(cè)試，滿足指標(biāo)要求。固態(tài)IDE硬 盤選用32G、64G、128G等容量進(jìn)行多次試驗(yàn)，平均速度達(dá)到14MB/S，并選用APR0公司一款軍 用級(jí)寬溫(-40 +85°C )硬盤W2FD64GS-BISI進(jìn)行測(cè)試，系統(tǒng)工作正常，數(shù)據(jù)記錄時(shí)間超過 80分鐘，可滿足機(jī)載應(yīng)用環(huán)境要求。RJ45網(wǎng)線接口經(jīng)多次測(cè)試，平均速度達(dá)到5MB/S，采用 五類線最遠(yuǎn)傳輸距離達(dá)到100米，PC端軟件接收數(shù)據(jù)穩(wěn)定可靠，連續(xù)工作時(shí)間可達(dá)5小時(shí) 以上，滿足系統(tǒng)要求。本發(fā)明采用DSP+FPGA架構(gòu)，具有易擴(kuò)展、性能穩(wěn)定、適應(yīng)多種設(shè)備等優(yōu)點(diǎn)。固態(tài) IDE硬盤抗震性能好，工作穩(wěn)定，具有可更換性，增強(qiáng)記錄儀的重復(fù)利用性并降低成本，相對(duì) 于磁帶機(jī)和磁盤陣列顯著減輕了體積和重量，滿足小型化和機(jī)載應(yīng)用要求。RJ45網(wǎng)線可與 PC、嵌入式等設(shè)備連接，有效傳輸距離長(zhǎng)，適應(yīng)多種使用環(huán)境。本記錄儀采樣頻率高，存儲(chǔ)速 度快，可以廣泛地應(yīng)用于各種雷達(dá)測(cè)試和掛飛試驗(yàn)。
權(quán)利要求
一種雙接口雷達(dá)數(shù)據(jù)記錄儀，其特征在于它是由DSP主控模塊、FPGA接口控制模塊、ADC數(shù)據(jù)采集模塊、SDRAM數(shù)據(jù)緩存單元、網(wǎng)絡(luò)接口芯片、固態(tài)IDE硬盤和電源芯片組成；它們之間的連接關(guān)系是SDRAM數(shù)據(jù)緩存單元與DSP主控模塊相連，用于數(shù)據(jù)緩存；DSP主控模塊和ADC數(shù)據(jù)采集模塊均與FPGA接口控制模塊通過總線相連，進(jìn)行數(shù)據(jù)交換；FPGA接口控制模塊控制固態(tài)IDE硬盤和網(wǎng)絡(luò)接口芯片完成數(shù)據(jù)記錄；電源芯片負(fù)責(zé)提供整個(gè)系統(tǒng)工作所需的電壓；所述DSP主控模塊是高端處理器TS201S，它采用模塊化設(shè)計(jì)，每個(gè)模塊單獨(dú)完成各自的功能，它包括數(shù)據(jù)緩存模塊、FAT32文件格式生成模塊和FPGA通信模塊；它們之間的連接關(guān)系是數(shù)據(jù)緩存模塊、FAT32文件格式生成模塊分別與FPGA通信模塊通過數(shù)據(jù)總線、地址總線和控制總線相連，數(shù)據(jù)緩存模塊將原始數(shù)據(jù)和FAT32文件格式數(shù)據(jù)一起傳給FPGA通信模塊；該數(shù)據(jù)緩存模塊內(nèi)部開辟出一塊內(nèi)存區(qū)域RXRAM即接收隨機(jī)存取存儲(chǔ)器，與FPGA接口控制模塊生成的FIFO即先進(jìn)先出存儲(chǔ)器通過數(shù)據(jù)總線、控制總線相連，把雷達(dá)原始數(shù)據(jù)從FIFO讀取到RXRAM內(nèi)，完成原始數(shù)據(jù)的采集和打包；由于高端處理器TS201S具有SDRAM控制器，因此該數(shù)據(jù)緩存模塊與SDRAM數(shù)據(jù)緩存單元通過數(shù)據(jù)總線、地址總線和控制總線直接相連，把打包后的原始數(shù)據(jù)緩存到SDRAM數(shù)據(jù)緩存單元，并在緩存一定幀數(shù)的數(shù)據(jù)后，數(shù)據(jù)緩存模塊將其一起讀回DSP主控模塊的內(nèi)存中，并傳遞給FPGA通信模塊；該FAT32文件格式生成模塊的結(jié)構(gòu)由中斷和查詢寄存器組成，首先查詢判斷硬盤是否需要建立新文件，如果需要建立新文件，那么本模塊就需要先創(chuàng)建一個(gè)硬盤需要的FDT表，用來管理硬盤中的文件名；對(duì)于硬盤保存的文件，它們的文件名都在FDT這個(gè)表中記載；DSP主控模塊查詢FDT表是否已經(jīng)建立，如果建立，那么說明新文件開始創(chuàng)建了，本模塊還需要建立一個(gè)管理每個(gè)文件里面數(shù)據(jù)的簇鏈，即FAT文件分配表，當(dāng)硬盤連接PC時(shí)，操作系統(tǒng)就可以認(rèn)出硬盤中的文件；該FPGA通信模塊主要由DMA控制器構(gòu)成，雷達(dá)原始數(shù)據(jù)采樣完成并緩存后存儲(chǔ)在DSP主控模塊內(nèi)存中后，該數(shù)據(jù)通過DMA即直接內(nèi)存訪問方式傳遞到FPGA接口控制模塊生成的FIFO中，寫給固態(tài)IDE硬盤、網(wǎng)絡(luò)接口芯片DM9000A；DSP主控模塊和FPGA接口控制模塊之間約定了一些標(biāo)志位，用來傳遞命令和反映系統(tǒng)當(dāng)前工作狀態(tài)；所述FPGA接口控制模塊負(fù)責(zé)完成系統(tǒng)接口控制功能，控制ADC數(shù)據(jù)采集模塊進(jìn)行采樣，接收DSP主控模塊傳遞的原始數(shù)據(jù)，實(shí)現(xiàn)固態(tài)IDE硬盤接口時(shí)序邏輯，實(shí)現(xiàn)網(wǎng)絡(luò)接口芯片DM9000A接口時(shí)序邏輯；其結(jié)構(gòu)形式是它由DSP配置模塊、控制ADC進(jìn)行雷達(dá)原始數(shù)據(jù)采樣的ADC控制模塊、用來控制硬盤時(shí)序邏輯的固態(tài)IDE硬盤接口控制模塊和用來控制網(wǎng)絡(luò)接口芯片DM9000A的控制模塊組成；它們之間的連接關(guān)系是DSP配置模塊在上電后對(duì)DSP進(jìn)行配置，ADC控制模塊負(fù)責(zé)生成ADC工作所需的時(shí)序邏輯，ADC控制模塊與固態(tài)IDE硬盤接口控制模塊和網(wǎng)絡(luò)接口芯片控制模塊均相連，可自主切換兩種數(shù)據(jù)接口；該DSP配置模塊由組合邏輯電路構(gòu)成，系統(tǒng)上電后，F(xiàn)PGA接口控制模塊將DSP主控模塊對(duì)應(yīng)管腳進(jìn)行配置，同時(shí)將DSP主控模塊輸出時(shí)鐘作為本地時(shí)鐘，全局按此頻率來運(yùn)行，F(xiàn)PGA接口控制模塊對(duì)DSP主控模塊進(jìn)行配置使DSP能進(jìn)入仿真環(huán)境，實(shí)現(xiàn)JTAG即聯(lián)合測(cè)試行為組織在線調(diào)試；該ADC控制模塊由時(shí)序邏輯構(gòu)成，其模數(shù)轉(zhuǎn)換器件是AD9430，它搭建出工作所需時(shí)序邏輯；AD9430具有雙路輸出功能，即輸出按照第“N，N+2，N+4，...”和第“N+1，N+3，N+5...”采樣點(diǎn)分為兩路，AD9430提供輸出同步時(shí)鐘，在同步時(shí)鐘的上升沿將兩路采樣數(shù)據(jù)輸出到管腳，并將數(shù)據(jù)存入FPGA接口控制模塊生成的FIFO中，由DSP主控模塊讀走；該固態(tài)IDE硬盤接口控制模塊由有限狀態(tài)機(jī)構(gòu)成，通過讀寫固態(tài)IDE硬盤的寄存器組完成硬盤初始化、PIO4工作模式建立和數(shù)據(jù)傳輸過程；固態(tài)IDE硬盤具有PIO和DMA兩類工作模式，PIO工作模式通過I/O端口指令進(jìn)行數(shù)據(jù)讀寫，記錄儀選擇PIO模式中速度最快的PIO4模式，兼顧傳輸速度和系統(tǒng)穩(wěn)定性；本模塊生成了兩個(gè)FIFO，分別用來保存寫入即FIFOW和讀出即FIFOR的硬盤數(shù)據(jù)，避免了讀寫操作沖突，提高系統(tǒng)穩(wěn)定；此外，數(shù)據(jù)線邏輯控制負(fù)責(zé)切換固態(tài)IDE硬盤的數(shù)據(jù)總線連接寄存器還是FIFO；IDE狀態(tài)單元用來反映硬盤當(dāng)前是否可讀/寫狀態(tài)，配合DSP主控模塊進(jìn)行硬盤讀寫操作；讀寫狀態(tài)反映最近一次硬盤讀寫是否正常；地址線邏輯控制配合不同的寄存器生成不同的地址，將配置讀寫硬盤的參數(shù)發(fā)送給硬盤；IDE讀寫控制負(fù)責(zé)管理和生成固態(tài)IDE硬盤的讀寫信號(hào)；該網(wǎng)絡(luò)接口芯片控制模塊同樣由有限狀態(tài)機(jī)構(gòu)成，記錄儀的網(wǎng)線接口只用來輸出原始數(shù)據(jù)，不需要接收外界信息，因此FPGA接口控制模塊只需根據(jù)DM9000A狀態(tài)控制發(fā)數(shù)，只生成一個(gè)用來保存發(fā)送數(shù)據(jù)的FIFO即可—寫入即FIFOW；網(wǎng)卡狀態(tài)寄存器用來反映當(dāng)前是否可發(fā)送數(shù)據(jù)；網(wǎng)卡寄存器控制單元用來讀寫DM9000A的寄存器組，完成網(wǎng)卡初始化、喚醒PHY、建立系統(tǒng)IP、配置地址和發(fā)送命令操作；在對(duì)硬盤操作的過程中，DSP主控模塊需要不斷讀取硬盤的參數(shù)，用來判斷下次寫入的LBA地址以及下一個(gè)文件的建立，讀寫硬盤的數(shù)據(jù)分別放在FPGA接口控制模塊生成的2個(gè)FIFO中，一個(gè)用來保存從硬盤讀出的數(shù)據(jù)即FIFOR，另一個(gè)用來保存需寫入硬盤的數(shù)據(jù)即FIFOW，兩個(gè)FIFO對(duì)應(yīng)的固態(tài)IDE硬盤端數(shù)據(jù)寬度均為16位，另一端均為32位；這點(diǎn)出于16位的固態(tài)IDE硬盤數(shù)據(jù)接口和32位的TS201S數(shù)據(jù)寬度接口考慮，通過RJ45網(wǎng)線接口傳輸數(shù)據(jù)時(shí)，F(xiàn)PGA只需根據(jù)DM9000A狀態(tài)控制進(jìn)行發(fā)數(shù)，只生成一個(gè)用來保存發(fā)送數(shù)據(jù)的FIFO即可—寫入即FIFOW，位寬同樣為32位入16位出；所述ADC數(shù)據(jù)采集模塊是AD9430，它提供兩種數(shù)據(jù)輸出接口模式，即雙端口3.3VCMOS輸出和LVDS輸出；在CMOS模式下，每個(gè)通道的數(shù)據(jù)通過率為105MSPS，且有交替數(shù)據(jù)輸出和并行數(shù)據(jù)輸出兩種方式；在LVDS模式下，數(shù)據(jù)通過率為210MSPS，可與帶有LVDS接收器的FPGA芯片進(jìn)行直接接口；該模塊負(fù)責(zé)完成雷達(dá)原始波形信號(hào)的模數(shù)轉(zhuǎn)換；所述SDRAM數(shù)據(jù)緩存單元是同步動(dòng)態(tài)內(nèi)存Synchronous DRAM，它與系統(tǒng)總線同步工作，避免了在系統(tǒng)總線對(duì)異步DRAM進(jìn)行操作時(shí)同步所需的額外等待時(shí)間，可加快數(shù)據(jù)的傳輸速度；該單元負(fù)責(zé)將采集到的雷達(dá)信號(hào)原始數(shù)據(jù)緩存起來，然后再通過DSP主控模塊將數(shù)據(jù)傳遞給FPGA接口控制模塊，由FPGA接口控制模塊控制接口時(shí)序邏輯，將數(shù)據(jù)存儲(chǔ)到固態(tài)IDE硬盤中或通過RJ45網(wǎng)線傳出；所述網(wǎng)絡(luò)接口芯片是DM9000A，它帶通用處理器接口，支持8/16位數(shù)據(jù)總線模式，16KB非易失性FLASH存儲(chǔ)器，采用48腳TQFP封裝；該DM9000A芯片實(shí)現(xiàn)以太網(wǎng)媒體介質(zhì)訪問層即MAC和物理層即PHY的功能，包括MAC數(shù)據(jù)幀的組裝/拆分與收發(fā)、地址識(shí)別、CRC編碼/校驗(yàn)、MLT-3編碼器、接收噪聲抑制、輸出脈沖成形、超時(shí)重傳、鏈路完整性測(cè)試和信號(hào)極性檢測(cè)與糾正；所述固態(tài)IDE硬盤的結(jié)構(gòu)是由閃存顆粒，磁盤主控芯片、PCB總線連接接口構(gòu)成；該固態(tài)IDE硬盤通過寄存器訪問進(jìn)行讀寫操作，負(fù)責(zé)完成雷達(dá)原始數(shù)據(jù)的存儲(chǔ)；所述電源芯片是TPS54610芯片，可提供-0.6～10V的輸出電壓；記錄儀用到四種電壓1.05V、1.5V、2.5V和3.3V；1.05V為DSP主控模塊ADSP-TS201S的內(nèi)核供電電壓，1.5V為FPGA接口控制模塊的內(nèi)核供電電壓以及SDRAM數(shù)據(jù)緩存單元供電電壓，2.5V為TS201S的I/O供電電壓，3.3V為FPGA接口控制模塊的I/O供電電壓以及其它芯片的供電電壓；硬件電源層分布中，1.05V和3.3V共用一個(gè)電源層，1.5V、2.5V分別為單獨(dú)的電源層。
全文摘要
本發(fā)明一種雙接口雷達(dá)數(shù)據(jù)記錄儀，它是由DSP主控模塊、FPGA接口控制模塊、ADC數(shù)據(jù)采集模塊、SDRAM數(shù)據(jù)緩存單元、網(wǎng)絡(luò)接口芯片、固態(tài)IDE硬盤和電源芯片組成。它們之間的連接關(guān)系是SDRAM數(shù)據(jù)緩存單元與DSP主控模塊相連，用于數(shù)據(jù)緩存；DSP主控模塊和ADC數(shù)據(jù)采集模塊均與FPGA接口控制模塊通過總線相連，進(jìn)行數(shù)據(jù)交換；FPGA接口控制模塊控制固態(tài)IDE硬盤和網(wǎng)絡(luò)接口芯片完成數(shù)據(jù)記錄；電源芯片負(fù)責(zé)提供整個(gè)系統(tǒng)工作所需的電壓。本記錄儀系統(tǒng)集成在一片PCB上，雙接口功能均通過一片DSP和一片F(xiàn)PGA編程實(shí)現(xiàn)，減少了專用芯片的使用，節(jié)省PCB面積并減輕系統(tǒng)重量，且具有使用靈活，易于修改的優(yōu)點(diǎn)。它在通信控制技術(shù)領(lǐng)域里具有實(shí)用價(jià)值和廣闊地應(yīng)用前景。
文檔編號(hào)G01S7/02GK101839974SQ20101016926
公開日2010年9月22日 申請(qǐng)日期2010年5月5日 優(yōu)先權(quán)日2010年5月5日
發(fā)明者姚旺, 張文昊, 張玉璽, 李偉, 王俊, 蔣海 申請(qǐng)人:北京航空航天大學(xué)