專(zhuān)利名稱(chēng)：超級(jí)電容檢測(cè)控制電路系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及超級(jí)電容技術(shù)領(lǐng)域，特別地，涉及一種超級(jí)電容檢測(cè)控制電路系統(tǒng)。
背景技術(shù)：
在節(jié)能減排、發(fā)展綠色能源的號(hào)召下，電動(dòng)汽車(chē)的使用和普及已成為一種趨勢(shì)。電動(dòng)汽車(chē)與傳統(tǒng)的內(nèi)燃機(jī)車(chē)輛相比，因?yàn)榫哂泄?jié)能、環(huán)保和運(yùn)行安靜的優(yōu)良工作 性能而成為當(dāng)前新一代汽車(chē)研發(fā)技術(shù)中的熱點(diǎn)。目前，電動(dòng)汽車(chē)的電能存儲(chǔ)裝置主要有蓄 電池和超級(jí)電容(UC)兩種。由于超級(jí)電容具有內(nèi)阻小、效率高、循環(huán)壽命長(zhǎng)、重量輕的特 點(diǎn)，被普遍認(rèn)為是電動(dòng)汽車(chē)電能存儲(chǔ)的最佳選擇。超級(jí)電容可用于儲(chǔ)存電能，現(xiàn)有技術(shù)中，為了累積較多能量和較高電壓，通常將多 個(gè)超級(jí)電容串聯(lián)成組，以得到600V以上的電壓。但是，現(xiàn)有技術(shù)中，隨著充放電過(guò)程的反 復(fù)，各個(gè)單體超級(jí)電容會(huì)產(chǎn)生電壓不一致的問(wèn)題，從而使各個(gè)單體超級(jí)電容之間的容量不 一致，從而在超級(jí)電容模組中產(chǎn)生單體超級(jí)電容的損壞，包括爆炸和燃燒。如何對(duì)超級(jí)電容模組中的單體超級(jí)電容的電壓進(jìn)行檢測(cè)，并保證超級(jí)電容模組的 安全工作是一個(gè)尚待解決的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種超級(jí)電容檢測(cè)控制電路系統(tǒng)，其提高了超級(jí)電容模組 的可靠性和安全性。為實(shí)現(xiàn)本發(fā)明目的而提供的一種超級(jí)電容檢測(cè)控制電路系統(tǒng)，包括放電電路裝置 和中央處理器；所述中央處理器控制所述放電電路裝置對(duì)所述超級(jí)電容的兩端電壓進(jìn)行檢測(cè)，并 在檢測(cè)到所述超級(jí)電容的端電壓高于預(yù)設(shè)放電電壓值時(shí)，就輸出一個(gè)高電平信號(hào)，控制所 述放電電路裝置放電，達(dá)到所述超級(jí)電容的自平衡。較優(yōu)地，所述放電電路裝置包括2. 8V電壓檢測(cè)集成電路，功率M0SFET，上拉電阻 和放電電阻；上拉電阻Rl控制功率MOSFET開(kāi)始工作；當(dāng)2.8V電壓檢測(cè)集成電路的輸出口無(wú)信號(hào)時(shí)，上拉電阻兩端電壓為高，功率 MOSFET導(dǎo)通工作；放電電阻當(dāng)功率MOSFET工作時(shí)，進(jìn)行放電。較優(yōu)地，本發(fā)明的超級(jí)電容檢測(cè)控制電路系統(tǒng)，還包括過(guò)壓報(bào)警裝置；在單體超級(jí)電容的端電壓高于預(yù)設(shè)放電電壓值時(shí)，中央處理器控制所述過(guò)壓報(bào)警 裝置對(duì)單體超級(jí)電容的兩端電壓進(jìn)行檢測(cè)；當(dāng)檢測(cè)到單體超級(jí)電容的兩端電壓上升到過(guò)壓報(bào)警電壓時(shí)，所述過(guò)壓報(bào)警裝置輸 出一個(gè)高電平信號(hào)，控制所述過(guò)壓報(bào)警裝置的報(bào)警電路報(bào)警。較優(yōu)地，所述過(guò)壓報(bào)警裝置包括3. OV電壓檢測(cè)集成電路和報(bào)警電路；所述報(bào)警電
4路包括NPN型三極管和蜂鳴器；在單體超級(jí)電容的端電壓高于2. 8V時(shí)，中央處理器控制所述3. OV電壓檢測(cè)IC 對(duì)單體超級(jí)電容的兩端電壓進(jìn)行檢測(cè)，當(dāng)檢測(cè)到單體超級(jí)電容的兩端電壓上升到3. OV時(shí)， 3. OV電壓檢測(cè)IC輸出一個(gè)高電平信號(hào)，控制所述3. OV電壓檢測(cè)IC的報(bào)警電路報(bào)警，報(bào)警 電路的外圍NPN型三極管導(dǎo)通，而使報(bào)警電路上的蜂鳴器發(fā)音以示報(bào)警。較優(yōu)地，超級(jí)電容檢測(cè)控制電路系統(tǒng)，還包括低電壓復(fù)位裝置；中央處理器控制所述低電壓復(fù)位裝置對(duì)所述超級(jí)電容的兩端電壓進(jìn)行檢測(cè)；當(dāng)所述低電壓復(fù)位裝置檢測(cè)到所述超級(jí)電容的兩端電壓低于預(yù)設(shè)復(fù)位電壓時(shí)，輸 出給所述中央處理器一高電平信號(hào)，執(zhí)行出廠復(fù)位狀態(tài)，對(duì)所述超級(jí)電容進(jìn)行放電，直到所 述超級(jí)電容電位為零。 本發(fā)明的有益效果本發(fā)明的超級(jí)電容檢測(cè)控制電路系統(tǒng)，對(duì)超級(jí)電容模組中的 單體超級(jí)電容的電壓進(jìn)行檢測(cè)，使得超級(jí)電容模組的單體電容之間電壓平衡，并在單體電 容為低電壓時(shí)自動(dòng)恢復(fù)出廠設(shè)置，保證超級(jí)電容模組的安全工作。


圖1是本發(fā)明實(shí)施例的超級(jí)電容檢測(cè)控制電路系統(tǒng)結(jié)構(gòu)示意圖；圖2是圖1中的放電電路裝置電路結(jié)構(gòu)示意圖；圖3是本發(fā)明實(shí)施例的超級(jí)電容檢測(cè)控制電路系統(tǒng)放電過(guò)程示意圖；圖4是圖1中的中央處理器(CPU)結(jié)構(gòu)示意圖。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì) 本發(fā)明的超級(jí)電容檢測(cè)控制電路系統(tǒng)進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體 實(shí)施例僅僅用以解釋本發(fā)明而不是對(duì)本發(fā)明的限制。如圖1 4所示，本發(fā)明實(shí)施例的超級(jí)電容檢測(cè)控制電路系統(tǒng)，包括放電電路裝置 2和中央處理器(CPU)l。所述中央處理器1控制所述放電電路裝置2對(duì)所述超級(jí)電容(未示出)的兩端電 壓進(jìn)行檢測(cè)，并在檢測(cè)到所述超級(jí)電容的端電壓高于預(yù)設(shè)放電電壓值時(shí)，就輸出一個(gè)高電 平信號(hào)，控制所述放電電路裝置2放電，達(dá)到所述超級(jí)電容的自平衡。作為一種可實(shí)施方式，如圖2所示，本發(fā)明實(shí)施例的放電電路裝置包括2. 8V 電壓檢測(cè)集成電路(IC)21，功率 MOSFET(Metal Oxide Semicoductor Field Effect Transistor，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管)22，上拉電阻(Rl)23和放電電阻(R2) 24 ；中央處理器控制1所述2. 8V電壓檢測(cè)IC 21對(duì)單體超級(jí)電容的兩端電壓進(jìn)行檢 測(cè)。如圖2所示，如果2. 8V電壓檢測(cè)IC 21檢測(cè)到單體超級(jí)電容的端電壓高于2. 8V 時(shí)，就輸出一個(gè)高電平信號(hào)，控制所述上拉電阻23，使得功率M0SFET22導(dǎo)通，使放電電阻24 工作放電，電流經(jīng)MOSFET 22的D-S極通過(guò)，功率M0SFET22以150 250mA的電流進(jìn)行放 電；同時(shí)所述2. 8V電壓檢測(cè)IC 21繼續(xù)對(duì)單體超級(jí)電容的兩端電壓進(jìn)行檢測(cè)，當(dāng)檢測(cè)到單 體超級(jí)電容的兩端電壓低于2. 7V以下時(shí)，控制所述上拉電阻23，使得功率MOSFET 22不再導(dǎo)通，停止放電電阻24不再放電，使模組內(nèi)單體超級(jí)電容的電壓一致，達(dá)到自平衡。如圖2所示，作為一種可實(shí)施方式，上拉電阻(Rl) 23控制功率MOSFET 22開(kāi)始工 作；當(dāng)2. 8V電壓檢測(cè)集成電路21的輸出口無(wú)信號(hào)時(shí)，上拉電阻(Rl)兩端電壓為高，功率 MOSFET 22導(dǎo)通工作；放電電阻(R2)24當(dāng)功率M0SFET22工作時(shí)，利用此放電電阻24進(jìn)行 放電。較佳地，作為一種可實(shí)施方式，所述功率MOSFET 22為N溝道MOSFET (N-MOSFET)。更佳地，所述放電電阻(R2)24為200歐姆的放電電阻，將電能轉(zhuǎn)換成熱能而消耗 多余的電量，從而達(dá)到平衡的目的。作為一個(gè)例子，下面結(jié)合圖3所示，說(shuō)明本發(fā)明實(shí)施例的2. 8V電壓檢測(cè)IC 21的 工作過(guò)程電源電壓(VDD)在解除電壓(+VDET = 2. 8V)以上時(shí)，N-MOSFET關(guān)閉，無(wú)輸出，配合 外圍硬件工作，上拉電阻(Rl) 23兩端電壓為高，功率MOSFET 22導(dǎo)通工作，放電電阻(R2) 24 當(dāng)MOSFET 22工作時(shí)，利用此電阻進(jìn)行放電；VDD即使下降到+VDET以下時(shí)，只要在檢測(cè)電壓(-VDET = 2. 7V)以上時(shí)，N-M0SFET 還是停止工作，只有VDD下降到-VDET以下時(shí)，N-MOSFET開(kāi)始工作，輸出低電平，所述2. 8V 電壓檢測(cè)IC的上拉電阻，使得功率MOSFET不再導(dǎo)通，放電電阻不再放電；當(dāng)電壓低于最低工作電壓以下時(shí)，2. 8V電壓檢測(cè)IC停止工作，由于上拉電阻Rl的 作用使外部的N-MOSFET工作，配合外圍硬件工作，所述2. 8V電壓檢測(cè)IC的上拉電阻，使得 功率MOSFET不再導(dǎo)通，停止放電電阻不再放電；VDD上升到最低電壓以上時(shí)，即使不到+VDE這個(gè)電壓時(shí)，N-MOSFET輸出也是低，只 有到了 +VDET以上時(shí)才停止輸出，，Rl電阻兩端電壓為高，MOSFET導(dǎo)通工作，放電電阻R2當(dāng) MOSFET工作時(shí)，利用此電阻進(jìn)行放電；2. 8V電壓檢測(cè)IC就這樣周而復(fù)始的重復(fù)以上的動(dòng)作。 較佳地，本發(fā)明實(shí)施例的超級(jí)電容檢測(cè)控制電路系統(tǒng)，還包括過(guò)壓報(bào)警裝置3。在單體超級(jí)電容的端電壓高于預(yù)設(shè)放電電壓值時(shí)，中央處理器1控制所述過(guò)壓報(bào) 警裝置對(duì)單體超級(jí)電容的兩端電壓進(jìn)行檢測(cè)；當(dāng)檢測(cè)到單體超級(jí)電容的兩端電壓上升到過(guò)壓報(bào)警電壓時(shí)，所述過(guò)壓報(bào)警裝置輸 出一個(gè)高電平信號(hào)，控制所述過(guò)壓報(bào)警裝置3的報(bào)警電路報(bào)警。作為一種可實(shí)施方式，過(guò)壓報(bào)警裝置3包括3. OV電壓檢測(cè)集成電路(IC)31和報(bào) 警電路；所述報(bào)警電路包括NPN型三極管32和蜂鳴器33。作為一種可實(shí)施方式，所述3. OV電壓檢測(cè)集成電路(IC)31的電路結(jié)構(gòu)與所述 2. 8V電壓檢測(cè)IC的電路結(jié)構(gòu)基本相同，只是所預(yù)設(shè)的電壓檢測(cè)值不相同，因此，在本發(fā)明 實(shí)施例中，不再一一詳細(xì)描述。在單體超級(jí)電容的端電壓高于2. 8V時(shí)中央處理器控制所述3. OV電壓檢測(cè)IC 31 對(duì)單體超級(jí)電容的兩端電壓進(jìn)行檢測(cè)；在單體超級(jí)電容的端電壓高于2. 8V時(shí)，如果繼續(xù)不停的往單體超級(jí)電容里面充 電，因放電電流有限，所以單體超級(jí)電容的端電壓還在不停地上升。本發(fā)明實(shí)施例的超級(jí)電 容檢測(cè)控制電路系統(tǒng)，在單體超級(jí)電容的端電壓高于2. 8V時(shí)，中央處理器控制所述3. OV電 壓檢測(cè)IC對(duì)單體超級(jí)電容的兩端電壓進(jìn)行檢測(cè)，當(dāng)檢測(cè)到單體超級(jí)電容的兩端電壓上升到3. OV時(shí)，3. OV電壓檢測(cè)IC 31輸出一個(gè)高電平信號(hào)，控制所述過(guò)壓報(bào)警裝置3報(bào)警，報(bào)警 電路的外圍NPN型三極管32導(dǎo)通，而使報(bào)警電路上的蜂鳴器33發(fā)音以示報(bào)警。其后，中央處理器1繼續(xù)控制所述2. 8V電壓檢測(cè)IC 21和所述3. OV電壓檢測(cè)IC 31對(duì)單體超級(jí)電容的兩端電壓進(jìn)行檢測(cè)。當(dāng)發(fā)生報(bào)警或停止充電時(shí)，由于所述放電電路裝置2在工作放電，而此時(shí)電壓在 逐漸的下降，當(dāng)電壓低于2. 9V時(shí)，所述過(guò)壓報(bào)警裝置3停止工作，不再報(bào)警，等待第二次的 報(bào)警工作；當(dāng)電壓繼續(xù)下降到2. 7V時(shí)，所述放電電路裝置2也停止放電，使電壓兩端電平衡 在2. 7V，所述放電電路裝置2也繼續(xù)等待第二次的電壓上升；較佳地，本發(fā)明實(shí)施例的超級(jí)電容檢測(cè)控制電路系統(tǒng)，還包括低電壓復(fù)位裝置4。中央處理器1控制所述低電壓復(fù)位裝置4對(duì)所述超級(jí)電容的兩端電壓進(jìn)行檢測(cè)；當(dāng)所述低電壓復(fù)位裝置4檢測(cè)到所述超級(jí)電容的兩端電壓低于預(yù)設(shè)復(fù)位電壓時(shí)， 輸出給所述中央處理器1 一高電平信號(hào)，執(zhí)行出廠復(fù)位狀態(tài)，對(duì)所述超級(jí)電容進(jìn)行放電，直 到所述超級(jí)電容電位為零。作為一種可實(shí)施方式，本發(fā)明實(shí)施例的低電壓復(fù)位裝置包括1. 2V電壓檢測(cè)集成 電路(IC)和旁路放電電阻。作為一種可實(shí)施方式，所述1. 2V電壓檢測(cè)集成電路(IC)的電路結(jié)構(gòu)與所述2. 8V 電壓檢測(cè)IC的電路結(jié)構(gòu)基本相同，只是所預(yù)設(shè)的電壓檢測(cè)值不相同，因此，在本發(fā)明實(shí)施 例中，不再一一詳細(xì)描述。中央處理器1控制所述1. 2V電壓檢測(cè)IC對(duì)單體超級(jí)電容的兩端電壓進(jìn)行檢測(cè)。當(dāng)1. 2V低電壓檢測(cè)IC檢測(cè)到單體超級(jí)電容的兩端電壓低于1. 2V時(shí)，輸出給中央 處理器(CPU) —高電平信號(hào)，中央處理器(CPU)在接收到此信號(hào)后，檢測(cè)單體超級(jí)電容兩端 是否有人為的在放電或電容兩端有人為在進(jìn)行充電；如果沒(méi)有人為的在工作，說(shuō)明是電容 自放電把電壓放得很低了，這樣單體電容之間就會(huì)不平衡，中央處理器就立即執(zhí)行出廠復(fù) 位狀態(tài)，把旁路放電電阻打開(kāi)進(jìn)行放電，在10-30分鐘內(nèi)把電容的電壓放為0V，以便電容在 第二次充電時(shí)所有電壓是一致；當(dāng)1. 2V低電壓檢測(cè)IC檢測(cè)到單體超級(jí)電容的兩端電壓低于1. 2V，并且此時(shí)既沒(méi) 有給電容充電的信號(hào)也沒(méi)有由電容向外部放電的信號(hào)時(shí)，認(rèn)為此狀態(tài)為長(zhǎng)期儲(chǔ)藏、不工作 期間，中央處理器就立即執(zhí)行出廠復(fù)位狀態(tài)，把旁路放電電阻打開(kāi)進(jìn)行放電，以150-250mA 的放電電流放電，直到電容電位為零，即出廠狀態(tài)為止，電路再恢復(fù)待機(jī)到下一次充電循環(huán) 的狀態(tài)。較佳地，如圖4所示，本發(fā)明實(shí)施例的超級(jí)電容檢測(cè)控制電路系統(tǒng)還包括人工復(fù) 位電路5。所述中央處理器(CPU)還包括人工復(fù)位模塊11，用于檢測(cè)到人工復(fù)位電路5被觸 發(fā)時(shí)(即有人按下人工復(fù)位鍵，觸發(fā)人工復(fù)位信號(hào))，開(kāi)啟旁路放電電阻，進(jìn)行放電直到為 OV。當(dāng)電壓沒(méi)有低于1. 2V以下時(shí)，如果人為的想復(fù)位，只需按一下人工復(fù)位電路的復(fù) 位鍵，人工復(fù)位模塊檢測(cè)到人工復(fù)位信號(hào)被觸發(fā)，人工復(fù)位模塊檢測(cè)到有人工想復(fù)位了，馬 上開(kāi)啟旁路放電電阻進(jìn)行放電直到為OV時(shí)止。更佳地，所述中央處理器(CPU)還包括旁路電壓監(jiān)控模塊12，用于檢測(cè)旁路電壓
7和放電電流，在整個(gè)控制電路，包括所述2. 8V電壓檢測(cè)IC、所述3. OV電壓檢測(cè)IC、所述 1. 2V電壓檢測(cè)IC其中之一的電路出現(xiàn)故障時(shí)，及時(shí)替換到故障電路而保持工作。更佳地，所述中央處理器(CPU)還包括溫度檢測(cè)模塊13，用于在單體超級(jí)電容充 放電時(shí)，當(dāng)單體超級(jí)電容溫度達(dá)到預(yù)先設(shè)定的溫度值時(shí)，停止充放電并進(jìn)行報(bào)警。由于單體超級(jí)電容充放電時(shí)會(huì)產(chǎn)生熱量，溫度檢測(cè)模塊13檢測(cè)單體超級(jí)電容的 溫度，當(dāng)溫度達(dá)到極限規(guī)定時(shí)，溫度檢測(cè)模塊，使其停止充放電并進(jìn)行報(bào)警。作為一種可實(shí)施方式，如圖4所示，本發(fā)明實(shí)施例的中央處理器(CPU)，采用 12BIT-ADC轉(zhuǎn)換器14讀取單體超級(jí)電容兩端及旁路放電的電壓和電流。其能夠準(zhǔn)確的讀出 電容兩端及旁路放電的電壓和電流，其采用模擬電路轉(zhuǎn)數(shù)字電路進(jìn)行采樣，對(duì)數(shù)據(jù)進(jìn)行處 理的；中央處理器(CPU)隨時(shí)處于工作狀態(tài)，隨時(shí)監(jiān)控單體超級(jí)電容的電壓等一系列參數(shù)；本發(fā)明實(shí)施例的超級(jí)電容檢測(cè)控制電路系統(tǒng)，對(duì)超級(jí)電容模組中的單體超級(jí)電容 的電壓進(jìn)行檢測(cè)，使得超級(jí)電容模組的單體電容之間電壓平衡，并在單體電容為低電壓時(shí) 自動(dòng)恢復(fù)出廠設(shè)置，保證超級(jí)電容模組的安全工作。最后應(yīng)當(dāng)說(shuō)明的是，很顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變 型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要 求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型。
權(quán)利要求
一種超級(jí)電容檢測(cè)控制電路系統(tǒng)，其特征在于，包括放電電路裝置和中央處理器；所述中央處理器控制所述放電電路裝置對(duì)所述超級(jí)電容的兩端電壓進(jìn)行檢測(cè)，并在檢測(cè)到所述超級(jí)電容的端電壓高于預(yù)設(shè)放電電壓值時(shí)，就輸出一個(gè)高電平信號(hào)，控制所述放電電路裝置放電，達(dá)到所述超級(jí)電容的自平衡。
2.根據(jù)權(quán)利要求1所述的超級(jí)電容檢測(cè)控制電路系統(tǒng)，其特征在于，所述放電電路裝 置包括2. 8V電壓檢測(cè)集成電路，功率M0SFET，上拉電阻和放電電阻；上拉電阻Rl控制功率MOSFET開(kāi)始工作；當(dāng)2. 8V電壓檢測(cè)集成電路的輸出口無(wú)信號(hào)時(shí)，上拉電阻兩端電壓為高，功率MOSFET導(dǎo) 通工作；放電電阻當(dāng)功率MOSFET工作時(shí)，進(jìn)行放電。
3.根據(jù)權(quán)利要求2所述的超級(jí)電容檢測(cè)控制電路系統(tǒng)，其特征在于，所述功率MOSFET 為N溝道MOSFET。
4.根據(jù)權(quán)利要求2所述的超級(jí)電容檢測(cè)控制電路系統(tǒng)，其特征在于，所述放電電阻為 200歐姆的放電電阻。
5.根據(jù)權(quán)利要求1至4任一項(xiàng)所述的超級(jí)電容檢測(cè)控制電路系統(tǒng)，其特征在于，還包括 過(guò)壓報(bào)警裝置；在單體超級(jí)電容的端電壓高于預(yù)設(shè)放電電壓值時(shí)，中央處理器控制所述過(guò)壓報(bào)警裝置 對(duì)單體超級(jí)電容的兩端電壓進(jìn)行檢測(cè)；當(dāng)檢測(cè)到單體超級(jí)電容的兩端電壓上升到過(guò)壓報(bào)警電壓時(shí)，所述過(guò)壓報(bào)警裝置輸出一 個(gè)高電平信號(hào)，控制所述過(guò)壓報(bào)警裝置的報(bào)警電路報(bào)警。
6.根據(jù)權(quán)利要求5所述的超級(jí)電容檢測(cè)控制電路系統(tǒng)，其特征在于，所述過(guò)壓報(bào)警裝 置包括3. OV電壓檢測(cè)集成電路和報(bào)警電路；所述報(bào)警電路包括NPN型三極管和蜂鳴器；在單體超級(jí)電容的端電壓高于2. 8V時(shí)，中央處理器控制所述3. OV電壓檢測(cè)IC對(duì)單體 超級(jí)電容的兩端電壓進(jìn)行檢測(cè)，當(dāng)檢測(cè)到單體超級(jí)電容的兩端電壓上升到3. OV時(shí)，3. OV電 壓檢測(cè)IC輸出一個(gè)高電平信號(hào)，控制所述3. OV電壓檢測(cè)IC的報(bào)警電路報(bào)警，報(bào)警電路的 外圍NPN型三極管導(dǎo)通，而使報(bào)警電路上的蜂鳴器發(fā)音以示報(bào)警。
7.根據(jù)權(quán)利要求6所述的超級(jí)電容檢測(cè)控制電路系統(tǒng)，其特征在于，還包括低電壓復(fù) 位裝置；中央處理器控制所述低電壓復(fù)位裝置對(duì)所述超級(jí)電容的兩端電壓進(jìn)行檢測(cè)；當(dāng)所述低電壓復(fù)位裝置檢測(cè)到所述超級(jí)電容的兩端電壓低于預(yù)設(shè)復(fù)位電壓時(shí)，輸出給 所述中央處理器一高電平信號(hào)，執(zhí)行出廠復(fù)位狀態(tài)，對(duì)所述超級(jí)電容進(jìn)行放電，直到所述超 級(jí)電容電位為零。
8.根據(jù)權(quán)利要求7所述的超級(jí)電容檢測(cè)控制電路系統(tǒng)，其特征在于，所述低電壓復(fù)位 裝置包括1. 2V電壓檢測(cè)集成電路，旁路放電電阻；中央處理器控制所述1. 2V電壓檢測(cè)IC對(duì)單體超級(jí)電容的兩端電壓進(jìn)行檢測(cè)；當(dāng)1. 2V低電壓檢測(cè)IC檢測(cè)到單體超級(jí)電容的兩端電壓低于1. 2V時(shí)，輸出給中央處理 器一高電平信號(hào)，中央處理器在接收到此信號(hào)后，檢測(cè)單體超級(jí)電容兩端是否有人為的在 放電或電容兩端有人為在進(jìn)行充電；如果沒(méi)有人為的在工作，中央處理器執(zhí)行出廠復(fù)位狀 態(tài)，把旁路放電電阻打開(kāi)進(jìn)行放電，直到電容電位為零；當(dāng)1. 2V低電壓檢測(cè)IC檢測(cè)到單體超級(jí)電容的兩端電壓低于1. 2V，并且此時(shí)既沒(méi)有給 電容充電的信號(hào)也沒(méi)有由電容向外部放電的信號(hào)時(shí)，中央處理器執(zhí)行出廠復(fù)位狀態(tài)，把旁 路放電電阻打開(kāi)進(jìn)行放電，直到電容電位為零。
9.根據(jù)權(quán)利要求8所述的超級(jí)電容檢測(cè)控制電路系統(tǒng)，其特征在于，還包括人工復(fù)位 電路；所述中央處理器還包括人工復(fù)位模塊，用于檢測(cè)到人工復(fù)位電路被觸發(fā)時(shí)，開(kāi)啟旁路 放電電阻，進(jìn)行放電直到為0V;當(dāng)電壓沒(méi)有低于1. 2V以下時(shí)，如果人為的想復(fù)位，按下人工復(fù)位電路的復(fù)位鍵，人工 復(fù)位模塊檢測(cè)到人工復(fù)位信號(hào)被觸發(fā)，開(kāi)啟旁路放電電阻進(jìn)行放電直到為OV時(shí)止。
10.根據(jù)權(quán)利要求8所述的超級(jí)電容檢測(cè)控制電路系統(tǒng)，其特征在于，所述中央處理器 還包括旁路電壓監(jiān)控模塊，用于檢測(cè)旁路電壓和放電電流，在整個(gè)控制電路，包括所述2. 8V 電壓檢測(cè)IC、所述3. OV電壓檢測(cè)IC、所述1. 2V電壓檢測(cè)IC其中之一的電路出現(xiàn)故障時(shí)， 替換到故障電路而保持工作；所述中央處理器還包括溫度檢測(cè)模塊，用于在單體超級(jí)電容充放電時(shí)，當(dāng)單體超級(jí)電 容溫度達(dá)到預(yù)先設(shè)定的溫度值時(shí)，停止充放電并進(jìn)行報(bào)警。
全文摘要
本發(fā)明公開(kāi)一種超級(jí)電容檢測(cè)控制電路系統(tǒng)，包括放電電路裝置和中央處理器；所述中央處理器控制所述放電電路裝置對(duì)所述超級(jí)電容的兩端電壓進(jìn)行檢測(cè)，并在檢測(cè)到所述超級(jí)電容的端電壓高于預(yù)設(shè)放電電壓值時(shí)，就輸出一個(gè)高電平信號(hào)，控制所述放電電路裝置放電，達(dá)到所述超級(jí)電容的自平衡。其提高了超級(jí)電容模組的可靠性和安全性。
文檔編號(hào)G01R19/165GK101949982SQ201010241950
公開(kāi)日2011年1月19日 申請(qǐng)日期2010年7月30日 優(yōu)先權(quán)日2010年7月30日
發(fā)明者李兵, 楊國(guó)慶, 沈陽(yáng), 閻貴東 申請(qǐng)人:深圳市今朝時(shí)代新能源技術(shù)有限公司