專利名稱：一種jtag主控制器及其實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子領(lǐng)域，尤其涉及JTAG器件。
背景技術(shù)：
JTAG接口作為IEEE的一種接口標(biāo)準(zhǔn)，在集成電路的測(cè)試、仿真、調(diào)試等方面發(fā)揮著重要作用?，F(xiàn)有的多數(shù)高級(jí)器件都支持JTAG協(xié)議，如DSP、FPGA等器件。標(biāo)準(zhǔn)的JTAG接口包括測(cè)試時(shí)鐘輸入信號(hào)TCK、測(cè)試數(shù)據(jù)輸入信號(hào)TDI、測(cè)試模式選擇信號(hào)TMS、測(cè)試數(shù)據(jù)輸出端口 TDO以及一個(gè)可選的測(cè)試reset輸入信號(hào)TRST。JTAG器件內(nèi)部邏輯通過(guò)一個(gè)TAP狀態(tài)機(jī)來(lái)實(shí)現(xiàn)，圖I示出了 IEEE1149. I標(biāo)準(zhǔn)規(guī)定 的JTAG器件的TAP狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移示意圖。如圖I所示，TAP狀態(tài)機(jī)包含兩個(gè)分支，分別是命令寄存器接入(IR Access)分支和數(shù)據(jù)寄存器接入(DR Access)分支。并且該TAP狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移由JTAG器件中的測(cè)試模式選擇信號(hào)(TMS)來(lái)控制。IEEEl 149. I標(biāo)準(zhǔn)規(guī)定了 JTAG器件的命令寄存器(IR)和數(shù)據(jù)寄存器(DR)，根據(jù)該規(guī)定，在TAP狀態(tài)機(jī)的狀態(tài)處于IR接入分支時(shí)，命令通過(guò)TDI端口在“移位IR”狀態(tài)下逐位移到IR寄存器中，IR寄存器用于選擇當(dāng)TAP狀態(tài)機(jī)處于DR接入分支時(shí)，由IR寄存器所選擇的DR寄存器被連接在TDI和TDO之間，并在“移位DR”狀態(tài)下，將數(shù)據(jù)通過(guò)TDI移位進(jìn)入由IR寄存器所選擇的寄存器中。圖2和圖3分別示出了接入JTAG的命令寄存器和數(shù)據(jù)寄存器時(shí)，JTAG接口信號(hào)的時(shí)序圖。圖2是現(xiàn)有技術(shù)中通過(guò)JTAG接口完成4-bit命令寄存器接入而產(chǎn)生的JTAG信號(hào)時(shí)序圖。圖3是現(xiàn)有技術(shù)中通過(guò)JTAG接口完成8-bit數(shù)據(jù)寄存器接入而產(chǎn)生的JTAG信號(hào)時(shí)序圖。傳統(tǒng)的JTAG主控器都是利用MIPS、ARM等處理器來(lái)實(shí)現(xiàn)，由于MIPS、ARM系統(tǒng)執(zhí)行的功能由軟件來(lái)實(shí)現(xiàn)，且采用的是MIPS、ARM自身的指令來(lái)完成特定功能，一個(gè)JTAG指令需要使用多個(gè)MIPS指令模擬，并且由于MIPS、ARM系統(tǒng)中任務(wù)的完成通過(guò)調(diào)度完成，因此導(dǎo)致其所產(chǎn)生的JTAG信號(hào)(即TCK、TMS、TDI等信號(hào))不規(guī)則，并且兩個(gè)指令之間的延遲較大，這對(duì)于芯片的測(cè)試及其不利。尤其是在對(duì)JTAG接口控制電路進(jìn)行性能測(cè)試時(shí)，通過(guò)MIPS、ARM處理器無(wú)法產(chǎn)生高頻的測(cè)試時(shí)鐘，影響測(cè)試效果。上述問(wèn)題均是由MIPS、ARM等系統(tǒng)自身特點(diǎn)所決定。

發(fā)明內(nèi)容
本發(fā)明提供了一種能解決以上問(wèn)題的JTAG主控制器及其實(shí)現(xiàn)方法。在第一方面，本發(fā)明提供了一種與目標(biāo)芯片連接的JTAG主控制器。該JTAG主控制器包括JTAG信號(hào)發(fā)生器。該JTAG信號(hào)發(fā)生器用于獲取外部的HOST指令，并對(duì)該HOST指令進(jìn)行解析以得到IR指令或DR數(shù)據(jù)，從而根據(jù)該IR指令或DR數(shù)據(jù)產(chǎn)生相應(yīng)JTAG接口信號(hào)，以通過(guò)該JTAG接口信號(hào)來(lái)驅(qū)動(dòng)該目標(biāo)芯片。在第二方面，本發(fā)明提供了一種JTAG主控制器的實(shí)現(xiàn)方法。該方法首先獲取HOST指令，然后對(duì)該HOST指令進(jìn)行解析，以得到IR指令或DR數(shù)據(jù)。再根據(jù)該IR指令和/或DR數(shù)據(jù)產(chǎn)生相應(yīng)JTAG接口信號(hào)。最后通過(guò)所述JTAG接口信號(hào)對(duì)目標(biāo)芯片進(jìn)行測(cè)試或者仿真或者調(diào)試。本發(fā)明的JTAG主控制器不再采用MIPS、ARM等處理器，而是通過(guò)硬件構(gòu)架方式來(lái)實(shí)現(xiàn)。此種結(jié)構(gòu)的JTAG主控制器，其內(nèi)部功能是通過(guò)硬件方式來(lái)完成的，因此其可以使所發(fā)送的信號(hào)周期等長(zhǎng)、連續(xù)，并且不同指令之間延遲小，從而能夠完成對(duì)目標(biāo)芯片的準(zhǔn)確測(cè)試、仿真或調(diào)試。


下面將參照附圖對(duì)本發(fā)明的具體實(shí)施方案進(jìn)行更詳細(xì)的說(shuō)明，在附圖中圖I是IEEE 1149. I標(biāo)準(zhǔn)規(guī)定的JTAG器件的TAP狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移示意圖；圖2是現(xiàn)有技術(shù)中通過(guò)JTAG接口完成4-bit命令寄存器接入而產(chǎn)生的JTAG接口 時(shí)序圖；圖3是現(xiàn)有技術(shù)中通過(guò)JTAG接口完成8-bit數(shù)據(jù)寄存器接入而產(chǎn)生的JTAG信號(hào)時(shí)序圖；圖4是本發(fā)明一個(gè)實(shí)施例的JTAG主控制器工作原理不意圖；圖5是本發(fā)明一個(gè)實(shí)施例的JTAG信號(hào)發(fā)生器內(nèi)部結(jié)構(gòu)不意圖；圖6是本發(fā)明一個(gè)實(shí)施例的HOST指令解析器的狀態(tài)機(jī)示意圖。
具體實(shí)施例方式圖4是本發(fā)明一個(gè)實(shí)施例的JTAG主控制器工作原理示意圖。該JTAG主控制器包括外部NVM410、存儲(chǔ)器控制模塊420、時(shí)鐘模塊430、內(nèi)嵌存儲(chǔ)器440、JTAG信號(hào)發(fā)生器450 ;其中，存儲(chǔ)器控制模塊420、時(shí)鐘模塊430、內(nèi)嵌存儲(chǔ)器440、JTAG信號(hào)發(fā)生器450集成在一個(gè)芯片上，如FPGA或ASIC芯片。在該JTAG主控制器工作時(shí)，其需要通過(guò)JTAG信號(hào)發(fā)生器450與目標(biāo)芯片460相連，以實(shí)現(xiàn)對(duì)目標(biāo)芯片460的測(cè)試或調(diào)試或仿真等操作。該目標(biāo)芯片460包含標(biāo)準(zhǔn)的JTAG接口，其符合IEEEl 149. I標(biāo)準(zhǔn)。圖4中，外部NVM 410用于存儲(chǔ)來(lái)自主機(jī)470的HOST指令的。該外部NVM 410可以是任意一種現(xiàn)有的非易失性存儲(chǔ)器，如其為EEPR0M(電可擦寫(xiě)可編程只讀存儲(chǔ)器)。該存儲(chǔ)器控制模塊420用于將從主機(jī)470發(fā)送過(guò)來(lái)的HOST指令存儲(chǔ)到該外部NVM410中，以及用于將外部NVM 410中的HOST指令搬運(yùn)到內(nèi)嵌存儲(chǔ)器440中。該內(nèi)嵌存儲(chǔ)器440用于暫存來(lái)自主機(jī)470或者外部NVM 410的HOST指令。需要說(shuō)明的是，在該JTAG主控制器初次被使用時(shí)，該JTAG主控制器需要通過(guò)其存儲(chǔ)器控制模塊420與主機(jī)470相連，以便該JTAG主控制器通過(guò)該存儲(chǔ)器控制模塊420將來(lái)自外部主機(jī)470中的HOST指令存儲(chǔ)至該外部NVM410中。由于該外部NVM 410是一個(gè)非易失性存儲(chǔ)器，其內(nèi)部存儲(chǔ)的HOST指令不易丟失，因此在該JTAG主控制器再次被使用時(shí)，無(wú)需再連接到該主機(jī)470上，該JTAG主控制器可以直接對(duì)目標(biāo)芯片進(jìn)行測(cè)試或調(diào)試或仿真
坐寸ο該時(shí)鐘模塊430與存儲(chǔ)器控制模塊420、JTAG信號(hào)發(fā)生器450相連，其用于產(chǎn)生電路運(yùn)行所需要的時(shí)鐘，并且該時(shí)鐘模塊430向該JTAG主控制器的TCK接口提供TCK信號(hào)?！獋€(gè)例子中，該時(shí)鐘模塊430是由可編程邏輯器件的PLL模塊來(lái)實(shí)現(xiàn)，即由可編程邏輯器件的PLL模塊來(lái)產(chǎn)生時(shí)鐘信號(hào)。由于該P(yáng)LL模塊能夠產(chǎn)生高頻時(shí)鐘信號(hào)，因此本發(fā)明能夠產(chǎn)生高頻的測(cè)試時(shí)鐘。而現(xiàn)有技術(shù)所采用的MIPS、ARM等系統(tǒng)由于其固有屬性，無(wú)法產(chǎn)生高頻測(cè)試時(shí)鐘。該JTAG信號(hào)發(fā)生器450用于讀取內(nèi)嵌存儲(chǔ)器440中的HOST指令，并對(duì)該HOST指令進(jìn)行解析，以得到相應(yīng)IR指令長(zhǎng)度、DR數(shù)據(jù)長(zhǎng)度、IR指令、DR數(shù)據(jù)，并根據(jù)該IR指令長(zhǎng)度、DR數(shù)據(jù)長(zhǎng)度、IR指令、DR數(shù)據(jù)以及通過(guò)TAP狀態(tài)機(jī)(圖I中的TAP狀態(tài)機(jī))產(chǎn)生相應(yīng)JTAG接口信號(hào)，從而根據(jù)該JTAG接口信號(hào)實(shí)現(xiàn)對(duì)目標(biāo)芯片460的測(cè)試或調(diào)試或仿真等。其中，HOST指令是本實(shí)施例的自定義指令，其定義規(guī)則將在以下內(nèi)容中得以詳述，IR指令、DR數(shù)據(jù)則是由目標(biāo)芯片設(shè)計(jì)者按照IEEEl 149. I標(biāo)準(zhǔn)所規(guī)定來(lái)定義，因此目標(biāo)芯片460可識(shí)別該IR指令和DR數(shù)據(jù)。下面將通過(guò)圖5及其相應(yīng)說(shuō)明部分闡述JTAG信號(hào)發(fā)生器450的工作原理。 圖5是本發(fā)明一個(gè)實(shí)施例的JTAG信號(hào)發(fā)生器內(nèi)部結(jié)構(gòu)示意圖。該JTAG信號(hào)發(fā)生器包括存儲(chǔ)器讀取控制器510、HOST指令解析器520、IR指令長(zhǎng)度寄存器530、DR數(shù)據(jù)長(zhǎng)度寄存器540、IR指令寄存器550、DR數(shù)據(jù)寄存器560、JTAG接口邏輯570。 圖5中，HOST指令解析器520用于解析來(lái)自內(nèi)嵌存儲(chǔ)器440的HOST指令。該HOST指令格式是Header+Data ;其中，Header表示解析后得到IR指令的HOST指令，Data表示解析后得到DR數(shù)據(jù)的HOST指令。由此可見(jiàn)，JTAG信號(hào)發(fā)生器450對(duì)HOST指令進(jìn)行解析，會(huì)先得到IR指令再得到DR數(shù)據(jù)。一個(gè)例子中,Header長(zhǎng)度為32比特,下面將以Header長(zhǎng)度為32比特為例進(jìn)行闡述。表I是長(zhǎng)度為32比特的Header的格式。
Header [31: 29]Header [28: O]
000定義IR指令長(zhǎng)度的指令；
001定義DR數(shù)據(jù)長(zhǎng)度的指令； 當(dāng)[31: 29]為 010定義IR指令的指令； 00{):表示IR指令長(zhǎng)度 011結(jié)束命令，指示HOST指令 001:表示DR數(shù)據(jù)長(zhǎng)度 解析器以及 010:表示發(fā)送IR指令 存儲(chǔ)器讀取控制器停止工作； 011-111:設(shè)為全O 100-111保留;__表I表I 是在 Header [31:29]分別滿足 000、001、010、011 情況下，Header [28:0]分別所指代的含義?，F(xiàn)以舉例方式對(duì)上述表I做進(jìn)一步闡述。當(dāng)HOST指令解析器520接收到的指令為Header = 32' h0000_0010時(shí)，其將Header [28:0]相應(yīng)內(nèi)容寫(xiě)入IR指令長(zhǎng)度寄存器，且寫(xiě)入值為16。當(dāng)HOST指令解析器520接收到的指令為Header = 32' h2000_00FF時(shí)，其將Header [28:0]相應(yīng)內(nèi)容寫(xiě)入DR數(shù)據(jù)長(zhǎng)度寄存器，且寫(xiě)入值為255，并且根據(jù)該DR數(shù)據(jù)長(zhǎng)度值計(jì)算DR數(shù)據(jù)的行數(shù)(下面有對(duì)如何得到該行數(shù)做闡述)。當(dāng)HOST指令解析器520接收到的指令為Header = 32' h4000_3FAF時(shí)，其將Header[28:0]相應(yīng)內(nèi)容寫(xiě)入IR寄存器，且寫(xiě)入值為29' h0000_3FAF。當(dāng)HOST指令解析器520接收到的指令Header =32' h6000_0000時(shí)，HOST指令解析器及存儲(chǔ)器讀取控制器停止工作。該HOST指令解析器520內(nèi)部包含一個(gè)計(jì)數(shù)器，該計(jì)數(shù)器用于計(jì)數(shù)DR數(shù)據(jù)讀取的行數(shù)。該HOST指令解析器520還涉及一個(gè)狀態(tài)機(jī)，參見(jiàn)圖6，圖6是本發(fā)明一個(gè)實(shí)施例的HOST指令解析器的狀態(tài)機(jī)示意圖。圖6中，系統(tǒng)復(fù)位時(shí)，狀態(tài)機(jī)處于Header狀態(tài)(指令狀態(tài))；在Header狀態(tài) 下，當(dāng)Header [31:29] ==3' b010 (表示當(dāng)前指令為發(fā)送IR指令)時(shí)，且解析出DR數(shù)據(jù)長(zhǎng)度非O值時(shí)，狀態(tài)機(jī)轉(zhuǎn)移到Data狀態(tài)，并將HOST指令解析器520中的計(jì)數(shù)器的值設(shè)置為DR數(shù)據(jù)行數(shù)+1，以便對(duì)解析出DR數(shù)據(jù)進(jìn)行行計(jì)數(shù)；在Data狀態(tài)(數(shù)據(jù)狀態(tài))下，HOST指令解析器520的計(jì)數(shù)器開(kāi)始減計(jì)數(shù)，即每讀一行存儲(chǔ)器中數(shù)據(jù)，該計(jì)數(shù)器值減1，直到該計(jì)數(shù)器值減到O為止,此時(shí)該狀態(tài)機(jī)重新轉(zhuǎn)移到Header狀態(tài)。HOST指令解析器獲得DR數(shù)據(jù)行數(shù)的方法為當(dāng)指令Header滿足3' b010時(shí)，將Header [29:0]除以32，則得到的數(shù)值即為DR數(shù)據(jù)總行數(shù)。因此，計(jì)數(shù)器需要從Header [29:5]+1開(kāi)始計(jì)數(shù)，以記錄DR數(shù)據(jù)被讀取行數(shù)。表2是外部NVM 410及內(nèi)嵌存儲(chǔ)器440中存儲(chǔ)內(nèi)容格式的一個(gè)例子。
— 內(nèi)容描述_32^0000-0010__Header，定義 IR 指令長(zhǎng)度
Header,定義DR數(shù)據(jù)長(zhǎng)度為 32'h2000_00FF , __255，共 8 行__32/h4QQQ_3FAF__Header，發(fā)送 IR 指令 “3FAF”
_32^1234-5678__DATA，發(fā)送第一行數(shù)據(jù)
_32^1234-5678__DATA，發(fā)送第八行數(shù)據(jù)表2下面以表2為例，詳細(xì)闡述HOST指令解析器的工作原理。該HOST指令解析器520從表2中的指令32' h0000_0010開(kāi)始進(jìn)行解析，根據(jù)表I可知，該指令32' h0000_0010可被解析出“IR指令長(zhǎng)度為16”。該HOST指令解析器520繼續(xù)解析表2中的指令32 ' h2000_00FF,該指令32' h2000_00FF可被解析出“DR數(shù)據(jù)長(zhǎng)度為255”，由于每行DR數(shù)據(jù)為32比特，因此可進(jìn)一步解析出共8行DR數(shù)據(jù)，從而計(jì)數(shù)器的初始值為8+1 =9。由于上述指令32' h0000_0010和32丨h(huán)2000_00FF均未滿足圖6狀態(tài)機(jī)的Header狀態(tài)的轉(zhuǎn)移條件，即均未滿足Header [32:29] ==3' bOlO，且DR長(zhǎng)度非0，因此，此時(shí)仍舊處于Header狀態(tài)。該HOST指令解析器520繼續(xù)解析表2中的指令32 ' h4000_3FAF,該指令32丨h(huán)4000_3FAF可被解析出“發(fā)送IR指令3FAF”。由于該指令32丨h(huán)4000_3FAF滿足Header [32:29] == b010，且DR數(shù)據(jù)長(zhǎng)度非O。因此，此時(shí)從Header狀態(tài)轉(zhuǎn)移到Data狀態(tài)。該HOST指令解析器520繼續(xù)解析表2中的指令32 ^ hl234_5678,由于此時(shí)已經(jīng)
轉(zhuǎn)移到了 Data狀態(tài)，因此此時(shí)發(fā)送數(shù)據(jù)1234_5678......;以此類推，直到計(jì)數(shù)器的值為0，
此時(shí)已發(fā)送完8行DR數(shù)據(jù)。需要說(shuō)明的是，該指令32' h4000_3FAF(即存儲(chǔ)在外部NVM 410及內(nèi)嵌存儲(chǔ)器440中的指令32' h4000_3FAF)僅是一個(gè)例子，也就是說(shuō)，發(fā)送IR指令3FAF僅是一個(gè)例子。 實(shí)際上，具體發(fā)送什么樣的IR指令需要依據(jù)目標(biāo)芯片的配置來(lái)設(shè)定，并且所發(fā)送的IR指令通常有多條，而不限于表2中的一個(gè)32' h4000_3FAF指令。同樣，指令32' hl234_5678也僅是一個(gè)例子，具體發(fā)送什么樣的DR數(shù)據(jù)，以及發(fā)送多少條DR數(shù)據(jù)也是需要依據(jù)目標(biāo)芯片的配置來(lái)設(shè)定。上述表2以及相應(yīng)說(shuō)明部分是對(duì)HOST指令解析器520的工作原理所進(jìn)行的闡述，下面繼續(xù)描述圖5中的存儲(chǔ)器讀取控制器510及JTAG接口邏輯570的工作原理。該存儲(chǔ)器讀取控制器510在接收到測(cè)試開(kāi)始指示信號(hào)之后(該信號(hào)可以通過(guò)按鈕來(lái)產(chǎn)生)，讀取內(nèi)嵌存儲(chǔ)器440中的第一行內(nèi)容，并將其送到HOST指令解析器520。該HOST指令解析器520解析該指令，具體解析方法參見(jiàn)表2、圖6及其相應(yīng)說(shuō)明部分，在解析完該指令后，該HOST指令解析器520指示該存儲(chǔ)器讀取控制器510讀取下一行數(shù)據(jù)。依次類推，直到該存儲(chǔ)器讀取控制器510讀取到指令Header = = 32' h6000_0000,且該HOST指令解析器520對(duì)該指令解析完之后，該HOST指令解析器520以及該存儲(chǔ)器讀取控制器510停止工作。該JTAG接口邏輯570在檢測(cè)到該HOST指令解析器520發(fā)送的寄存器有效指示信號(hào)之后(該HOST指令解析器520在將解析出的信息發(fā)送到IR指令寄存器或者DR數(shù)據(jù)寄存器之后，都會(huì)向該JTAG接口邏輯發(fā)送一條寄存器有效指示信號(hào))，獲取IR指令長(zhǎng)度寄存器中的值或DR數(shù)據(jù)長(zhǎng)度寄存器中的值或IR指令寄存器中的值或DR數(shù)據(jù)寄存器中的值，并根據(jù)該獲得的值，按照?qǐng)DI中的TAP狀態(tài)機(jī)以及圖2、圖3所示的JTAG接口時(shí)序圖，來(lái)驅(qū)動(dòng)目標(biāo)芯片的JTAG接口。具體地，IR指令寄存器的值在圖I狀態(tài)機(jī)處于“移位IR”狀態(tài)下從TDI接口輸出，且IR各狀態(tài)的轉(zhuǎn)移由IR指令長(zhǎng)度寄存器中的值來(lái)決定；DR數(shù)據(jù)寄存器的值在圖I狀態(tài)機(jī)處于“移位DR”狀態(tài)下從TDI接口輸出，且DR各狀態(tài)的轉(zhuǎn)移由DR數(shù)據(jù)長(zhǎng)度寄存器中的值來(lái)決定。而圖5中的TCK接口輸出來(lái)自時(shí)鐘模塊430的時(shí)鐘信號(hào)，而TMS接口輸出則來(lái)自于圖I狀態(tài)機(jī)轉(zhuǎn)移的控制信號(hào)。顯而易見(jiàn)，在不偏離本發(fā)明的真實(shí)精神和范圍的前提下，在此描述的本發(fā)明可以有許多變化。因此，所有對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)顯而易見(jiàn)的改變，都應(yīng)包括在本權(quán)利要求書(shū)所涵蓋的范圍之內(nèi)。本發(fā)明所要求保護(hù)的范圍僅由所述的權(quán)利要求書(shū)進(jìn)行限定。
權(quán)利要求
1.一種與目標(biāo)芯片連接的JTAG主控制器，其特征在于，包括 JTAG信號(hào)發(fā)生器，獲取外部的HOST指令，并對(duì)該HOST指令進(jìn)行解析以得到IR指令或DR數(shù)據(jù)，從而根據(jù)該IR指令或DR數(shù)據(jù)產(chǎn)生相應(yīng)JTAG接口信號(hào)，以通過(guò)該JTAG接口信號(hào)來(lái)驅(qū)動(dòng)該目標(biāo)芯片。
2.如權(quán)利要求I所述的一種JTAG主控制器，其特征在于，包括和JTAG信號(hào)發(fā)生器相連的內(nèi)嵌存儲(chǔ)器，暫存所述HOST指令。
3.如權(quán)利要求I所述的一種JTAG主控制器，其特征在于，包括存儲(chǔ)器控制模塊和外部存儲(chǔ)器，用于將來(lái)自主機(jī)的HOST指令發(fā)送至該外部存儲(chǔ)器并且從該外部存儲(chǔ)器讀取HOST指令。
4.如權(quán)利要求I所述的一種JTAG主控制器，其特征在于，該JTAG主控制器還包括時(shí)鐘模塊，該時(shí)鐘模塊用于提供JTAG接口信號(hào)中的TCK信號(hào)。
5.如權(quán)利要求I所述的一種JTAG主控制器，其特征在于，所述JTAG信號(hào)發(fā)生器包括HOST指令解析器，該HOST指令解析器用于解析來(lái)自所述內(nèi)嵌存儲(chǔ)器的HOST指令。
6.如權(quán)利要求I所述的一種JTAG主控制器，其特征在于，所述HOST指令的一部分定義IR指令長(zhǎng)度，DR數(shù)據(jù)長(zhǎng)度和發(fā)送IR指令中的一個(gè)或多個(gè)。
7.如權(quán)利要求6所述的一種JTAG主控制器，其特征在于，所述HOST指令的另一部分表示IR指令長(zhǎng)度，DR數(shù)據(jù)長(zhǎng)度和發(fā)送IR指令中的一個(gè)或多個(gè)。
8.如權(quán)利要求5所述的一種JTAG主控制器，其特征在于，所述HOST指令解析器還包括一個(gè)狀態(tài)機(jī)，該狀態(tài)機(jī)包括指令狀態(tài)(Header)和數(shù)據(jù)狀態(tài)(Data狀態(tài))； 系統(tǒng)復(fù)位時(shí)，該狀態(tài)機(jī)處于指令狀態(tài)(Header狀態(tài))；在滿足解析出的指令為發(fā)送IR指令，并且DR數(shù)據(jù)長(zhǎng)度非O條件時(shí)，該狀態(tài)機(jī)由指令狀態(tài)(Header狀態(tài))轉(zhuǎn)移到數(shù)據(jù)狀態(tài)(Data 狀態(tài))。
9.如權(quán)利要求8所述的一種JTAG主控制器，其特征在于，所述HOST指令解析器還包括一計(jì)數(shù)器，該計(jì)數(shù)器用于對(duì)DR數(shù)據(jù)行數(shù)進(jìn)行計(jì)數(shù)； 在所述狀態(tài)機(jī)處于數(shù)據(jù)狀態(tài)(Data狀態(tài))時(shí)，設(shè)置該計(jì)算器的初始值，且所述HOST指令解析器每解析出一行DR數(shù)據(jù)，該計(jì)數(shù)器值遞增或遞減，直到該計(jì)數(shù)器值表明DR數(shù)據(jù)解析完畢，該狀態(tài)機(jī)由數(shù)據(jù)狀態(tài)(Data狀態(tài))轉(zhuǎn)移到指令狀態(tài)(Header狀態(tài))。
10.如權(quán)利要求5所述的一種JTAG主控制器，其特征在于，所述JTAG信號(hào)發(fā)生器還包括存儲(chǔ)器讀取控制器；該存儲(chǔ)器讀取控制器用于讀取所述內(nèi)嵌存儲(chǔ)器中的一 HOST指令，并在所述HOST指令解析器對(duì)其做出指示后，該存儲(chǔ)器讀取控制器將再讀取所述內(nèi)嵌存儲(chǔ)器中的下一條HOST指令。
11.如權(quán)利要求5所述的一種JTAG主控制器，其特征在于，所述JTAG信號(hào)發(fā)生器還包括IR指令長(zhǎng)度寄存器、IR指令寄存器、DR數(shù)據(jù)寄存器、DR數(shù)據(jù)長(zhǎng)度寄存器； 該IR指令長(zhǎng)度寄存器用于存儲(chǔ)由所述HOST指令解析器解析得到的IR指令長(zhǎng)度值；該IR指令寄存器用于存儲(chǔ)由所述HOST指令解析器解析得到的IR指令；該01 數(shù)據(jù)寄存器用于存儲(chǔ)由所述HOST指令解析器解析得到的DR數(shù)據(jù)；該DR數(shù)據(jù)長(zhǎng)度寄存器用于存儲(chǔ)由所述HOST指令解析器解析得到的DR數(shù)據(jù)長(zhǎng)度值。
12.如權(quán)利要求11所述的一種JTAG主控制器，其特征在于，所述JTAG信號(hào)發(fā)生器還包括JTAG接口邏輯；該JTAG接口邏輯用于獲取所述IR指令長(zhǎng)度寄存器中的值、IR指令寄存器中的值，以及獲取所述DR數(shù)據(jù)長(zhǎng)度寄存器中的值、DR數(shù)據(jù)寄存器中的值，并根據(jù)該獲取到的值，以及通過(guò)TAP狀態(tài)機(jī)來(lái)驅(qū)動(dòng)目標(biāo)芯片。
13.—種JTAG主控制器的實(shí)現(xiàn)方法，其特征在于，包括 獲取HOST指令； 對(duì)該HOST指令進(jìn)行解析，以得到IR指令或DR數(shù)據(jù)； 根據(jù)該IR指令和/或DR數(shù)據(jù)產(chǎn)生相應(yīng)JTAG接口信號(hào)。
通過(guò)所述JTAG接口信號(hào)對(duì)目標(biāo)芯片進(jìn)行測(cè)試或者仿真或者調(diào)試。
14.如權(quán)利要求13所述的一種JTAG主控制器的實(shí)現(xiàn)方法，其特征在于，所述HOST指令的一部分定義IR指令長(zhǎng)度，DR數(shù)據(jù)長(zhǎng)度和發(fā)送IR指令中的一個(gè)或多個(gè)；所述HOST指令的另一部分相應(yīng)表示IR指令長(zhǎng)度，DR數(shù)據(jù)長(zhǎng)度和發(fā)送IR指令中的一個(gè)或多個(gè)。
15.如權(quán)利要求14所述的一種JTAG主控制器的實(shí)現(xiàn)方法，其特征在于，所述HOST指令的另一部分表示IR指令長(zhǎng)度，DR數(shù)據(jù)長(zhǎng)度和發(fā)送IR指令中的一個(gè)或多個(gè)。
16.如權(quán)利要求13所述的一種JTAG主控制器的實(shí)現(xiàn)方法，其特征在于，該JTAG主控制器還包括一個(gè)指令狀態(tài)(Header狀態(tài))與數(shù)據(jù)狀態(tài)(Data狀態(tài))相互轉(zhuǎn)移的狀態(tài)機(jī)； 對(duì)該HOST指令進(jìn)行解析，以得到IR指令和/或DR數(shù)據(jù)的步驟包括在該狀態(tài)機(jī)處于指令狀態(tài)時(shí)解析得到IR指令；在滿足解析出的指令為發(fā)送IR指令，并且DR數(shù)據(jù)長(zhǎng)度非O條件時(shí)，該狀態(tài)機(jī)由指令狀態(tài)轉(zhuǎn)移到數(shù)據(jù)狀態(tài)；在數(shù)據(jù)狀態(tài)下，解析得到DR數(shù)據(jù)。
17.如權(quán)利要求16所述的一種JTAG主控制器的實(shí)現(xiàn)方法，其特征在于，該JTAG主控制器包括計(jì)算器，對(duì)該HOST指令進(jìn)行解析，以得到IR指令和/或DR數(shù)據(jù)的步驟包括，該JTAG主控制器每解析出一行DR數(shù)據(jù)，該計(jì)數(shù)器值遞增或遞減，當(dāng)該計(jì)數(shù)器值表明DR數(shù)據(jù)解析完畢，該狀態(tài)機(jī)由數(shù)據(jù)狀態(tài)轉(zhuǎn)移到指令狀態(tài)。
全文摘要
本發(fā)明涉及一種JTAG主控制器及其實(shí)現(xiàn)方法。該JTAG主控制器包JTAG信號(hào)發(fā)生器。該JTAG信號(hào)發(fā)生器獲取外部的HOST指令，并對(duì)該HOST指令進(jìn)行解析以得到IR指令或DR數(shù)據(jù)，從而根據(jù)該IR指令或DR數(shù)據(jù)產(chǎn)生相應(yīng)JTAG接口信號(hào)，以通過(guò)該JTAG接口信號(hào)來(lái)驅(qū)動(dòng)該目標(biāo)芯片。本發(fā)明執(zhí)行指令效率高，可應(yīng)用于JTAG器件中。
文檔編號(hào)G01R31/28GK102778645SQ201110117998
公開(kāi)日2012年11月14日 申請(qǐng)日期2011年5月9日 優(yōu)先權(quán)日2011年5月9日
發(fā)明者朱建彰, 李大偉, 王強(qiáng), 王潘豐, 鄒麗娜 申請(qǐng)人:京微雅格(北京)科技有限公司